JPH07321440A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07321440A JPH07321440A JP11260994A JP11260994A JPH07321440A JP H07321440 A JPH07321440 A JP H07321440A JP 11260994 A JP11260994 A JP 11260994A JP 11260994 A JP11260994 A JP 11260994A JP H07321440 A JPH07321440 A JP H07321440A
- Authority
- JP
- Japan
- Prior art keywords
- surface mount
- circuit board
- mount type
- printed circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 本発明は、実装密度を向上させつつ、全体の
厚さ寸法が大きくなるのを防止し、また外力により表面
実装形ＩＣの本体が変位するのを防止し、はんだにクラ
ックが発生するのを防止することを目的とするものであ
る。 【構成】 プリント基板１１に凹部１２を設け、チップ
部品５を凹部１２に挿入することにより、表面実装形Ｉ
Ｃ３とチップ部品５とを重ねて配置することを可能と
し、また表面実装形ＩＣ３とリードレスのチップ部品５
との間の間隔をできるだけ小さくするようにした。
厚さ寸法が大きくなるのを防止し、また外力により表面
実装形ＩＣの本体が変位するのを防止し、はんだにクラ
ックが発生するのを防止することを目的とするものであ
る。 【構成】 プリント基板１１に凹部１２を設け、チップ
部品５を凹部１２に挿入することにより、表面実装形Ｉ
Ｃ３とチップ部品５とを重ねて配置することを可能と
し、また表面実装形ＩＣ３とリードレスのチップ部品５
との間の間隔をできるだけ小さくするようにした。
Description
【０００１】
【産業上の利用分野】この発明は、プリント基板上にチ
ップ部品やＩＣが実装されている半導体装置に関するも
のである。
ップ部品やＩＣが実装されている半導体装置に関するも
のである。
【０００２】
【従来の技術】従来、この種の半導体装置としては、例
えば特開平２−３９５８７号公報、実開昭６３−１５３
５５０号公報、特開昭６４−２４４９３号公報、特開平
１−３２１６８４号公報及び特開平４−１８８８６０号
公報等に示されたものが知られている。
えば特開平２−３９５８７号公報、実開昭６３−１５３
５５０号公報、特開昭６４−２４４９３号公報、特開平
１−３２１６８４号公報及び特開平４−１８８８６０号
公報等に示されたものが知られている。
【０００３】図７は従来の半導体装置の一例を示す要部
断面図である。図において、１は両面に回路パターン
（図示せず）が印刷されているプリント基板、２はプリ
ント基板１の両面に設けられている実装パッド、３はプ
リント基板１の両面に実装されている表面実装形ＩＣで
あり、この表面実装形ＩＣ３は、その外部リード４が実
装パッド２にはんだ付けされている。
断面図である。図において、１は両面に回路パターン
（図示せず）が印刷されているプリント基板、２はプリ
ント基板１の両面に設けられている実装パッド、３はプ
リント基板１の両面に実装されている表面実装形ＩＣで
あり、この表面実装形ＩＣ３は、その外部リード４が実
装パッド２にはんだ付けされている。
【０００４】５はプリント基板１上に表面実装形ＩＣ３
と並んで実装されているリードレスのチップ部品であ
り、このチップ部品５は、その端子部分が実装パッド２
にはんだ付けされている。また、６ははんだである。
と並んで実装されているリードレスのチップ部品であ
り、このチップ部品５は、その端子部分が実装パッド２
にはんだ付けされている。また、６ははんだである。
【０００５】図７に示すように、例えばＴＳＯＰに代表
される表面実装形ＩＣ３、即ちガルウイングタイプの外
部リード４を持つ表面実装形ＩＣ３では、その本体とプ
リント基板１との間に隙間が殆どないため、チップ部品
５が表面実装形ＩＣ３に対して横並びに実装されてい
る。これに対して、図８に示すように、例えばＳＯＪに
代表される表面実装形ＩＣ７、即ちＪリード８を有する
表面実装形ＩＣ７では、その本体とプリント基板１との
間に隙間があるため、その隙間にチップ部品５が実装さ
れることがある。
される表面実装形ＩＣ３、即ちガルウイングタイプの外
部リード４を持つ表面実装形ＩＣ３では、その本体とプ
リント基板１との間に隙間が殆どないため、チップ部品
５が表面実装形ＩＣ３に対して横並びに実装されてい
る。これに対して、図８に示すように、例えばＳＯＪに
代表される表面実装形ＩＣ７、即ちＪリード８を有する
表面実装形ＩＣ７では、その本体とプリント基板１との
間に隙間があるため、その隙間にチップ部品５が実装さ
れることがある。
【０００６】
【発明が解決しようとする課題】上記のように構成され
た従来の半導体装置においては、図７のような表面実装
形ＩＣ３を使用する場合、表面実装形ＩＣ３とチップ部
品５とを並べて実装する必要があるため、プリント基板
１上の実装密度を十分に上げることができず、また表面
実装形ＩＣ３の上面から外力Ｆが加えられたときに、そ
の外力Ｆが大きいと、本体とプリント基板１との間の隙
間量だけ本体が変位し、外部リード４と実装パッド２と
の間のはんだ６にクラックが入ることがあるなどの問題
点があった。一方、図８のような表面実装形ＩＣ７を使
用する場合には、チップ部品５を表面実装形ＩＣ７の下
に実装できるものの、実装後の全体の厚みが厚くなるた
め、例えばメモリカード等の厚みの制約を有する用途に
は適さないという問題点があった。
た従来の半導体装置においては、図７のような表面実装
形ＩＣ３を使用する場合、表面実装形ＩＣ３とチップ部
品５とを並べて実装する必要があるため、プリント基板
１上の実装密度を十分に上げることができず、また表面
実装形ＩＣ３の上面から外力Ｆが加えられたときに、そ
の外力Ｆが大きいと、本体とプリント基板１との間の隙
間量だけ本体が変位し、外部リード４と実装パッド２と
の間のはんだ６にクラックが入ることがあるなどの問題
点があった。一方、図８のような表面実装形ＩＣ７を使
用する場合には、チップ部品５を表面実装形ＩＣ７の下
に実装できるものの、実装後の全体の厚みが厚くなるた
め、例えばメモリカード等の厚みの制約を有する用途に
は適さないという問題点があった。
【０００７】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、実装密度を向
上させつつ、全体の厚さ寸法が大きくなるのを防止する
ことができ、またはんだにクラックが発生するのを防止
することができる半導体装置を得ることを目的とする。
ることを課題としてなされたものであり、実装密度を向
上させつつ、全体の厚さ寸法が大きくなるのを防止する
ことができ、またはんだにクラックが発生するのを防止
することができる半導体装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、凹部が設けられているプリント基板と、凹
部内に挿入されプリント基板に実装されているリードレ
スのチップ部品と、このチップ部品と重なるようにプリ
ント基板に実装されている表面実装形ＩＣとを備えたも
のである。
導体装置は、凹部が設けられているプリント基板と、凹
部内に挿入されプリント基板に実装されているリードレ
スのチップ部品と、このチップ部品と重なるようにプリ
ント基板に実装されている表面実装形ＩＣとを備えたも
のである。
【０００９】請求項２の発明に係る半導体装置は、１個
の表面実装形ＩＣに対向して複数の凹部を設け、各凹部
に配置されたチップ部品のうちの少なくとも一部のチッ
プ部品同志を共通の実装パッドにはんだ付けしたもので
ある。
の表面実装形ＩＣに対向して複数の凹部を設け、各凹部
に配置されたチップ部品のうちの少なくとも一部のチッ
プ部品同志を共通の実装パッドにはんだ付けしたもので
ある。
【００１０】請求項３の発明に係る半導体装置は、チッ
プ部品を、表面実装形ＩＣの外部リードのうちそのチッ
プ部品が電気的に接続される外部リードに近付けて配置
したものである。
プ部品を、表面実装形ＩＣの外部リードのうちそのチッ
プ部品が電気的に接続される外部リードに近付けて配置
したものである。
【００１１】請求項４の発明に係る半導体装置は、貫通
孔が設けられているプリント基板と、貫通孔内に挿入さ
れプリント基板の両面にはんだ付けされているリードレ
スのチップ部品と、プリント基板の両面でチップ部品と
重なるようにプリント基板の両面に実装されている表面
実装形ＩＣとを備えたものである。
孔が設けられているプリント基板と、貫通孔内に挿入さ
れプリント基板の両面にはんだ付けされているリードレ
スのチップ部品と、プリント基板の両面でチップ部品と
重なるようにプリント基板の両面に実装されている表面
実装形ＩＣとを備えたものである。
【００１２】請求項５の発明に係る半導体装置は、凹部
が設けられているプリント基板と、互いに重ねられ、か
つ一方が凹部内に挿入された状態でプリント基板に実装
されているリードベンド方向の異なる２種類の表面実装
形ＩＣとを備え、一方の表面実装形ＩＣの外部リードと
それに対応する他方の表面実装形ＩＣの外部リードと
を、それぞれ互いに接合して共通の実装パッドにはんだ
付けしたものである。
が設けられているプリント基板と、互いに重ねられ、か
つ一方が凹部内に挿入された状態でプリント基板に実装
されているリードベンド方向の異なる２種類の表面実装
形ＩＣとを備え、一方の表面実装形ＩＣの外部リードと
それに対応する他方の表面実装形ＩＣの外部リードと
を、それぞれ互いに接合して共通の実装パッドにはんだ
付けしたものである。
【００１３】請求項６の発明に係る半導体装置は、凹部
が設けられているプリント基板と、互いに重ねられ、か
つ一方が凹部内に挿入された状態でプリント基板に実装
されているリードベンド方向の異なる２種類の表面実装
形ＩＣとを備え、各表面実装形ＩＣを、外部リードのピ
ッチ方向に互いにずらして配置したものである。
が設けられているプリント基板と、互いに重ねられ、か
つ一方が凹部内に挿入された状態でプリント基板に実装
されているリードベンド方向の異なる２種類の表面実装
形ＩＣとを備え、各表面実装形ＩＣを、外部リードのピ
ッチ方向に互いにずらして配置したものである。
【００１４】
【作用】請求項１の発明においては、チップ部品を凹部
に挿入することにより、表面実装形ＩＣとチップ部品と
を重ねて配置することを可能とし、実装密度を向上させ
るとともに、全体の厚さ寸法が大きくなるのを防止し、
また表面実装形ＩＣの下にリードレスのチップ部品を配
置し、それらの間隔をできるだけ小さくすることによ
り、外力により表面実装形ＩＣの本体が変位するのを防
止し、はんだにクラックが発生するのを防止する。
に挿入することにより、表面実装形ＩＣとチップ部品と
を重ねて配置することを可能とし、実装密度を向上させ
るとともに、全体の厚さ寸法が大きくなるのを防止し、
また表面実装形ＩＣの下にリードレスのチップ部品を配
置し、それらの間隔をできるだけ小さくすることによ
り、外力により表面実装形ＩＣの本体が変位するのを防
止し、はんだにクラックが発生するのを防止する。
【００１５】請求項２の発明においては、１個の表面実
装形ＩＣの下に複数のチップ部品を実装し、接続可能な
チップ部品を共通の実装パッドにはんだ付けすることに
より、実装密度を一層向上させる。
装形ＩＣの下に複数のチップ部品を実装し、接続可能な
チップ部品を共通の実装パッドにはんだ付けすることに
より、実装密度を一層向上させる。
【００１６】請求項３の発明においては、チップ部品を
接続すべき外部リードに近付けて配置することにより、
電気的特性を向上させる。
接続すべき外部リードに近付けて配置することにより、
電気的特性を向上させる。
【００１７】請求項４の発明においては、プリント基板
を貫通した貫通孔にチップ部品を挿入してプリント基板
の両面にはんだ付けするとともに、プリント基板の両面
でチップ部品と表面実装形ＩＣとを重ねることにより、
実装密度を向上させるとともに、全体の厚さ寸法が大き
くなるのを防止し、また各表面実装形ＩＣとチップ部品
との間の間隔をできるだけ小さくすることにより、外力
により表面実装形ＩＣの本体が変位するのを防止し、は
んだにクラックが発生するのを防止する。
を貫通した貫通孔にチップ部品を挿入してプリント基板
の両面にはんだ付けするとともに、プリント基板の両面
でチップ部品と表面実装形ＩＣとを重ねることにより、
実装密度を向上させるとともに、全体の厚さ寸法が大き
くなるのを防止し、また各表面実装形ＩＣとチップ部品
との間の間隔をできるだけ小さくすることにより、外力
により表面実装形ＩＣの本体が変位するのを防止し、は
んだにクラックが発生するのを防止する。
【００１８】請求項５の発明においては、一方の表面実
装形ＩＣを凹部に挿入することにより、２種類の表面実
装形ＩＣを重ねて実装することを可能とし、実装密度を
向上させるとともに、全体の厚さ寸法が大きくなるのを
防止し、また互いの外部リードを共通の実装パッドに重
ねてはんだ付けすることにより、回路パターンを簡略化
し、実装密度を一層向上させる。
装形ＩＣを凹部に挿入することにより、２種類の表面実
装形ＩＣを重ねて実装することを可能とし、実装密度を
向上させるとともに、全体の厚さ寸法が大きくなるのを
防止し、また互いの外部リードを共通の実装パッドに重
ねてはんだ付けすることにより、回路パターンを簡略化
し、実装密度を一層向上させる。
【００１９】請求項６の発明においては、一方の表面実
装形ＩＣを凹部に挿入することにより、２種類の表面実
装形ＩＣを重ねて実装することを可能とし、実装密度を
向上させるとともに、全体の厚さ寸法が大きくなるのを
防止し、また２種類の表面実装形ＩＣを外部リードのピ
ッチ方向に互いにずらして重ねることにより、互いに電
気的に接続できない表面実装形ＩＣを重ねて実装するこ
とを可能とする。
装形ＩＣを凹部に挿入することにより、２種類の表面実
装形ＩＣを重ねて実装することを可能とし、実装密度を
向上させるとともに、全体の厚さ寸法が大きくなるのを
防止し、また２種類の表面実装形ＩＣを外部リードのピ
ッチ方向に互いにずらして重ねることにより、互いに電
気的に接続できない表面実装形ＩＣを重ねて実装するこ
とを可能とする。
【００２０】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１はこの発明の実施例１による半導体装置
の要部断面図であり、図７及び図８と同一又は相当部分
には同一符号を付し、その説明を省略する。
る。 実施例１．図１はこの発明の実施例１による半導体装置
の要部断面図であり、図７及び図８と同一又は相当部分
には同一符号を付し、その説明を省略する。
【００２１】図において、１１は凹部１２が設けられて
いるプリント基板であり、凹部１２内には、リードレス
のチップ部品５が配置されている。即ち、チップ部品５
は、凹部１２に挿入された状態で、凹部１２の縁部に設
けられた実装パッド２にはんだ付けされている。また、
プリント基板１１には、ガルウイングタイプの外部リー
ド４を持つ表面実装形ＩＣ３がチップ部品５に重ねて実
装されている。
いるプリント基板であり、凹部１２内には、リードレス
のチップ部品５が配置されている。即ち、チップ部品５
は、凹部１２に挿入された状態で、凹部１２の縁部に設
けられた実装パッド２にはんだ付けされている。また、
プリント基板１１には、ガルウイングタイプの外部リー
ド４を持つ表面実装形ＩＣ３がチップ部品５に重ねて実
装されている。
【００２２】このような半導体装置では、プリント基板
１１の表面実装形ＩＣ３の本体と対向する部分に凹部１
２が設けられているので、表面実装形ＩＣ３の本体とプ
リント基板１１との間の隙間がチップ部品５の厚さ寸法
よりも小さい場合でも、チップ部品５と表面実装形ＩＣ
３とを重ねて配置することができる。従って、実装密度
を向上させつつ、全体の厚さ寸法が大きくなるのが防止
される。
１１の表面実装形ＩＣ３の本体と対向する部分に凹部１
２が設けられているので、表面実装形ＩＣ３の本体とプ
リント基板１１との間の隙間がチップ部品５の厚さ寸法
よりも小さい場合でも、チップ部品５と表面実装形ＩＣ
３とを重ねて配置することができる。従って、実装密度
を向上させつつ、全体の厚さ寸法が大きくなるのが防止
される。
【００２３】また、凹部１２の深さを調整して、上記の
隙間の寸法Ｔと凹部５からのチップ部品５の突出量ｔと
をＴ≒ｔとすることにより、外力Ｆにより表面実装形Ｉ
Ｃ３の本体が変位するのが防止され、はんだ６にかかる
ストレスが低減されて、はんだ６にクラックが発生する
のが防止される。
隙間の寸法Ｔと凹部５からのチップ部品５の突出量ｔと
をＴ≒ｔとすることにより、外力Ｆにより表面実装形Ｉ
Ｃ３の本体が変位するのが防止され、はんだ６にかかる
ストレスが低減されて、はんだ６にクラックが発生する
のが防止される。
【００２４】実施例２．図２はこの発明の実施例２によ
る半導体装置の要部断面図である。この実施例２では、
プリント基板１１に複数の凹部１２が設けられており、
それぞれの凹部１２にチップ部品５が配置されている。
る半導体装置の要部断面図である。この実施例２では、
プリント基板１１に複数の凹部１２が設けられており、
それぞれの凹部１２にチップ部品５が配置されている。
【００２５】このように、表面実装形ＩＣ３やチップ部
品５のサイズによっては、１個の表面実装形ＩＣ３の下
に複数のチップ部品５を配置することも可能であり、実
装密度を一層向上させることができる。例えば、通常、
１個の表面実装形ＩＣ３に対して、ノイズ対策として１
個ないしは複数個のチップ部品５を設ける必要があるた
め、これらを対応する表面実装形ＩＣ３の下部に実装す
ることができる。この場合、回路上接続可能なチップ部
品５は、同一のランド２ａを共通のランドとしてはんだ
付けすることができる。
品５のサイズによっては、１個の表面実装形ＩＣ３の下
に複数のチップ部品５を配置することも可能であり、実
装密度を一層向上させることができる。例えば、通常、
１個の表面実装形ＩＣ３に対して、ノイズ対策として１
個ないしは複数個のチップ部品５を設ける必要があるた
め、これらを対応する表面実装形ＩＣ３の下部に実装す
ることができる。この場合、回路上接続可能なチップ部
品５は、同一のランド２ａを共通のランドとしてはんだ
付けすることができる。
【００２６】また、チップ部品５は、それが接続される
外部リード４に近付けて配置することにより、装置の電
気的特性を向上させることができる。
外部リード４に近付けて配置することにより、装置の電
気的特性を向上させることができる。
【００２７】実施例３．図３はこの発明の実施例３によ
る半導体装置の要部断面図である。図において、２１は
複数の貫通孔２２が設けられているプリント基板であ
り、各貫通孔２２内には、チップ部品５が配置されてい
る。これらのチップ部品５は、プリント基板２１の両面
にはんだ付けされている。また、表面実装形ＩＣ３は、
プリント基板２１の両面でチップ部品５と重なるよう
に、プリント基板２１の両面に実装されている。
る半導体装置の要部断面図である。図において、２１は
複数の貫通孔２２が設けられているプリント基板であ
り、各貫通孔２２内には、チップ部品５が配置されてい
る。これらのチップ部品５は、プリント基板２１の両面
にはんだ付けされている。また、表面実装形ＩＣ３は、
プリント基板２１の両面でチップ部品５と重なるよう
に、プリント基板２１の両面に実装されている。
【００２８】このような半導体装置では、プリント基板
２１を貫通した貫通孔２２にチップ部品５を挿入してプ
リント基板２１の両面にはんだ付けするとともに、プリ
ント基板２１の両面でチップ部品５と表面実装形ＩＣ３
とを重ねることにより、実装密度が向上するとともに、
全体がより薄形化される。また、チップ部品５はプリン
ト基板２１の両面に比較的強固にはんだ付けされている
ので、チップ部品５と表面実装形ＩＣ３との間の間隔を
できるだけ小さくすることにより、外力による表面実装
形ＩＣ３の変位が防止され、外部リード４と実装パッド
２とを接続するはんだ６にクラックが発生するのが防止
される。
２１を貫通した貫通孔２２にチップ部品５を挿入してプ
リント基板２１の両面にはんだ付けするとともに、プリ
ント基板２１の両面でチップ部品５と表面実装形ＩＣ３
とを重ねることにより、実装密度が向上するとともに、
全体がより薄形化される。また、チップ部品５はプリン
ト基板２１の両面に比較的強固にはんだ付けされている
ので、チップ部品５と表面実装形ＩＣ３との間の間隔を
できるだけ小さくすることにより、外力による表面実装
形ＩＣ３の変位が防止され、外部リード４と実装パッド
２とを接続するはんだ６にクラックが発生するのが防止
される。
【００２９】実施例４．図４はこの発明の実施例４によ
る半導体装置の要部断面図である。図において、３１は
本体の一部が凹部１２に挿入されている表面実装形ＩＣ
であり、この表面実装形ＩＣ３１は、それに重ねられた
表面実装形ＩＣ３とはリードベンド方向が異なるもので
ある。また、２種類の表面実装形ＩＣ３，３１の対応す
る外部リード４，３２同志は、それぞれ互いに接合され
て共通の実装パッド２にはんだ付けされている。
る半導体装置の要部断面図である。図において、３１は
本体の一部が凹部１２に挿入されている表面実装形ＩＣ
であり、この表面実装形ＩＣ３１は、それに重ねられた
表面実装形ＩＣ３とはリードベンド方向が異なるもので
ある。また、２種類の表面実装形ＩＣ３，３１の対応す
る外部リード４，３２同志は、それぞれ互いに接合され
て共通の実装パッド２にはんだ付けされている。
【００３０】このような半導体装置では、凹部１２をＩ
Ｃ挿入可能な大きさとし、かつ表面実装形ＩＣ３，３１
のリードベンド方向を互いに逆向きとしたことにより、
２種類の表面実装形ＩＣ３，３１を重ね合わせ、かつ共
通の実装パッド２に実装することができ、これにより実
装密度を向上させつつ、全体の厚さ寸法が大きくなるの
を防止することができ、また回路パターンを簡略化し、
実装密度を一層向上させることもできる。
Ｃ挿入可能な大きさとし、かつ表面実装形ＩＣ３，３１
のリードベンド方向を互いに逆向きとしたことにより、
２種類の表面実装形ＩＣ３，３１を重ね合わせ、かつ共
通の実装パッド２に実装することができ、これにより実
装密度を向上させつつ、全体の厚さ寸法が大きくなるの
を防止することができ、また回路パターンを簡略化し、
実装密度を一層向上させることもできる。
【００３１】実施例５．次に、図５はこの発明の実施例
５による半導体装置の要部を示す平面図、図６は図５の
ＶＩ−ＶＩ線断面図である。上記実施例４では、２種類
の表面実装形ＩＣ３，３１の外部リード４，３２がそれ
ぞれ互いに電気的に接続可能な場合について示したが、
この実施例５では、表面実装形ＩＣ３に対してリードベ
ンド方向が異なる表面実装形ＩＣ３３（図５の斜線部）
の外部リード３４が、外部リード４とは電気的に接続で
きない場合について示している。
５による半導体装置の要部を示す平面図、図６は図５の
ＶＩ−ＶＩ線断面図である。上記実施例４では、２種類
の表面実装形ＩＣ３，３１の外部リード４，３２がそれ
ぞれ互いに電気的に接続可能な場合について示したが、
この実施例５では、表面実装形ＩＣ３に対してリードベ
ンド方向が異なる表面実装形ＩＣ３３（図５の斜線部）
の外部リード３４が、外部リード４とは電気的に接続で
きない場合について示している。
【００３２】即ち、この実施例５では、２種類の表面実
装形ＩＣ３，３３がリードピッチ方向に互いにずらして
配置されている。従って、図６に示すように、１個の実
装パッド２には、一方の外部リード３４のみがはんだ付
けされている。
装形ＩＣ３，３３がリードピッチ方向に互いにずらして
配置されている。従って、図６に示すように、１個の実
装パッド２には、一方の外部リード３４のみがはんだ付
けされている。
【００３３】このように、２種類の表面実装形ＩＣ３，
３３を外部リード４，３４のピッチ方向に互いにずらし
て重ねることにより、互いに電気的に接続できない表面
実装形ＩＣ３，３３を重ねて実装することが可能とな
り、実装密度を一層向上させることができる。
３３を外部リード４，３４のピッチ方向に互いにずらし
て重ねることにより、互いに電気的に接続できない表面
実装形ＩＣ３，３３を重ねて実装することが可能とな
り、実装密度を一層向上させることができる。
【００３４】なお、プリント基板に設ける凹部や貫通孔
の形状，大きさ，数等は、表面実装形ＩＣの種類やチッ
プ部品の種類，個数等に応じて種々の変更が可能であ
る。
の形状，大きさ，数等は、表面実装形ＩＣの種類やチッ
プ部品の種類，個数等に応じて種々の変更が可能であ
る。
【００３５】
【発明の効果】以上説明したように、請求項１の発明の
半導体装置は、プリント基板に凹部を設け、チップ部品
を凹部に挿入することにより、表面実装形ＩＣとチップ
部品とを重ねて配置することを可能としたので、実装密
度を向上させつつ、全体の厚さ寸法が大きくなるのを防
止することができ、また表面実装形ＩＣとリードレスの
チップ部品との間の間隔をできるだけ小さくすることに
より、外力により表面実装形ＩＣの本体が変位するのを
防止し、はんだにクラックが発生するのを防止すること
ができるなどの効果を奏する。
半導体装置は、プリント基板に凹部を設け、チップ部品
を凹部に挿入することにより、表面実装形ＩＣとチップ
部品とを重ねて配置することを可能としたので、実装密
度を向上させつつ、全体の厚さ寸法が大きくなるのを防
止することができ、また表面実装形ＩＣとリードレスの
チップ部品との間の間隔をできるだけ小さくすることに
より、外力により表面実装形ＩＣの本体が変位するのを
防止し、はんだにクラックが発生するのを防止すること
ができるなどの効果を奏する。
【００３６】また、請求項２の発明の半導体装置は、１
個の表面実装形ＩＣに対向して複数の凹部を設け、各凹
部に配置されたチップ部品のうちの少なくとも一部のチ
ップ部品同志を共通の実装パッドにはんだ付けしたの
で、上記請求項１の発明と同様の効果に加えて、実装密
度を一層向上させることができるという効果を奏する。
個の表面実装形ＩＣに対向して複数の凹部を設け、各凹
部に配置されたチップ部品のうちの少なくとも一部のチ
ップ部品同志を共通の実装パッドにはんだ付けしたの
で、上記請求項１の発明と同様の効果に加えて、実装密
度を一層向上させることができるという効果を奏する。
【００３７】さらに、請求項３の発明の半導体装置は、
チップ部品を、表面実装形ＩＣの外部リードのうちその
チップ部品が電気的に接続される外部リードに近付けて
配置したので、上記請求項１の発明と同様の効果に加え
て、電気的特性を向上させることができるという効果を
奏する。
チップ部品を、表面実装形ＩＣの外部リードのうちその
チップ部品が電気的に接続される外部リードに近付けて
配置したので、上記請求項１の発明と同様の効果に加え
て、電気的特性を向上させることができるという効果を
奏する。
【００３８】さらにまた、請求項４の発明の半導体装置
は、プリント基板に貫通孔を設け、貫通孔に挿入された
チップ部品をプリント基板の両面にはんだ付けするとと
もに、プリント基板の両面でチップ部品と重なるように
プリント基板の両面に表面実装形ＩＣを実装したので、
実装密度を向上させつつ、全体の厚さ寸法が大きくなる
のを防止することができ、また表面実装形ＩＣとリード
レスのチップ部品との間の間隔をできるだけ小さくする
ことにより、外力により表面実装形ＩＣの本体が変位す
るのを防止し、はんだにクラックが発生するのを防止す
ることができるなどの効果を奏する。
は、プリント基板に貫通孔を設け、貫通孔に挿入された
チップ部品をプリント基板の両面にはんだ付けするとと
もに、プリント基板の両面でチップ部品と重なるように
プリント基板の両面に表面実装形ＩＣを実装したので、
実装密度を向上させつつ、全体の厚さ寸法が大きくなる
のを防止することができ、また表面実装形ＩＣとリード
レスのチップ部品との間の間隔をできるだけ小さくする
ことにより、外力により表面実装形ＩＣの本体が変位す
るのを防止し、はんだにクラックが発生するのを防止す
ることができるなどの効果を奏する。
【００３９】また、請求項５の発明の半導体装置は、プ
リント基板に凹部を設け、２種類の表面実装形ＩＣをそ
の一方を凹部に挿入してプリント基板に実装したので、
実装密度を向上させつつ、全体の厚さ寸法が大きくなる
のを防止することができ、また一方の表面実装形ＩＣの
外部リードとそれに対応する他方の表面実装形ＩＣの外
部リードとを、それぞれ互いに接合して共通の実装パッ
ドにはんだ付けしたので、回路パターンを簡略化し、実
装密度を一層向上させることができるなどの効果を奏す
る。
リント基板に凹部を設け、２種類の表面実装形ＩＣをそ
の一方を凹部に挿入してプリント基板に実装したので、
実装密度を向上させつつ、全体の厚さ寸法が大きくなる
のを防止することができ、また一方の表面実装形ＩＣの
外部リードとそれに対応する他方の表面実装形ＩＣの外
部リードとを、それぞれ互いに接合して共通の実装パッ
ドにはんだ付けしたので、回路パターンを簡略化し、実
装密度を一層向上させることができるなどの効果を奏す
る。
【００４０】さらに、請求項６の発明の半導体装置は、
プリント基板に凹部を設け、２種類の表面実装形ＩＣを
その一方を凹部に挿入してプリント基板に実装したの
で、実装密度を向上させつつ、全体の厚さ寸法が大きく
なるのを防止することができ、また各表面実装形ＩＣを
外部リードのピッチ方向に互いにずらして実装したの
で、互いに電気的に接続できない表面実装形ＩＣを重ね
て実装することが可能となり、実装密度を一層向上させ
ることができるなどの効果を奏する。
プリント基板に凹部を設け、２種類の表面実装形ＩＣを
その一方を凹部に挿入してプリント基板に実装したの
で、実装密度を向上させつつ、全体の厚さ寸法が大きく
なるのを防止することができ、また各表面実装形ＩＣを
外部リードのピッチ方向に互いにずらして実装したの
で、互いに電気的に接続できない表面実装形ＩＣを重ね
て実装することが可能となり、実装密度を一層向上させ
ることができるなどの効果を奏する。
【図１】 この発明の実施例１による半導体装置の要部
断面図である。
断面図である。
【図２】 この発明の実施例２による半導体装置の要部
断面図である。
断面図である。
【図３】 この発明の実施例３による半導体装置の要部
断面図である。
断面図である。
【図４】 この発明の実施例４による半導体装置の要部
断面図である。
断面図である。
【図５】 この発明の実施例５による半導体装置の要部
を示す平面図である。
を示す平面図である。
【図６】 図５のＶＩ−ＶＩ線断面図である。
【図７】 従来の半導体装置の一例を示す要部断面図で
ある。
ある。
【図８】 従来の半導体装置の他の例を示す要部断面図
である。
である。
２ 実装パッド、３，３１，３３ 表面実装形ＩＣ、
４，３２，３４ 外部リード、５ チップ部品、１１，
２１ プリント基板、１２ 凹部、２２ 貫通孔。
４，３２，３４ 外部リード、５ チップ部品、１１，
２１ プリント基板、１２ 凹部、２２ 貫通孔。
Claims (6)
- 【請求項１】 凹部が設けられているプリント基板と、
上記凹部内に挿入され上記プリント基板に実装されてい
るリードレスのチップ部品と、このチップ部品と重なる
ように上記プリント基板に実装されている表面実装形Ｉ
Ｃとを備えていることを特徴とする半導体装置。 - 【請求項２】 １個の表面実装形ＩＣに対向して複数の
凹部が設けられており、上記各凹部に配置されたチップ
部品のうちの少なくとも一部のチップ部品同志が共通の
実装パッドにはんだ付けされていることを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 チップ部品は、表面実装形ＩＣの外部リ
ードのうちそのチップ部品が電気的に接続される外部リ
ードに近付けて配置されていることを特徴とする請求項
１又は請求項２記載の半導体装置。 - 【請求項４】 貫通孔が設けられているプリント基板
と、上記貫通孔内に挿入され上記プリント基板の両面に
はんだ付けされているリードレスのチップ部品と、上記
プリント基板の両面で上記チップ部品と重なるように上
記プリント基板の両面に実装されている表面実装形ＩＣ
とを備えていることを特徴とする半導体装置。 - 【請求項５】 凹部が設けられているプリント基板と、
互いに重ねられ、かつ一方が上記凹部内に挿入された状
態で上記プリント基板に実装されているリードベンド方
向の異なる２種類の表面実装形ＩＣとを備え、一方の表
面実装形ＩＣの外部リードとそれに対応する他方の表面
実装形ＩＣの外部リードとが、それぞれ互いに接合され
て共通の実装パッドにはんだ付けされていることを特徴
とする半導体装置。 - 【請求項６】 凹部が設けられているプリント基板と、
互いに重ねられ、かつ一方が上記凹部内に挿入された状
態で上記プリント基板に実装されているリードベンド方
向の異なる２種類の表面実装形ＩＣとを備え、上記各表
面実装形ＩＣが、外部リードのピッチ方向に互いにずら
して配置されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11260994A JPH07321440A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11260994A JPH07321440A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321440A true JPH07321440A (ja) | 1995-12-08 |
Family
ID=14591021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11260994A Pending JPH07321440A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103385A (ja) * | 2009-11-11 | 2011-05-26 | Tdk Corp | 電子部品実装構造 |
-
1994
- 1994-05-26 JP JP11260994A patent/JPH07321440A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103385A (ja) * | 2009-11-11 | 2011-05-26 | Tdk Corp | 電子部品実装構造 |
| US8325489B2 (en) | 2009-11-11 | 2012-12-04 | Tdk Corporation | Electronic component mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781415A (en) | Semiconductor package and mounting method | |
| JP4068336B2 (ja) | 半導体装置 | |
| US5324985A (en) | Packaged semiconductor device | |
| US6565008B2 (en) | Module card and a method for manufacturing the same | |
| JPH03289162A (ja) | 面実装型電子部品 | |
| JP3150108B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH07321440A (ja) | 半導体装置 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| JPH04147660A (ja) | 電子部品 | |
| JPS6057999A (ja) | 多層配線板 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPH0753989Y2 (ja) | Ｉｃカード用モジュール | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JP2005268241A (ja) | 半導体パッケージ及びシステムモジュール | |
| JP2694804B2 (ja) | ピングリッドアレイ半導体パッケージ | |
| JP4223649B2 (ja) | プリント配線板 | |
| JPH0785482B2 (ja) | フレキシブルプリント配線基板 | |
| KR100344648B1 (ko) | 랜드 그리드 어레이 패키지 | |
| JPH0414859A (ja) | 電子部品のリード端子構造 | |
| JP2666792B2 (ja) | 電子部品の実装構造 | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPH0121629B2 (ja) | ||
| JPH0237759A (ja) | 電子部品パッケージ | |
| JPH07297501A (ja) | プリント配線板 |