JP2666792B2 - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JP2666792B2 JP2666792B2 JP7351442A JP35144295A JP2666792B2 JP 2666792 B2 JP2666792 B2 JP 2666792B2 JP 7351442 A JP7351442 A JP 7351442A JP 35144295 A JP35144295 A JP 35144295A JP 2666792 B2 JP2666792 B2 JP 2666792B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- carrier film
- mounting structure
- electronic component
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品の実装構
造に関する。具体的にいうと、本発明は、電子部品を基
板にＴＡＢ実装した電子部品の実装構造に関する。
造に関する。具体的にいうと、本発明は、電子部品を基
板にＴＡＢ実装した電子部品の実装構造に関する。
【０００２】
【背景技術とその問題点】図３は従来の電子部品の実装
構造を示す断面図である。これは一般にＴＡＢ（Tape A
utomated Bonding）実装構造と呼ばれるものである。こ
のＴＡＢ実装構造を実装手順に沿って説明すると、ベア
チップＩＣ３１をＴＡＢテープのリードフレーム３３に
接合した後、キャリアフィルム３２を一部残してＴＡＢ
テープからリードフレーム３３を打ち抜き、リードフレ
ーム３３をフォーミング加工し、ベアチップＩＣ３１と
キャリアフィルム３２とリードフレーム３３からなるＩ
Ｃパッケージ３４を形成する。
構造を示す断面図である。これは一般にＴＡＢ（Tape A
utomated Bonding）実装構造と呼ばれるものである。こ
のＴＡＢ実装構造を実装手順に沿って説明すると、ベア
チップＩＣ３１をＴＡＢテープのリードフレーム３３に
接合した後、キャリアフィルム３２を一部残してＴＡＢ
テープからリードフレーム３３を打ち抜き、リードフレ
ーム３３をフォーミング加工し、ベアチップＩＣ３１と
キャリアフィルム３２とリードフレーム３３からなるＩ
Ｃパッケージ３４を形成する。
【０００３】このＩＣパッケージ３４をフェースダウン
で回路基板３５に実装して配線パターン３６のランド３
６ａにリードフレーム３３を位置合わせし、リードフレ
ーム３３の端部とランド３６ａをハンダ３７で接合す
る。また、リードフレーム３３に残されたキャリアフィ
ルム３２は、リードフレーム３３と回路基板３５との間
に介在している。
で回路基板３５に実装して配線パターン３６のランド３
６ａにリードフレーム３３を位置合わせし、リードフレ
ーム３３の端部とランド３６ａをハンダ３７で接合す
る。また、リードフレーム３３に残されたキャリアフィ
ルム３２は、リードフレーム３３と回路基板３５との間
に介在している。
【０００４】しかしながら、このような電子部品の実装
構造にあっては、キャリアフィルム３２を帯びている分
だけリードフレーム３３が長くなり、キャリアフィルム
３２の幅だけベアチップＩＣ３１とランド３６ａとの距
離をとらなければならず、回路基板３５上における実装
面積が大きくなるという欠点があった。
構造にあっては、キャリアフィルム３２を帯びている分
だけリードフレーム３３が長くなり、キャリアフィルム
３２の幅だけベアチップＩＣ３１とランド３６ａとの距
離をとらなければならず、回路基板３５上における実装
面積が大きくなるという欠点があった。
【０００５】また、キャリアフィルム３２はリードフレ
ーム３３に固着しているので、例えばリードフレーム３
３をランド３６ａにハンダ接合する際の熱に耐えるよ
う、耐熱性に優れた材質を使用しなければならず、フィ
ルム材質が限定されると共にフィルムコストが高くつく
という問題があった。
ーム３３に固着しているので、例えばリードフレーム３
３をランド３６ａにハンダ接合する際の熱に耐えるよ
う、耐熱性に優れた材質を使用しなければならず、フィ
ルム材質が限定されると共にフィルムコストが高くつく
という問題があった。
【０００６】このような欠点を回避するためには、キャ
リアフィルム３２を帯びないリードフレームにより実装
する構造が考えられる。すなわち、ベアチップＩＣ３１
をＴＡＢテープのリードフレーム３３に搭載した後、キ
ャリアフィルムを残してベアチップＩＣ３１を搭載した
リードフレーム３３だけをＴＡＢテープから切り出し、
このフィルムレスのＩＣパッケージを回路基板３５に実
装すれば、キャリアフィルムのない分だけリードフレー
ム３３を短くでき、ベアチップＩＣ３１の実装面積を小
さくできる。また、キャリアフィルムも耐熱性の低い材
質を用いることができる。
リアフィルム３２を帯びないリードフレームにより実装
する構造が考えられる。すなわち、ベアチップＩＣ３１
をＴＡＢテープのリードフレーム３３に搭載した後、キ
ャリアフィルムを残してベアチップＩＣ３１を搭載した
リードフレーム３３だけをＴＡＢテープから切り出し、
このフィルムレスのＩＣパッケージを回路基板３５に実
装すれば、キャリアフィルムのない分だけリードフレー
ム３３を短くでき、ベアチップＩＣ３１の実装面積を小
さくできる。また、キャリアフィルムも耐熱性の低い材
質を用いることができる。
【０００７】しかし、図３に示すような従来の実装構造
からキャリアフィルム３２を除くと、リードフレーム３
３が回路基板３５上で支持されなくなるので、リードフ
レーム３３が下方へ撓み易くなり、図４に示すようにリ
ードフレーム３３が隣のランド３６ａに接触し、電気的
なショートを発生する恐れがあった。これを防止しよう
とすると、回路基板の配線パターンを工夫する必要があ
り、ＩＣ近傍における配線パターン設計が制約されると
いう不都合があった。
からキャリアフィルム３２を除くと、リードフレーム３
３が回路基板３５上で支持されなくなるので、リードフ
レーム３３が下方へ撓み易くなり、図４に示すようにリ
ードフレーム３３が隣のランド３６ａに接触し、電気的
なショートを発生する恐れがあった。これを防止しよう
とすると、回路基板の配線パターンを工夫する必要があ
り、ＩＣ近傍における配線パターン設計が制約されると
いう不都合があった。
【０００８】
【発明が解決しようとする課題】本発明は、叙上の従来
例の欠点に鑑みてなされたものであり、その目的とする
ところは、電子部品を小さな実装面積に実装でき、実装
コストも低く、しかもリードフレームの短絡事故も防止
することができる電子部品の実装構造を提供することに
ある。
例の欠点に鑑みてなされたものであり、その目的とする
ところは、電子部品を小さな実装面積に実装でき、実装
コストも低く、しかもリードフレームの短絡事故も防止
することができる電子部品の実装構造を提供することに
ある。
【０００９】
【課題を解決するための手段】本発明に係る電子部品の
実装構造は、電子部品を基板上にＴＡＢ実装された実装
構造において、キャリアフィルムを残してリードフレー
ムのみと共にＴＡＢテープから分離された電子部品が基
板上に置かれ、基板のランドに接合された前記リードフ
レームと基板との間に絶縁スペーサが形成されているこ
とを特徴としている。
実装構造は、電子部品を基板上にＴＡＢ実装された実装
構造において、キャリアフィルムを残してリードフレー
ムのみと共にＴＡＢテープから分離された電子部品が基
板上に置かれ、基板のランドに接合された前記リードフ
レームと基板との間に絶縁スペーサが形成されているこ
とを特徴としている。
【００１０】
【作用】本発明にあっては、ＴＡＢテープのキャリアフ
ィルムを用いることなく電子部品を実装しているので、
キャリアフィルム分だけリードフレームを短くでき、電
子部品と基板のランドとの距離を短くできる。この結
果、従来のＴＡＢ実装構造に比べてリードフレームを短
くできる分だけ電子部品の実装面積を小さくできる。
ィルムを用いることなく電子部品を実装しているので、
キャリアフィルム分だけリードフレームを短くでき、電
子部品と基板のランドとの距離を短くできる。この結
果、従来のＴＡＢ実装構造に比べてリードフレームを短
くできる分だけ電子部品の実装面積を小さくできる。
【００１１】また、キャリアフィルムは基板への実装後
には用いられないので、キャリアフィルムに高い耐熱性
を要求されず、フィルム材質の選択の幅が広がり、フィ
ルムコストも安価にできる。
には用いられないので、キャリアフィルムに高い耐熱性
を要求されず、フィルム材質の選択の幅が広がり、フィ
ルムコストも安価にできる。
【００１２】しかも、キャリアフィルムを基板への実装
用に用いないにも拘らず、リードフレームと基板との間
に絶縁スペーサを形成しているので、リードフレームは
絶縁スペーサによって支持され、リードフレームないし
ランド間が狭ピッチであっても、リードフレームが隣の
リードフレームまたはランドに接触してショートする恐
れがなくなる。さらに、電子部品の近傍における配線パ
ターン設計も容易になる。
用に用いないにも拘らず、リードフレームと基板との間
に絶縁スペーサを形成しているので、リードフレームは
絶縁スペーサによって支持され、リードフレームないし
ランド間が狭ピッチであっても、リードフレームが隣の
リードフレームまたはランドに接触してショートする恐
れがなくなる。さらに、電子部品の近傍における配線パ
ターン設計も容易になる。
【００１３】
【発明の実施の形態】図１は本発明の一実施形態による
ＩＣの実装構造を示す断面図、図２はＩＣを実装するた
めの回路基板を示す一部破断した平面図である。
ＩＣの実装構造を示す断面図、図２はＩＣを実装するた
めの回路基板を示す一部破断した平面図である。
【００１４】図２に示すように、回路基板１上のＩＣ実
装位置２の四周には配線パターン３の端末に位置する複
数のランド３ａが配置されており、これらのランド領域
を開口させるようにして回路基板１の表面をレジスト膜
４で被覆し、レジスト膜４の開口部４ａから各ランド３
ａを露出させてある。各ランド３ａのリードフレーム７
を接合する部分よりも内周側を横切るようにして回路基
板１上に絶縁スペーサ５が形成されており、絶縁スペー
サ５は全体としてＩＣ実装位置２を囲むようにして角枠
状に形成されている。この絶縁スペーサ５は、角枠状に
成形されたものを回路基板１の上に接着してもよく、あ
るいは、回路基板１の上に印刷により形成してもよい。
なお、絶縁スペーサ５は、図１のようにランド３ａの内
周側端部からはみ出さないようにしても良く、あるい
は、図２のようにランド３ａの内周側端部からはみ出し
ていても差し支えない。
装位置２の四周には配線パターン３の端末に位置する複
数のランド３ａが配置されており、これらのランド領域
を開口させるようにして回路基板１の表面をレジスト膜
４で被覆し、レジスト膜４の開口部４ａから各ランド３
ａを露出させてある。各ランド３ａのリードフレーム７
を接合する部分よりも内周側を横切るようにして回路基
板１上に絶縁スペーサ５が形成されており、絶縁スペー
サ５は全体としてＩＣ実装位置２を囲むようにして角枠
状に形成されている。この絶縁スペーサ５は、角枠状に
成形されたものを回路基板１の上に接着してもよく、あ
るいは、回路基板１の上に印刷により形成してもよい。
なお、絶縁スペーサ５は、図１のようにランド３ａの内
周側端部からはみ出さないようにしても良く、あるい
は、図２のようにランド３ａの内周側端部からはみ出し
ていても差し支えない。
【００１５】一方、回路基板１上に実装されるＩＣパッ
ケージ８は、ＴＡＢテープのリードフレーム７にベアチ
ップＩＣ６のバンプ６ａを接合してベアチップＩＣ６を
ＴＡＢテープに搭載した後、キャリアフィルムを残して
リードフレーム７のみと共にベアチップＩＣ６をＴＡＢ
テープから分離し、リードフレーム７をフォーミング加
工したものである。
ケージ８は、ＴＡＢテープのリードフレーム７にベアチ
ップＩＣ６のバンプ６ａを接合してベアチップＩＣ６を
ＴＡＢテープに搭載した後、キャリアフィルムを残して
リードフレーム７のみと共にベアチップＩＣ６をＴＡＢ
テープから分離し、リードフレーム７をフォーミング加
工したものである。
【００１６】図１に示すように、このキャリアフィルム
を帯びないＩＣパッケージ８はフェースダウンで回路基
板１の上に実装され、リードフレーム７の端部を回路基
板１のランド３ａに位置合わせし、リードフレーム７を
ランド３ａにハンダ９により接合される。こうして回路
基板１に実装された状態においては、ランド３ａとリー
ドフレーム７の間に絶縁スペーサ５が介在しており、各
リードフレーム７が接合箇所以外ではランド３ａと接触
しないよう絶縁スペーサ５によって支持されている。従
って、ベアチップＩＣ６に加えられた外力や自重により
リードフレーム７が曲がり、回路基板１の配線パターン
３等に接触して電気的ショートが生じることを防止する
ことができる。
を帯びないＩＣパッケージ８はフェースダウンで回路基
板１の上に実装され、リードフレーム７の端部を回路基
板１のランド３ａに位置合わせし、リードフレーム７を
ランド３ａにハンダ９により接合される。こうして回路
基板１に実装された状態においては、ランド３ａとリー
ドフレーム７の間に絶縁スペーサ５が介在しており、各
リードフレーム７が接合箇所以外ではランド３ａと接触
しないよう絶縁スペーサ５によって支持されている。従
って、ベアチップＩＣ６に加えられた外力や自重により
リードフレーム７が曲がり、回路基板１の配線パターン
３等に接触して電気的ショートが生じることを防止する
ことができる。
【００１７】また、この絶縁スペーサ５はリードフレー
ム７を保持するキャリアフィルムの役目をするものでは
ないので、リードフレーム７に対する位置や幅等に制約
を受けることがなく、絶縁スペーサ５を設けたことによ
ってリードフレーム７を長くするものではない。従っ
て、キャリアフィルムを用いることなく、絶縁スペーサ
５によりリードフレーム７を支持させることにより、ベ
アチップＩＣ６の実装面積を小さくすることができる。
また、絶縁スペーサ５の材質もキャリアフィルムのよう
に材質の制約を受けにくく、フィルムである必要もな
く、絶縁性と適当な厚みさえあれば樹脂や塗料のような
ものでもよい。従って、実装コストも安価になる。
ム７を保持するキャリアフィルムの役目をするものでは
ないので、リードフレーム７に対する位置や幅等に制約
を受けることがなく、絶縁スペーサ５を設けたことによ
ってリードフレーム７を長くするものではない。従っ
て、キャリアフィルムを用いることなく、絶縁スペーサ
５によりリードフレーム７を支持させることにより、ベ
アチップＩＣ６の実装面積を小さくすることができる。
また、絶縁スペーサ５の材質もキャリアフィルムのよう
に材質の制約を受けにくく、フィルムである必要もな
く、絶縁性と適当な厚みさえあれば樹脂や塗料のような
ものでもよい。従って、実装コストも安価になる。
【００１８】なお、絶縁スペーサ５の材質は樹脂など絶
縁性のものなら特に限定されない。また、絶縁スペーサ
５の形状は、角枠状に限らず、ＩＣ実装位置２も覆うよ
うな面状のものでもよく、各ランド領域毎に複数に分割
されたものでも良い。
縁性のものなら特に限定されない。また、絶縁スペーサ
５の形状は、角枠状に限らず、ＩＣ実装位置２も覆うよ
うな面状のものでもよく、各ランド領域毎に複数に分割
されたものでも良い。
【００１９】
【発明の効果】本発明によれば、キャリアフィルム分だ
けリードフレームを短くできるので、従来のＴＡＢ実装
構造に比べてリードフレームを短くでき、電子部品の実
装面積を小さくして、回路の高集積化に寄与できる。ま
た、キャリアフィルムは基板への実装時には用いられな
いので、キャリアフィルムに高い耐熱性を要求されず、
フィルムコストも安価にできる。
けリードフレームを短くできるので、従来のＴＡＢ実装
構造に比べてリードフレームを短くでき、電子部品の実
装面積を小さくして、回路の高集積化に寄与できる。ま
た、キャリアフィルムは基板への実装時には用いられな
いので、キャリアフィルムに高い耐熱性を要求されず、
フィルムコストも安価にできる。
【００２０】しかも、キャリアフィルムを基板への実装
用に用いないにも拘らず、リードフレームと基板との間
に絶縁スペーサを形成しているので、リードフレームは
絶縁スペーサによって支持され、リードフレームないし
ランド間が狭ピッチであっても、リードフレームが隣の
リードフレームまたはランドに接触してショートする恐
れがなくなる。さらに、回路がショートする恐れが少な
くなるので、電子部品近傍における配線パターン設計も
容易になる。
用に用いないにも拘らず、リードフレームと基板との間
に絶縁スペーサを形成しているので、リードフレームは
絶縁スペーサによって支持され、リードフレームないし
ランド間が狭ピッチであっても、リードフレームが隣の
リードフレームまたはランドに接触してショートする恐
れがなくなる。さらに、回路がショートする恐れが少な
くなるので、電子部品近傍における配線パターン設計も
容易になる。
【図１】本発明の一実施形態による電子部品の実装構造
を示す断面図である。
を示す断面図である。
【図２】同上の実施形態に用いられている回路基板を示
す一部破断した平面図である。
す一部破断した平面図である。
【図３】従来例による電子部品の実装構造を示す断面図
である。
である。
【図４】従来例による別な電子部品の実装構造の問題点
を示す一部省略した説明図である。
を示す一部省略した説明図である。
１ 回路基板 ３ 配線パターン ３ａ ランド ４ レジスト膜 ５ 絶縁スペーサ ６ ベアチップＩＣ ７ リードフレーム ８ ＩＣパッケージ
Claims (1)
- 【請求項１】 電子部品を基板上にＴＡＢ実装された実
装構造において、 キャリアフィルムを残してリードフレームのみと共にＴ
ＡＢテープから分離された電子部品が基板上に置かれ、
基板のランドに接合された前記リードフレームと基板と
の間に絶縁スペーサが形成された電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7351442A JP2666792B2 (ja) | 1995-12-25 | 1995-12-25 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7351442A JP2666792B2 (ja) | 1995-12-25 | 1995-12-25 | 電子部品の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08241910A JPH08241910A (ja) | 1996-09-17 |
| JP2666792B2 true JP2666792B2 (ja) | 1997-10-22 |
Family
ID=18417323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7351442A Expired - Lifetime JP2666792B2 (ja) | 1995-12-25 | 1995-12-25 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666792B2 (ja) |
-
1995
- 1995-12-25 JP JP7351442A patent/JP2666792B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08241910A (ja) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230398B2 (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| US6555755B1 (en) | Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment | |
| US6833512B2 (en) | Substrate board structure | |
| CA2412030C (en) | Perimeter anchored thick film pad | |
| JP2000306958A (ja) | 半導体装置 | |
| JP2666792B2 (ja) | 電子部品の実装構造 | |
| JPH09199841A (ja) | プリント配線板 | |
| JP4577686B2 (ja) | 半導体装置及びその製造方法 | |
| JP4073682B2 (ja) | シールドキャップ付電子部品 | |
| US5256903A (en) | Plastic encapsulated semiconductor device | |
| JP2002374060A (ja) | 電子回路板 | |
| JP3070365B2 (ja) | プリント配線板 | |
| JPH0878850A (ja) | プリント配線板 | |
| JPH0576048U (ja) | 電子部品の実装構造 | |
| JPH0451484Y2 (ja) | ||
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JPH0735413Y2 (ja) | 混成集積回路におけるチツプ電子部品の取付構造 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH0642364Y2 (ja) | 回路ブロツクの構造 | |
| JP2777664B2 (ja) | 電子部品搭載用基板 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2795520B2 (ja) | 回路成形品 | |
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト |