JP2000306958A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000306958A JP2000306958A JP11109930A JP10993099A JP2000306958A JP 2000306958 A JP2000306958 A JP 2000306958A JP 11109930 A JP11109930 A JP 11109930A JP 10993099 A JP10993099 A JP 10993099A JP 2000306958 A JP2000306958 A JP 2000306958A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- corner
- resist material
- device hole
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】本発明はＴＡＢ(Tape Automated Bonding)テー
プに半導体チップを配設した構造を有する半導体装置に
関し、クラックや割れの発生のない信頼性の高い半導体
装置を実現することを課題とする。 【解決手段】半導体装置は、半導体チップ２２が搭載さ
れる位置に矩形状のデバイスホール２７が形成されたベ
ースフィルム２６上に、半導体素子２２と接続されるイ
ンナーリード２９と半田ボール３４が配設される端子接
続部とが形成されてなる配線パターン２８と、配線パタ
ーン２８を保護するフォトソルダーレジスト３１とが形
成されたＴＡＢテープ２３を有する。そして、フォトソ
ルダーレジスト３１のデバイスホール２７のコーナー部
と対向する位置に、ベースフィルム２６とフォトソルダ
ーレジスト３１との熱線膨張率の相違からフォトソルダ
ーレジスト３１内に発生する内部残留応力を緩和する面
取り部３５（応力緩和部）を設ける。
プに半導体チップを配設した構造を有する半導体装置に
関し、クラックや割れの発生のない信頼性の高い半導体
装置を実現することを課題とする。 【解決手段】半導体装置は、半導体チップ２２が搭載さ
れる位置に矩形状のデバイスホール２７が形成されたベ
ースフィルム２６上に、半導体素子２２と接続されるイ
ンナーリード２９と半田ボール３４が配設される端子接
続部とが形成されてなる配線パターン２８と、配線パタ
ーン２８を保護するフォトソルダーレジスト３１とが形
成されたＴＡＢテープ２３を有する。そして、フォトソ
ルダーレジスト３１のデバイスホール２７のコーナー部
と対向する位置に、ベースフィルム２６とフォトソルダ
ーレジスト３１との熱線膨張率の相違からフォトソルダ
ーレジスト３１内に発生する内部残留応力を緩和する面
取り部３５（応力緩和部）を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にＴＡＢ(Tape Automated Bonding)テープに半導体チ
ップを配設した構造を有する半導体装置に関する。近年
の電子機器は高機能化・高性能化が進み、これに伴い半
導体素子も小型化が要求され、これに対応しうるＢＧＡ
(Ball Grid Array) タイプの半導体装置が広く用いられ
るようになってきている。また、ＢＧＡタイプの半導体
装置のなかでも、ＴＡＢテープに半導体チップを配設し
た構造を有するＴ−ＢＧＡタイプの半導体装置は、バン
プピッチをファイン化できることにより注目されてい
る。
特にＴＡＢ(Tape Automated Bonding)テープに半導体チ
ップを配設した構造を有する半導体装置に関する。近年
の電子機器は高機能化・高性能化が進み、これに伴い半
導体素子も小型化が要求され、これに対応しうるＢＧＡ
(Ball Grid Array) タイプの半導体装置が広く用いられ
るようになってきている。また、ＢＧＡタイプの半導体
装置のなかでも、ＴＡＢテープに半導体チップを配設し
た構造を有するＴ−ＢＧＡタイプの半導体装置は、バン
プピッチをファイン化できることにより注目されてい
る。
【０００２】また一方において、半導体装置には高い信
頼性が要求されており、使用環境の温度変化等に拘わら
ず安定した動作を実現できる半導体装置が望まれてい
る。
頼性が要求されており、使用環境の温度変化等に拘わら
ず安定した動作を実現できる半導体装置が望まれてい
る。
【０００３】
【従来の技術】図１乃至図３は、ＴＡＢ技術を用いた従
来の半導体装置１を示している。図１は半導体装置１の
デバイスホール７の近傍を拡大して示す平面図であり、
図２は半導体装置１のデバイスホール７の近傍を拡大し
て示す断面図（図１におけるＡ１−Ａ１線に沿う断面
図）であり、図３は半導体装置１のＴＡＢテープ３の切
断前の状態を示す平面図である。尚、説明の便宜上、図
１及び図３におていは、封止樹脂４の図示は省略してい
る。
来の半導体装置１を示している。図１は半導体装置１の
デバイスホール７の近傍を拡大して示す平面図であり、
図２は半導体装置１のデバイスホール７の近傍を拡大し
て示す断面図（図１におけるＡ１−Ａ１線に沿う断面
図）であり、図３は半導体装置１のＴＡＢテープ３の切
断前の状態を示す平面図である。尚、説明の便宜上、図
１及び図３におていは、封止樹脂４の図示は省略してい
る。
【０００４】半導体装置１は、大略すると半導体素子
２，ＴＡＢテープ３，封止樹脂４等により構成されてい
る。半導体素子２はその上面に回路が形成されており、
また回路形成領域を囲繞するように複数の電極５が形成
されている。ＴＡＢテープ３は、ベースフィルム６，配
線パターン８，フォトソルダーレジスト１１，及び樹脂
止めパターン１２等により構成されている。
２，ＴＡＢテープ３，封止樹脂４等により構成されてい
る。半導体素子２はその上面に回路が形成されており、
また回路形成領域を囲繞するように複数の電極５が形成
されている。ＴＡＢテープ３は、ベースフィルム６，配
線パターン８，フォトソルダーレジスト１１，及び樹脂
止めパターン１２等により構成されている。
【０００５】ベースフィルム６は、例えばポリイミド等
の樹脂よりなる樹脂基板であり、半導体素子２が搭載さ
れる中央位置に矩形状の開口部７（以下、デバイスホー
ルという）が形成されている。また、ベースフィルム６
の上面には所定パターンに形成された配線パターン８が
形成されている。この配線パターン８の中央側の端部は
デバイスホール７内に延出しインナーリード９を形成し
ている。また、配線パターン８の他端部には端子接続部
が形成されており、この端子接続部には外部接続端子と
なる半田ボール１４（図３参照）が配設されている。
の樹脂よりなる樹脂基板であり、半導体素子２が搭載さ
れる中央位置に矩形状の開口部７（以下、デバイスホー
ルという）が形成されている。また、ベースフィルム６
の上面には所定パターンに形成された配線パターン８が
形成されている。この配線パターン８の中央側の端部は
デバイスホール７内に延出しインナーリード９を形成し
ている。また、配線パターン８の他端部には端子接続部
が形成されており、この端子接続部には外部接続端子と
なる半田ボール１４（図３参照）が配設されている。
【０００６】前記した半導体素子２は、デバイスホール
７内に延出しインナーリード９にバンプ１０により接合
されている。これにより、半導体素子２はバンプ１０を
介してインナーリード９に電気的に接続され、またデバ
イスホール７内に固定された構成となる。また、樹脂止
めパターン１２はベースフィルム６上に形成されてお
り、その形成位置はデバイスホール７の各コーナー部
（四隅位置）に選定されている。この樹脂止めパターン
１２は、前記した配線パターン８を形成する際に同時に
形成されるものであり、よって配線パターン８と同一材
質により形成されている。このように、デバイスホール
７の各コーナー部においてベースフィルム６に樹脂止め
パターン１２を形成することにより、封止樹脂４が過剰
にデバイスホール７から背面側に流出することを防止す
ることができる。
７内に延出しインナーリード９にバンプ１０により接合
されている。これにより、半導体素子２はバンプ１０を
介してインナーリード９に電気的に接続され、またデバ
イスホール７内に固定された構成となる。また、樹脂止
めパターン１２はベースフィルム６上に形成されてお
り、その形成位置はデバイスホール７の各コーナー部
（四隅位置）に選定されている。この樹脂止めパターン
１２は、前記した配線パターン８を形成する際に同時に
形成されるものであり、よって配線パターン８と同一材
質により形成されている。このように、デバイスホール
７の各コーナー部においてベースフィルム６に樹脂止め
パターン１２を形成することにより、封止樹脂４が過剰
にデバイスホール７から背面側に流出することを防止す
ることができる。
【０００７】即ち、デバイスホール７の各コーナー部に
おける半導体素子２とベースフィルム６との離間距離
（図１に矢印Ｌ１で示す）は、コーナー部以外における
半導体素子２とベースフィルム６との離間距離（図１に
矢印Ｌ２で示す）に比べて大きくなっている（Ｌ１＞Ｌ
２）。よって、樹脂止めパターン１２を設けない構成で
は、封止樹脂４を配設する際、コーナー部において半導
体素子２とベースフィルム６との離間部分から流出する
樹脂の量は、他の部位における樹脂の流出量に比べて多
くなり、図２に示すように余剰樹脂４Ａが形成されてし
まう。
おける半導体素子２とベースフィルム６との離間距離
（図１に矢印Ｌ１で示す）は、コーナー部以外における
半導体素子２とベースフィルム６との離間距離（図１に
矢印Ｌ２で示す）に比べて大きくなっている（Ｌ１＞Ｌ
２）。よって、樹脂止めパターン１２を設けない構成で
は、封止樹脂４を配設する際、コーナー部において半導
体素子２とベースフィルム６との離間部分から流出する
樹脂の量は、他の部位における樹脂の流出量に比べて多
くなり、図２に示すように余剰樹脂４Ａが形成されてし
まう。
【０００８】しかるに、デバイスホール７の各コーナー
部に樹脂止めパターン１２を形成し、コーナー部におけ
る樹脂の背面側に流れる領域を他の部分と略同等となる
よう狭めることにより、封止樹脂４が過剰にデバイスホ
ール７から背面側に流出することを防止することができ
る。更に、ベースフィルム６の上面にはフォトソルダー
レジスト１１が配設されている。このフォトソルダーレ
ジスト１１は、従来ではデバイスホール７を囲繞するよ
うに矩形枠状形状（図３参照）に形成されていた。ま
た、このフォトソルダーレジスト１１は通常ベースフィ
ルム６よりも硬質な絶縁性樹脂（例えば、エポキシ系樹
脂）により形成されており、配線パターン８の上部を覆
うことにより、この配線パターン８を保護する機能を奏
している。また、フォトソルダーレジスト１１は、樹脂
止めパターン１２の一部も覆う構成とされている。
部に樹脂止めパターン１２を形成し、コーナー部におけ
る樹脂の背面側に流れる領域を他の部分と略同等となる
よう狭めることにより、封止樹脂４が過剰にデバイスホ
ール７から背面側に流出することを防止することができ
る。更に、ベースフィルム６の上面にはフォトソルダー
レジスト１１が配設されている。このフォトソルダーレ
ジスト１１は、従来ではデバイスホール７を囲繞するよ
うに矩形枠状形状（図３参照）に形成されていた。ま
た、このフォトソルダーレジスト１１は通常ベースフィ
ルム６よりも硬質な絶縁性樹脂（例えば、エポキシ系樹
脂）により形成されており、配線パターン８の上部を覆
うことにより、この配線パターン８を保護する機能を奏
している。また、フォトソルダーレジスト１１は、樹脂
止めパターン１２の一部も覆う構成とされている。
【０００９】尚、配線パターン８のインナーリード９及
び半田ボール１４が配設される端子接続部の形成位置に
おいては、フォトソルダーレジスト１１は配設されてお
らず、よってインナーリード９及び端子接続部はフォト
ソルダーレジスト１１から露出した構成となっている。
前記のように、フォトソルダーレジスト１１は、配線パ
ターン８の保護及び絶縁性の確保を図るためベースフィ
ルム６と異なる樹脂を用いており、よってフォトソルダ
ーレジスト１１の熱線膨張率とベースフィルム６の熱線
膨張率は異なっている。
び半田ボール１４が配設される端子接続部の形成位置に
おいては、フォトソルダーレジスト１１は配設されてお
らず、よってインナーリード９及び端子接続部はフォト
ソルダーレジスト１１から露出した構成となっている。
前記のように、フォトソルダーレジスト１１は、配線パ
ターン８の保護及び絶縁性の確保を図るためベースフィ
ルム６と異なる樹脂を用いており、よってフォトソルダ
ーレジスト１１の熱線膨張率とベースフィルム６の熱線
膨張率は異なっている。
【００１０】封止樹脂４は、図２に示されるように、デ
バイスホール７を覆うように形成されており、この封止
樹脂４により半導体素子２及びインナーリード部８等は
保護される構成となっている。
バイスホール７を覆うように形成されており、この封止
樹脂４により半導体素子２及びインナーリード部８等は
保護される構成となっている。
【００１１】
【発明が解決しようとする課題】ところで、半導体装置
１は半導体素子２をＴＡＢテープ３に接合後に封止樹脂
４を配設する時、また半導体装置１を実装基板に実装す
る時等において加熱される。上記した従来構成の半導体
装置１において、この加熱処理により急激な温度変化等
の熱ストレスが印加されると、フォトソルダーレジスト
１１とベースフィルム６の熱線膨張率差に起因してＴＡ
Ｂテープ３内には応力が発生する。
１は半導体素子２をＴＡＢテープ３に接合後に封止樹脂
４を配設する時、また半導体装置１を実装基板に実装す
る時等において加熱される。上記した従来構成の半導体
装置１において、この加熱処理により急激な温度変化等
の熱ストレスが印加されると、フォトソルダーレジスト
１１とベースフィルム６の熱線膨張率差に起因してＴＡ
Ｂテープ３内には応力が発生する。
【００１２】前記のようにベースフィルム６に対しフォ
トソルダーレジスト１１は硬度が高いため、この応力は
主にフォトソルダーレジスト１１側に発生する。また、
応力の発生は断面積の変化が急激な箇所に集中する特性
がある（応力集中）。よって、前記のように矩形枠状形
状を有したフォトソルダーレジスト１１では、特にデバ
イスホール７のコーナー部と対向する位置（図３に矢印
Ｂで示す位置）に応力は集中する。
トソルダーレジスト１１は硬度が高いため、この応力は
主にフォトソルダーレジスト１１側に発生する。また、
応力の発生は断面積の変化が急激な箇所に集中する特性
がある（応力集中）。よって、前記のように矩形枠状形
状を有したフォトソルダーレジスト１１では、特にデバ
イスホール７のコーナー部と対向する位置（図３に矢印
Ｂで示す位置）に応力は集中する。
【００１３】このため従来構成の半導体装置１では、図
１に示すように、加熱処理時においてフォトソルダーレ
ジスト１１のデバイスホール７のコーナー部と対向する
位置にクラック１５や割れが発生してしまうという問題
点があった。また、このクラック１５が大きく発生した
場合には、このクラック１５により配線パターン８が切
断されてしまうおそれもあり、半導体装置１の信頼性が
低下してしまうという問題点があった。
１に示すように、加熱処理時においてフォトソルダーレ
ジスト１１のデバイスホール７のコーナー部と対向する
位置にクラック１５や割れが発生してしまうという問題
点があった。また、このクラック１５が大きく発生した
場合には、このクラック１５により配線パターン８が切
断されてしまうおそれもあり、半導体装置１の信頼性が
低下してしまうという問題点があった。
【００１４】本発明は上記の点に鑑みてなされたもので
あり、クラックや割れの発生のない信頼性の高い半導体
装置を提供することを目的とする。
あり、クラックや割れの発生のない信頼性の高い半導体
装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項１記載の発明は、半導体素子
と、この半導体チップが搭載される位置に矩形状のデバ
イスホールが形成されたベースフィルムに、前記半導体
素子と接続されるインナーリード部と外部接続端子が配
設される端子接続部とが形成されてなる配線パターン
と、前記ベースフィルムと異なる熱膨張率を有すると共
に前記端子接続部を除き前記ベースフィルム上に形成さ
れることにより前記配線パターンを保護するレジスト材
とが形成されてなるテープ状基板と、前記半導体素子及
び前記レジスト材の一部を含み前記デバイスホールを覆
う封止樹脂とを具備する半導体装置において、前記レジ
スト材の前記矩形状のデバイスホールのコーナー部と対
向する位置に、前記レジスト材内に発生する内部残留応
力を緩和する応力緩和部を設けたことを特徴とするもの
である。
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項１記載の発明は、半導体素子
と、この半導体チップが搭載される位置に矩形状のデバ
イスホールが形成されたベースフィルムに、前記半導体
素子と接続されるインナーリード部と外部接続端子が配
設される端子接続部とが形成されてなる配線パターン
と、前記ベースフィルムと異なる熱膨張率を有すると共
に前記端子接続部を除き前記ベースフィルム上に形成さ
れることにより前記配線パターンを保護するレジスト材
とが形成されてなるテープ状基板と、前記半導体素子及
び前記レジスト材の一部を含み前記デバイスホールを覆
う封止樹脂とを具備する半導体装置において、前記レジ
スト材の前記矩形状のデバイスホールのコーナー部と対
向する位置に、前記レジスト材内に発生する内部残留応
力を緩和する応力緩和部を設けたことを特徴とするもの
である。
【００１６】また、請求項２記載の発明は、請求項１記
載の半導体装置において、前記応力緩和部を、前記レジ
スト材の前記デバイスホールのコーナー部と対向する位
置に形成された湾曲形状の面取り部により構成したこと
を特徴とするものである。
載の半導体装置において、前記応力緩和部を、前記レジ
スト材の前記デバイスホールのコーナー部と対向する位
置に形成された湾曲形状の面取り部により構成したこと
を特徴とするものである。
【００１７】また、請求項３記載の発明は、請求項１記
載の半導体装置において、前記応力緩和部を、前記レジ
スト材の前記デバイスホールのコーナー部と対向する位
置に形成された円弧形状凹部により構成したことを特徴
とするものである。
載の半導体装置において、前記応力緩和部を、前記レジ
スト材の前記デバイスホールのコーナー部と対向する位
置に形成された円弧形状凹部により構成したことを特徴
とするものである。
【００１８】また、請求項４記載の発明は、請求項１乃
至３のいずれかに記載の半導体装置において、前記応力
緩和部を、前記レジスト材の前記デバイスホールのコー
ナー部と対向する位置に形成された単数或いは複数のス
リットにより構成したことを特徴とするものである。
至３のいずれかに記載の半導体装置において、前記応力
緩和部を、前記レジスト材の前記デバイスホールのコー
ナー部と対向する位置に形成された単数或いは複数のス
リットにより構成したことを特徴とするものである。
【００１９】また、請求項５記載の発明は、請求項１乃
至４のいずれかに記載の半導体装置において、前記応力
緩和部を、前記レジスト材の前記デバイスホールのコー
ナー部と対向する位置に少なくとも前記レジスト材を貫
通して形成された単数或いは複数の貫通孔により構成し
たことを特徴とするものである。 また、請求項６記載
の発明は、半導体素子と、この半導体チップが搭載され
る位置に矩形状のデバイスホールが形成されたベースフ
ィルムに、前記半導体素子と接続されるインナーリード
部と外部接続端子が配設される端子接続部とが形成され
てなる配線パターンと、前記端子接続部を除き前記ベー
スフィルム上に形成されることにより前記配線パターン
を保護するレジスト材とが形成されてなるテープ状基板
と、前記半導体素子及び前記レジスト材の一部を含み前
記デバイスホールを覆う封止樹脂と、前記テープ状基板
に形成された前記デバイスホールのコーナー部に配設さ
れており、前記封止樹脂が前記デバイスホールから背面
側に過剰に流出するのを防止する樹脂止めパターンとを
具備する半導体装置において、前記樹脂止めパターン
に、熱印加時に該樹脂止めパターンが熱変形するのを抑
制する変形抑制部を設けたことを特徴とするものであ
る。
至４のいずれかに記載の半導体装置において、前記応力
緩和部を、前記レジスト材の前記デバイスホールのコー
ナー部と対向する位置に少なくとも前記レジスト材を貫
通して形成された単数或いは複数の貫通孔により構成し
たことを特徴とするものである。 また、請求項６記載
の発明は、半導体素子と、この半導体チップが搭載され
る位置に矩形状のデバイスホールが形成されたベースフ
ィルムに、前記半導体素子と接続されるインナーリード
部と外部接続端子が配設される端子接続部とが形成され
てなる配線パターンと、前記端子接続部を除き前記ベー
スフィルム上に形成されることにより前記配線パターン
を保護するレジスト材とが形成されてなるテープ状基板
と、前記半導体素子及び前記レジスト材の一部を含み前
記デバイスホールを覆う封止樹脂と、前記テープ状基板
に形成された前記デバイスホールのコーナー部に配設さ
れており、前記封止樹脂が前記デバイスホールから背面
側に過剰に流出するのを防止する樹脂止めパターンとを
具備する半導体装置において、前記樹脂止めパターン
に、熱印加時に該樹脂止めパターンが熱変形するのを抑
制する変形抑制部を設けたことを特徴とするものであ
る。
【００２０】また、請求項７記載の発明は、請求項６記
載の半導体装置において、前記変形抑制部は、前記樹脂
止めパターンの前記デバイスホールのコーナー部と対向
する位置に形成された湾曲形状の面取り部からなる構
成、前記樹脂止めパターンの前記デバイスホールのコー
ナー部と対向する位置に形成された円弧形状凹部からな
る構成、前記樹脂止めパターンの前記デバイスホールの
コーナー部と対向する位置に形成された単数或いは複数
のスリットからなる構成、及び、前記樹脂止めパターン
の前記デバイスホールのコーナー部と対向する位置に少
なくとも前記レジスト材を貫通して形成された単数或い
は複数の貫通孔からなる構成のいずれか１の構成よりな
ることを特徴とするものである。
載の半導体装置において、前記変形抑制部は、前記樹脂
止めパターンの前記デバイスホールのコーナー部と対向
する位置に形成された湾曲形状の面取り部からなる構
成、前記樹脂止めパターンの前記デバイスホールのコー
ナー部と対向する位置に形成された円弧形状凹部からな
る構成、前記樹脂止めパターンの前記デバイスホールの
コーナー部と対向する位置に形成された単数或いは複数
のスリットからなる構成、及び、前記樹脂止めパターン
の前記デバイスホールのコーナー部と対向する位置に少
なくとも前記レジスト材を貫通して形成された単数或い
は複数の貫通孔からなる構成のいずれか１の構成よりな
ることを特徴とするものである。
【００２１】上記下各手段は、次のように作用する。請
求項１記載の発明によれば、レジスト材の矩形状のデバ
イスホールのコーナー部と対向する位置に、レジスト材
内に発生する内部残留応力を緩和する応力緩和部を設け
たことにより、レジスト材にベースフィルムとレジスト
材の熱膨張差に起因して発生する応力が上記のコーナー
部に集中することを防止することができる。
求項１記載の発明によれば、レジスト材の矩形状のデバ
イスホールのコーナー部と対向する位置に、レジスト材
内に発生する内部残留応力を緩和する応力緩和部を設け
たことにより、レジスト材にベースフィルムとレジスト
材の熱膨張差に起因して発生する応力が上記のコーナー
部に集中することを防止することができる。
【００２２】即ち、レジスト材とベースフィルムとの間
に熱膨張差があると、封止樹脂の形成時或いは半導体装
置の実装時等の熱印加時において、この熱膨張差に起因
してテープ状基板内には応力が発生する。一般にベース
フィルムに対しレジスト材は硬度が高いため、この応力
は主にレジスト材側に発生する。また、この応力の発生
は断面積の変化が急激な箇所に集中する特性があり（応
力集中）、よってレジスト材の中でも、特にデバイスホ
ールのコーナー部と対向する位置に応力は集中する。
に熱膨張差があると、封止樹脂の形成時或いは半導体装
置の実装時等の熱印加時において、この熱膨張差に起因
してテープ状基板内には応力が発生する。一般にベース
フィルムに対しレジスト材は硬度が高いため、この応力
は主にレジスト材側に発生する。また、この応力の発生
は断面積の変化が急激な箇所に集中する特性があり（応
力集中）、よってレジスト材の中でも、特にデバイスホ
ールのコーナー部と対向する位置に応力は集中する。
【００２３】よって、このレジスト材内で応力集中が発
生しやすい位置、即ちデバイスホールのコーナー部と対
向する位置に内部残留応力を緩和する応力緩和部を設け
ることにより、応力集中によりレジスト材にクラックが
発生することを防止することができる。これにより、ク
ラックの発生により配線パターンが切断されることもな
くなり、半導体装置の信頼性を向上させることができ
る。
生しやすい位置、即ちデバイスホールのコーナー部と対
向する位置に内部残留応力を緩和する応力緩和部を設け
ることにより、応力集中によりレジスト材にクラックが
発生することを防止することができる。これにより、ク
ラックの発生により配線パターンが切断されることもな
くなり、半導体装置の信頼性を向上させることができ
る。
【００２４】また、請求頁２乃至請求項４記載の発明の
ように、前記応力緩和部は、湾曲形状の面取り部，円弧
形状凹部，スリットにより構成することができる。この
面取り部，円弧形状凹部，及びスリットはレジスト材の
配設時に同時にパターニングできるため、容易に形成す
ることができる。また、応力緩和部として面取り部，円
弧形状凹部，及びスリットを形成することにより、レジ
スト材の矩形状のデバイスホールのコーナー部と対向す
る位置における断面積の変化を、従来構成（平面視した
状態で直角となる形状）に比べて緩やかにすることがで
き、応力集中の発生を有効に防止することができる。
ように、前記応力緩和部は、湾曲形状の面取り部，円弧
形状凹部，スリットにより構成することができる。この
面取り部，円弧形状凹部，及びスリットはレジスト材の
配設時に同時にパターニングできるため、容易に形成す
ることができる。また、応力緩和部として面取り部，円
弧形状凹部，及びスリットを形成することにより、レジ
スト材の矩形状のデバイスホールのコーナー部と対向す
る位置における断面積の変化を、従来構成（平面視した
状態で直角となる形状）に比べて緩やかにすることがで
き、応力集中の発生を有効に防止することができる。
【００２５】また、請求項５記載の発明によれば、応力
緩和部を、レジスト材のデバイスホールのコーナー部と
対向する位置に形成され、少なくともレジスト材を貫通
して形成された単数或いは複数の貫通孔により構成した
ことにより、仮に応力集中により前記レジスト材のコー
ナー部にクラックが発生したとしても、このクラックは
貫通孔と連通することにより、それ以上の進行が防止さ
れる。よって、クラックの発生により配線パターンが切
断されることを防止することができる。
緩和部を、レジスト材のデバイスホールのコーナー部と
対向する位置に形成され、少なくともレジスト材を貫通
して形成された単数或いは複数の貫通孔により構成した
ことにより、仮に応力集中により前記レジスト材のコー
ナー部にクラックが発生したとしても、このクラックは
貫通孔と連通することにより、それ以上の進行が防止さ
れる。よって、クラックの発生により配線パターンが切
断されることを防止することができる。
【００２６】また、請求項６記載の発明によれば、熱印
加時に樹脂止めパターンが熱変形するのを抑制する変形
抑制部を樹脂止めパターンに設けたことにより、この樹
脂止めパターンの変形に起因してレジスト材にクラック
が発生することを防止することができる。即ち、熱印加
時に樹脂止めパターンの熱変量が大きいと、レジスト材
との熱変形量の相違からテープ状基板内には応力が発生
する。一般に樹脂止めパターンは、配線パターンと同一
材質で一体的に形成されるるため、金属材により形成さ
れている。また、金属よりなる樹脂止めパターンに対し
レジスト材は強度が弱いため、樹脂止めパターンの変形
により発生する応力は、主にレジスト材側に発生する。
また、前記のように応力の発生は断面積の変化が急激な
箇所に集中する特性があり（応力集中）、よってレジス
ト材の中でも、特にデバイスホールのコーナー部と対向
する位置に応力は集中する。
加時に樹脂止めパターンが熱変形するのを抑制する変形
抑制部を樹脂止めパターンに設けたことにより、この樹
脂止めパターンの変形に起因してレジスト材にクラック
が発生することを防止することができる。即ち、熱印加
時に樹脂止めパターンの熱変量が大きいと、レジスト材
との熱変形量の相違からテープ状基板内には応力が発生
する。一般に樹脂止めパターンは、配線パターンと同一
材質で一体的に形成されるるため、金属材により形成さ
れている。また、金属よりなる樹脂止めパターンに対し
レジスト材は強度が弱いため、樹脂止めパターンの変形
により発生する応力は、主にレジスト材側に発生する。
また、前記のように応力の発生は断面積の変化が急激な
箇所に集中する特性があり（応力集中）、よってレジス
ト材の中でも、特にデバイスホールのコーナー部と対向
する位置に応力は集中する。
【００２７】よって、樹脂止めパターンに変形抑制部を
設けることにより、樹脂止めパターンとレジスト材との
間に発生する応力を小さくすることができ、よって応力
集中が発生しやすいデバイスホールのコーナー部と対向
する位置においてもクラックが発生することを防止する
ことができる。これにより、クラックの発生により配線
パターンが切断されることもなくなり、半導体装置の信
頼性を向上させることができる。
設けることにより、樹脂止めパターンとレジスト材との
間に発生する応力を小さくすることができ、よって応力
集中が発生しやすいデバイスホールのコーナー部と対向
する位置においてもクラックが発生することを防止する
ことができる。これにより、クラックの発生により配線
パターンが切断されることもなくなり、半導体装置の信
頼性を向上させることができる。
【００２８】また、請求頁７記載の発明のように、前記
変形抑制部は、湾曲形状の面取り部，円弧形状凹部，ス
リットにより構成することができる。この面取り部，円
弧形状凹部，及びスリットはレジスト材の配設時に同時
にパターニングできるため、容易に形成することができ
る。また、変形抑制部を、樹脂止めパターンのデバイス
ホールのコーナー部と対向する位置にテープ状基板を貫
通して形成された単数或いは複数の貫通孔により構成す
ることにより、仮に樹脂止めパターンの熱変形によりレ
ジスト材のコーナー部にクラックが発生したとしても、
このクラックは貫通孔と連通することにより、それ以上
の進行が防止される。よって、クラックの発生により配
線パターンが切断されることを防止することができる。
変形抑制部は、湾曲形状の面取り部，円弧形状凹部，ス
リットにより構成することができる。この面取り部，円
弧形状凹部，及びスリットはレジスト材の配設時に同時
にパターニングできるため、容易に形成することができ
る。また、変形抑制部を、樹脂止めパターンのデバイス
ホールのコーナー部と対向する位置にテープ状基板を貫
通して形成された単数或いは複数の貫通孔により構成す
ることにより、仮に樹脂止めパターンの熱変形によりレ
ジスト材のコーナー部にクラックが発生したとしても、
このクラックは貫通孔と連通することにより、それ以上
の進行が防止される。よって、クラックの発生により配
線パターンが切断されることを防止することができる。
【００２９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図４及び図５は、本発明の第１
実施例である半導体装置２０Ａを示している。図４は半
導体装置２０ＡのＴＡＢテープ２３が切断される前の状
態を示す平面図であり、図５は半導体装置２０Ａのデバ
イスホール２７の近傍を拡大して示す平面図である。
て図面と共に説明する。図４及び図５は、本発明の第１
実施例である半導体装置２０Ａを示している。図４は半
導体装置２０ＡのＴＡＢテープ２３が切断される前の状
態を示す平面図であり、図５は半導体装置２０Ａのデバ
イスホール２７の近傍を拡大して示す平面図である。
【００３０】尚、本実施例に係る半導体装置２０Ａ、及
び後に図６乃至図１６を用いて説明する各半導体装置２
０Ｂ〜２０Ｌは、先に図２を用いて説明した従来の半導
体装置１と同様に封止樹脂４が配設されるが、説明の便
宜上、以下の説明で用いる各図において封止樹脂の図示
は省略している。半導体装置２０Ａは、大略すると半導
体素子２２，ＴＡＢテープ２３（テープ状基板），封止
樹脂（図示せず）等により構成されている。半導体素子
２２はその上面に回路が形成されており、また回路形成
領域を囲繞するように複数の電極２５が形成されてい
る。
び後に図６乃至図１６を用いて説明する各半導体装置２
０Ｂ〜２０Ｌは、先に図２を用いて説明した従来の半導
体装置１と同様に封止樹脂４が配設されるが、説明の便
宜上、以下の説明で用いる各図において封止樹脂の図示
は省略している。半導体装置２０Ａは、大略すると半導
体素子２２，ＴＡＢテープ２３（テープ状基板），封止
樹脂（図示せず）等により構成されている。半導体素子
２２はその上面に回路が形成されており、また回路形成
領域を囲繞するように複数の電極２５が形成されてい
る。
【００３１】ＴＡＢテープ２３は、ベースフィルム２
６，配線パターン２８，フォトソルダーレジスト３１
（レジスト材），及び樹脂止めパターン３２等により構
成されている。ベースフィルム２６は、例えばポリイミ
ド等の樹脂よりなる樹脂基板であり、半導体素子２２が
搭載される中央位置に矩形状の開口部２７（以下、デバ
イスホールという）が形成されている。このベースフィ
ルム２６の熱線膨張率は、例えば１５ｐｐｍである。
６，配線パターン２８，フォトソルダーレジスト３１
（レジスト材），及び樹脂止めパターン３２等により構
成されている。ベースフィルム２６は、例えばポリイミ
ド等の樹脂よりなる樹脂基板であり、半導体素子２２が
搭載される中央位置に矩形状の開口部２７（以下、デバ
イスホールという）が形成されている。このベースフィ
ルム２６の熱線膨張率は、例えば１５ｐｐｍである。
【００３２】また、ベースフィルム２６の上面には所定
パターンに形成された配線パターン２８が形成されてい
る。この配線パターン２８は銅（Ｃｕ）により形成され
ており、その中央側の端部はデバイスホール２７内に延
出しインナーリード２９を形成している。また、配線パ
ターン２８の他端部には端子接続部が形成されており、
この端子接続部には外部接続端子となる半田ボール３４
が配設されている。
パターンに形成された配線パターン２８が形成されてい
る。この配線パターン２８は銅（Ｃｕ）により形成され
ており、その中央側の端部はデバイスホール２７内に延
出しインナーリード２９を形成している。また、配線パ
ターン２８の他端部には端子接続部が形成されており、
この端子接続部には外部接続端子となる半田ボール３４
が配設されている。
【００３３】前記した半導体素子２２は、デバイスホー
ル２７内に延出しインナーリード２９にバンプ３０によ
り接合されている。これにより、半導体素子２２はバン
プ３０を介してインナーリード２９に電気的に接続さ
れ、またデバイスホール２７内に固定された構成とな
る。また、樹脂止めパターン３２はベースフィルム２６
上に形成されており、その形成位置はデバイスホール２
７の各コーナー部（四隅位置）に選定されている。この
樹脂止めパターン３２は、配線パターン２８を形成する
際に同時に形成されるものであり、よって配線パターン
２８と同一材質である銅（Ｃｕ）により形成されてい
る。前記したように、この樹脂止めパターン３２をデバ
イスホール２７の各コーナー部に配設することにより、
封止樹脂（図示せず）が過剰にデバイスホール２７から
背面側に流出することを防止することができる。
ル２７内に延出しインナーリード２９にバンプ３０によ
り接合されている。これにより、半導体素子２２はバン
プ３０を介してインナーリード２９に電気的に接続さ
れ、またデバイスホール２７内に固定された構成とな
る。また、樹脂止めパターン３２はベースフィルム２６
上に形成されており、その形成位置はデバイスホール２
７の各コーナー部（四隅位置）に選定されている。この
樹脂止めパターン３２は、配線パターン２８を形成する
際に同時に形成されるものであり、よって配線パターン
２８と同一材質である銅（Ｃｕ）により形成されてい
る。前記したように、この樹脂止めパターン３２をデバ
イスホール２７の各コーナー部に配設することにより、
封止樹脂（図示せず）が過剰にデバイスホール２７から
背面側に流出することを防止することができる。
【００３４】更に、ベースフィルム２６の上面にはフォ
トソルダーレジスト３１が配設されている。このフォト
ソルダーレジスト３１は、デバイスホール２７を囲繞す
るように形成されている。また、フォトソルダーレジス
ト３１は通常ベースフィルム２６よりも硬質な絶縁性樹
脂（例えば、エポキシ系樹脂）により形成されており、
配線パターン２８の上部を覆うことにより、この配線パ
ターン２８を保護する機能を奏している。また、フォト
ソルダーレジスト３１は、樹脂止めパターン３２の一部
も覆う構成とされている。
トソルダーレジスト３１が配設されている。このフォト
ソルダーレジスト３１は、デバイスホール２７を囲繞す
るように形成されている。また、フォトソルダーレジス
ト３１は通常ベースフィルム２６よりも硬質な絶縁性樹
脂（例えば、エポキシ系樹脂）により形成されており、
配線パターン２８の上部を覆うことにより、この配線パ
ターン２８を保護する機能を奏している。また、フォト
ソルダーレジスト３１は、樹脂止めパターン３２の一部
も覆う構成とされている。
【００３５】このフォトソルダーレジスト３１は、配線
パターン２８の保護及び絶縁性の確保を図るためベース
フィルム２６と異なる樹脂を用いており、よってフォト
ソルダーレジスト３１の熱線膨張率とベースフィルム２
６の熱線膨張率は異なっている。具体的には、ベースフ
ィルム２６の熱線膨張率が１５ｐｐｍであるのに対し、
フォトソルダーレジスト３１の熱線膨張率は例えば１４
０ｐｐｍであり、その値は大きく異なっている。
パターン２８の保護及び絶縁性の確保を図るためベース
フィルム２６と異なる樹脂を用いており、よってフォト
ソルダーレジスト３１の熱線膨張率とベースフィルム２
６の熱線膨張率は異なっている。具体的には、ベースフ
ィルム２６の熱線膨張率が１５ｐｐｍであるのに対し、
フォトソルダーレジスト３１の熱線膨張率は例えば１４
０ｐｐｍであり、その値は大きく異なっている。
【００３６】尚、配線パターン２８のインナーリード２
９及び半田ボール３４が配設される端子接続部の形成位
置においては、フォトソルダーレジスト３１は配設され
ておらず、よってインナーリード２９及び端子接続部は
フォトソルダーレジスト３１から露出した構成となって
いる。また、図示しない封止樹脂は、デバイスホール２
７を覆うように形成されており、この封止樹脂により半
導体素子２２及びインナーリード部８等は保護される構
成となっている。
９及び半田ボール３４が配設される端子接続部の形成位
置においては、フォトソルダーレジスト３１は配設され
ておらず、よってインナーリード２９及び端子接続部は
フォトソルダーレジスト３１から露出した構成となって
いる。また、図示しない封止樹脂は、デバイスホール２
７を覆うように形成されており、この封止樹脂により半
導体素子２２及びインナーリード部８等は保護される構
成となっている。
【００３７】ここで、フォトソルダーレジスト３１の形
成状に注目する。本実施例では、フォトソルダーレジス
ト３１のデバイスホール１７のコーナー部と対向する位
置に湾曲形状を有した面取り部３５を形成したことを特
徴としている。尚、ここで言う“対向”とは、ベースフ
ィルム２６上において、平面方向に対し対峙した状態を
いう。
成状に注目する。本実施例では、フォトソルダーレジス
ト３１のデバイスホール１７のコーナー部と対向する位
置に湾曲形状を有した面取り部３５を形成したことを特
徴としている。尚、ここで言う“対向”とは、ベースフ
ィルム２６上において、平面方向に対し対峙した状態を
いう。
【００３８】この面取り部３５は、半径Ｒの円弧形状と
されている。また、フォトソルダーレジスト３１は、例
えばスクリーン印刷法等の印刷技術を用いて形成される
ため、印刷時に面取り部３５に形状に対応したマスクを
用いることにより、容易に面取り部３５を形成すること
ができる。ところで、前記のようにフォトソルダーレジ
スト３１とベースフィルム２６との間に熱膨張差がある
と、熱印加時においてＴＡＢテープ２３の内部に応力が
発生する。また、ポリイミドよりなるベースフィルム２
６に対してエポキシ系樹脂よりなるフォトソルダーレジ
スト３１の方が硬度が高いため、この応力は主にフォト
ソルダーレジスト３１側に発生し、また断面積の変化が
急激なデバイスホール２７のコーナー部と対向する位置
に集中する特性（応力集中）があることも前述した通り
である。
されている。また、フォトソルダーレジスト３１は、例
えばスクリーン印刷法等の印刷技術を用いて形成される
ため、印刷時に面取り部３５に形状に対応したマスクを
用いることにより、容易に面取り部３５を形成すること
ができる。ところで、前記のようにフォトソルダーレジ
スト３１とベースフィルム２６との間に熱膨張差がある
と、熱印加時においてＴＡＢテープ２３の内部に応力が
発生する。また、ポリイミドよりなるベースフィルム２
６に対してエポキシ系樹脂よりなるフォトソルダーレジ
スト３１の方が硬度が高いため、この応力は主にフォト
ソルダーレジスト３１側に発生し、また断面積の変化が
急激なデバイスホール２７のコーナー部と対向する位置
に集中する特性（応力集中）があることも前述した通り
である。
【００３９】本実施例では、この応力が集中しやすいフ
ォトソルダーレジスト３１のデバイスホール２７のコー
ナー部と対向する位置に面取り部３５を形成している。
このように面取り部３５を形成することにより、図１に
示される従来のような直角な形状に比べ、フォトソルダ
ーレジスト３１のデバイスホール２７のコーナー部と対
向する位置における断面積の変化を緩やかにすることが
でき、よって応力集中の発生を有効に防止することが可
能となる。即ち、面取り部３５は、フォトソルダーレジ
スト３１内に発生する内部残留応力を緩和する応力緩和
部として機能する。
ォトソルダーレジスト３１のデバイスホール２７のコー
ナー部と対向する位置に面取り部３５を形成している。
このように面取り部３５を形成することにより、図１に
示される従来のような直角な形状に比べ、フォトソルダ
ーレジスト３１のデバイスホール２７のコーナー部と対
向する位置における断面積の変化を緩やかにすることが
でき、よって応力集中の発生を有効に防止することが可
能となる。即ち、面取り部３５は、フォトソルダーレジ
スト３１内に発生する内部残留応力を緩和する応力緩和
部として機能する。
【００４０】このように、フォトソルダーレジスト３１
内に発生する内部残留応力を緩和する応力緩和部として
機能する面取り部３５を、応力集中が発生し易い箇所に
配設することにより、ベースフィルム２６とフォトソル
ダーレジスト３１との熱膨張差に起因して発生する応力
が上記のコーナー部に集中することを防止でき、よって
応力集中によりフォトソルダーレジスト３１にクラック
が発生することを防止することができる。これにより、
クラックの発生により配線パターン２８が切断されるこ
ともなくなり、半導体装置２０Ａの信頼性を向上させる
ことができる。
内に発生する内部残留応力を緩和する応力緩和部として
機能する面取り部３５を、応力集中が発生し易い箇所に
配設することにより、ベースフィルム２６とフォトソル
ダーレジスト３１との熱膨張差に起因して発生する応力
が上記のコーナー部に集中することを防止でき、よって
応力集中によりフォトソルダーレジスト３１にクラック
が発生することを防止することができる。これにより、
クラックの発生により配線パターン２８が切断されるこ
ともなくなり、半導体装置２０Ａの信頼性を向上させる
ことができる。
【００４１】また、面取り部３５の半径Ｒを大きくする
ことにより断面積の変化はより緩やかになり、応力集中
を緩和する効果は増大する。一方、フォトソルダーレジ
スト３１とベースフィルム２６の熱線膨張率の差が大き
い程、大きな応力集中が発生する。よって、フォトソル
ダーレジスト３１とベースフィルム２６の熱線膨張率差
に基づき面取り部３５の半径Ｒを調整することにより、
効果的に応力集中を緩和することができる。
ことにより断面積の変化はより緩やかになり、応力集中
を緩和する効果は増大する。一方、フォトソルダーレジ
スト３１とベースフィルム２６の熱線膨張率の差が大き
い程、大きな応力集中が発生する。よって、フォトソル
ダーレジスト３１とベースフィルム２６の熱線膨張率差
に基づき面取り部３５の半径Ｒを調整することにより、
効果的に応力集中を緩和することができる。
【００４２】図６は、本発明の第２実施例である半導体
装置２０Ｂを示している。尚、図６において図４及び図
５を用いて説明した第１実施例に係る半導体装置２０Ａ
の構成と対応する構成については同一符号を付し、その
説明を省略する。また、図７乃至図１６に示す各実施例
に係る半導体装置２０Ｃ〜２０Ｌについても同様とす
る。
装置２０Ｂを示している。尚、図６において図４及び図
５を用いて説明した第１実施例に係る半導体装置２０Ａ
の構成と対応する構成については同一符号を付し、その
説明を省略する。また、図７乃至図１６に示す各実施例
に係る半導体装置２０Ｃ〜２０Ｌについても同様とす
る。
【００４３】本実施例に係る半導体装置２０Ｂは、フォ
トソルダーレジスト３１のデバイスホール２７のコーナ
ー部と対向する位置（以下、この位置をコーナー部対向
位置という）に、応力緩和部として円弧形状凹部３６を
形成したことを特徴とするものである。また、図７は本
発明の第３実施例である半導体装置２０Ｃを示してお
り、フォトソルダーレジスト３１のコーナー部対向位置
に１本のスリット３７を形成したことを特徴とするもの
である。
トソルダーレジスト３１のデバイスホール２７のコーナ
ー部と対向する位置（以下、この位置をコーナー部対向
位置という）に、応力緩和部として円弧形状凹部３６を
形成したことを特徴とするものである。また、図７は本
発明の第３実施例である半導体装置２０Ｃを示してお
り、フォトソルダーレジスト３１のコーナー部対向位置
に１本のスリット３７を形成したことを特徴とするもの
である。
【００４４】また、図８は本発明の第４実施例である半
導体装置２０Ｄを示しており、フォトソルダーレジスト
３１のコーナー部対向位置に複数（本実施例では２本）
のスリット３７Ａ，３７Ｂを形成したことを特徴とする
ものである。上記のように、フォトソルダーレジスト３
１のコーナー部対向位置に応力緩和部として円弧形状凹
部３６及びスリット３７，３７Ａ，３７Ｂを形成するこ
とにより、フォトソルダーレジスト３１のコーナー部対
向位置における断面積の変化を緩やかにすることがで
き、応力集中の発生を有効に防止することができる。
導体装置２０Ｄを示しており、フォトソルダーレジスト
３１のコーナー部対向位置に複数（本実施例では２本）
のスリット３７Ａ，３７Ｂを形成したことを特徴とする
ものである。上記のように、フォトソルダーレジスト３
１のコーナー部対向位置に応力緩和部として円弧形状凹
部３６及びスリット３７，３７Ａ，３７Ｂを形成するこ
とにより、フォトソルダーレジスト３１のコーナー部対
向位置における断面積の変化を緩やかにすることがで
き、応力集中の発生を有効に防止することができる。
【００４５】よって、前記した第１実施例に係る半導体
装置２０Ａと同様に、応力集中によりフォトソルダーレ
ジスト３１にクラックが発生することを防止でき、クラ
ックの発生により配線パターン２８が切断されることも
なくなり、半導体装置２０Ｂ〜２０Ｄの信頼性を向上さ
せることができる。また、この円弧形状凹部３６及びス
リット３７，３７Ａ，３７Ｂは、フォトソルダーレジス
ト３１の印刷時に同時にパターニングできるため、容易
に形成することができる。
装置２０Ａと同様に、応力集中によりフォトソルダーレ
ジスト３１にクラックが発生することを防止でき、クラ
ックの発生により配線パターン２８が切断されることも
なくなり、半導体装置２０Ｂ〜２０Ｄの信頼性を向上さ
せることができる。また、この円弧形状凹部３６及びス
リット３７，３７Ａ，３７Ｂは、フォトソルダーレジス
ト３１の印刷時に同時にパターニングできるため、容易
に形成することができる。
【００４６】図９は、本発明の第５実施例である半導体
装置２０Ｅを示している。本実施例に係る半導体装置２
０Ｅは、応力緩和部としてフォトソルダーレジスト３１
のコーナー部対向位置に円形ホール３８を形成したこと
を特徴とするものである。本実施例では、この円形ホー
ル３８はフォトソルダーレジスト３１のみを貫通する貫
通孔であり、その下部に位置するベースフィルム６及び
配線パターン８は貫通しない構成としている。
装置２０Ｅを示している。本実施例に係る半導体装置２
０Ｅは、応力緩和部としてフォトソルダーレジスト３１
のコーナー部対向位置に円形ホール３８を形成したこと
を特徴とするものである。本実施例では、この円形ホー
ル３８はフォトソルダーレジスト３１のみを貫通する貫
通孔であり、その下部に位置するベースフィルム６及び
配線パターン８は貫通しない構成としている。
【００４７】本実施例の構成によれば、仮に前記した応
力集中によりフォトソルダーレジスト３１のコーナー部
対向位置にクラック３９が発生したとしても、図９に示
されるように、このクラック３９は円形ホール３８と連
通することによりそれ以上の進行が防止される。よっ
て、クラック３９が長く発生することにより、配線パタ
ーン２８が切断されてしまうことを防止することができ
る。
力集中によりフォトソルダーレジスト３１のコーナー部
対向位置にクラック３９が発生したとしても、図９に示
されるように、このクラック３９は円形ホール３８と連
通することによりそれ以上の進行が防止される。よっ
て、クラック３９が長く発生することにより、配線パタ
ーン２８が切断されてしまうことを防止することができ
る。
【００４８】また、図１０は、本発明の第６実施例であ
る半導体装置２０Ｆを示している。前記した第５実施例
に係る半導体装置２０Ｅでは円形ホール３８を１個のみ
形成した構成としたが、本実施例に係る半導体装置２０
Ｅは、複数（本実施例では２個）の円形ホール３８Ａ，
３８Ｂをフォトソルダーレジスト３１のコーナー部対向
位置に形成したことを特徴とするものである。
る半導体装置２０Ｆを示している。前記した第５実施例
に係る半導体装置２０Ｅでは円形ホール３８を１個のみ
形成した構成としたが、本実施例に係る半導体装置２０
Ｅは、複数（本実施例では２個）の円形ホール３８Ａ，
３８Ｂをフォトソルダーレジスト３１のコーナー部対向
位置に形成したことを特徴とするものである。
【００４９】本実施例の構成によれば、非常に大きな応
力集中がフォトソルダーレジスト３１のコーナー部対向
位置に発生し、円形ホール３８Ａを超えてクラック３９
が進行した場合であっても、クラック３９の進行方向に
対し円形ホール３８Ａの後方に位置する円形ホール３８
Ｂとクラック３９とが連通することにより、クラック３
９のそれ以上の進行は阻止される。よって、クラック３
９が長く発生することにより、配線パターン２８が切断
されてしまうことをより確実に防止することができる。
力集中がフォトソルダーレジスト３１のコーナー部対向
位置に発生し、円形ホール３８Ａを超えてクラック３９
が進行した場合であっても、クラック３９の進行方向に
対し円形ホール３８Ａの後方に位置する円形ホール３８
Ｂとクラック３９とが連通することにより、クラック３
９のそれ以上の進行は阻止される。よって、クラック３
９が長く発生することにより、配線パターン２８が切断
されてしまうことをより確実に防止することができる。
【００５０】図１１は本発明の本発明の第７実施例であ
る半導体装置２０Ｇを示しており、また図１２は本発明
の本発明の第８実施例である半導体装置２０Ｈを示して
いる。尚、図１１（Ｂ）は図１１（Ａ）のＡ２−Ａ２線
に沿う断面を示しており、また図１２（Ｂ）は図１２
（Ａ）のＡ３−Ａ３線に沿う断面を示している。前記し
た図９及び図１０に示した半導体装置２０Ｅ，２０Ｆで
は、円形ホール３８，３８Ａ，３８Ｂがフォトソルダー
レジスト３１のみを貫通する貫通孔により構成されてい
た。これに対し、第７及び第８実施例に係る半導体装置
２０Ｇ，２０Ｈでは、フォトソルダーレジスト３１に加
え、ベースフィルム２６及び配線パターン２８も貫通す
る貫通孔４３，４３Ａ，４３Ｂを形成し、クラック３９
がこの貫通孔４３，４３Ａ，４３Ｂに連通することによ
りそれ以上の進行を防止しするよう構成したものであ
る。
る半導体装置２０Ｇを示しており、また図１２は本発明
の本発明の第８実施例である半導体装置２０Ｈを示して
いる。尚、図１１（Ｂ）は図１１（Ａ）のＡ２−Ａ２線
に沿う断面を示しており、また図１２（Ｂ）は図１２
（Ａ）のＡ３−Ａ３線に沿う断面を示している。前記し
た図９及び図１０に示した半導体装置２０Ｅ，２０Ｆで
は、円形ホール３８，３８Ａ，３８Ｂがフォトソルダー
レジスト３１のみを貫通する貫通孔により構成されてい
た。これに対し、第７及び第８実施例に係る半導体装置
２０Ｇ，２０Ｈでは、フォトソルダーレジスト３１に加
え、ベースフィルム２６及び配線パターン２８も貫通す
る貫通孔４３，４３Ａ，４３Ｂを形成し、クラック３９
がこの貫通孔４３，４３Ａ，４３Ｂに連通することによ
りそれ以上の進行を防止しするよう構成したものであ
る。
【００５１】このように、貫通孔４３，４３Ａ，４３Ｂ
をＴＡＢテープ２３を上下に貫通する貫通孔４３，４３
Ａ，４３Ｂで構成することにより、クラック３９が貫通
孔４３，４３Ａ，４３Ｂに達した際、それ以上の進行を
確実に防止することができる。よって、図９及び図１０
に示した第５及び第６実施例に係る半導体装置２０Ｅ，
２０Ｆに比べ、クラック３９の発生により配線パターン
２８が切断されてしまうことをより確実に防止すること
ができる。
をＴＡＢテープ２３を上下に貫通する貫通孔４３，４３
Ａ，４３Ｂで構成することにより、クラック３９が貫通
孔４３，４３Ａ，４３Ｂに達した際、それ以上の進行を
確実に防止することができる。よって、図９及び図１０
に示した第５及び第６実施例に係る半導体装置２０Ｅ，
２０Ｆに比べ、クラック３９の発生により配線パターン
２８が切断されてしまうことをより確実に防止すること
ができる。
【００５２】また、図１３は、本発明の第９実施例であ
る半導体装置２０Ｉを示している。前記した第１乃至第
６実施例に係る半導体装置２０Ａ〜２０Ｆは、フォトソ
ルダーレジスト３１に応力緩和部として機能する面取り
部３５、円弧形状凹部３６、スリット３７，３７Ａ，３
７Ｂ、及び円形ホール３８，３８Ａ，３８Ｂを形成した
構成とした。
る半導体装置２０Ｉを示している。前記した第１乃至第
６実施例に係る半導体装置２０Ａ〜２０Ｆは、フォトソ
ルダーレジスト３１に応力緩和部として機能する面取り
部３５、円弧形状凹部３６、スリット３７，３７Ａ，３
７Ｂ、及び円形ホール３８，３８Ａ，３８Ｂを形成した
構成とした。
【００５３】これに対し、本実施例に係る半導体装置２
０Ｇでは、樹脂止めパターン４０Ａのコーナー部対向位
置に面取り部４１を形成し、この面取り部４１を熱印加
時に樹脂止めパターン４０Ａが熱変形するのを抑制する
変形抑制部として用いたことを特徴とするものである。
この面取り部４１を樹脂止めパターン４０Ａに設けるこ
とにより、この樹脂止めパターン４０Ａの変形に起因し
てフォトソルダーレジスト３１にクラックが発生するこ
とを防止することができる。
０Ｇでは、樹脂止めパターン４０Ａのコーナー部対向位
置に面取り部４１を形成し、この面取り部４１を熱印加
時に樹脂止めパターン４０Ａが熱変形するのを抑制する
変形抑制部として用いたことを特徴とするものである。
この面取り部４１を樹脂止めパターン４０Ａに設けるこ
とにより、この樹脂止めパターン４０Ａの変形に起因し
てフォトソルダーレジスト３１にクラックが発生するこ
とを防止することができる。
【００５４】即ち、熱印加時に樹脂止めパターン４０Ａ
の熱変量が大きいと、フォトソルダーレジスト３１との
熱変形量の相違からＴＡＢテープ２３内に応力が発生す
る。前記のように樹脂止めパターン４０Ａは、配線パタ
ーン２８と同一材質である銅（Ｃｕ）により形成されて
いる。また、このように金属よりなる樹脂止めパターン
４０Ａに対し樹脂よりなるフォトソルダーレジスト３１
は強度が弱いため、樹脂止めパターン４０Ａの変形によ
り発生する応力は、主にフォトソルダーレジスト３１に
発生する。また、前記のように応力の発生は断面積の変
化が急激な箇所に集中する特性があり（応力集中）、よ
ってフォトソルダーレジスト３１の中でもコーナー部対
向位置に応力集中が発生する。
の熱変量が大きいと、フォトソルダーレジスト３１との
熱変形量の相違からＴＡＢテープ２３内に応力が発生す
る。前記のように樹脂止めパターン４０Ａは、配線パタ
ーン２８と同一材質である銅（Ｃｕ）により形成されて
いる。また、このように金属よりなる樹脂止めパターン
４０Ａに対し樹脂よりなるフォトソルダーレジスト３１
は強度が弱いため、樹脂止めパターン４０Ａの変形によ
り発生する応力は、主にフォトソルダーレジスト３１に
発生する。また、前記のように応力の発生は断面積の変
化が急激な箇所に集中する特性があり（応力集中）、よ
ってフォトソルダーレジスト３１の中でもコーナー部対
向位置に応力集中が発生する。
【００５５】従って、本実施例のように樹脂止めパター
ン４０Ａのフォトソルダーレジスト３１に応力集中が発
生しやすい位置の近傍に面取り部４１を形成することに
より、樹脂止めパターン４０Ａとフォトソルダーレジス
ト３１との間に発生する応力を小さくすることができ
る。これにより、応力集中が発生しやすいコーナー部対
向位置においてクラックが発生することを防止すること
ができ、よって配線パターン２８が切断されることもな
くなり、半導体装置２０Ｉの信頼性を向上させることが
できる。
ン４０Ａのフォトソルダーレジスト３１に応力集中が発
生しやすい位置の近傍に面取り部４１を形成することに
より、樹脂止めパターン４０Ａとフォトソルダーレジス
ト３１との間に発生する応力を小さくすることができ
る。これにより、応力集中が発生しやすいコーナー部対
向位置においてクラックが発生することを防止すること
ができ、よって配線パターン２８が切断されることもな
くなり、半導体装置２０Ｉの信頼性を向上させることが
できる。
【００５６】図１４は本発明の第１０実施例である半導
体装置２０Ｊを示しており、樹脂止めパターン４０Ｂの
コーナー部対向位置に１本のスリット４２を形成したこ
とを特徴とするものである。また、図１５は本発明の第
１１実施例である半導体装置２０Ｋを示しており、樹脂
止めパターン４０Ｃのコーナー部対向位置に複数（本実
施例では２本）のスリット４２Ａ，４２Ｂを形成したこ
とを特徴とするものである。
体装置２０Ｊを示しており、樹脂止めパターン４０Ｂの
コーナー部対向位置に１本のスリット４２を形成したこ
とを特徴とするものである。また、図１５は本発明の第
１１実施例である半導体装置２０Ｋを示しており、樹脂
止めパターン４０Ｃのコーナー部対向位置に複数（本実
施例では２本）のスリット４２Ａ，４２Ｂを形成したこ
とを特徴とするものである。
【００５７】上記のように、樹脂止めパターン４０Ｂ，
４０Ｃのコーナー部対向位置に変形抑制部としてスリッ
ト４２，４２Ａ，４２Ｂを形成することにより、樹脂止
めパターン４０Ｂ，４０Ｃのコーナー部対向位置におけ
る変形量を低減することができ、応力集中の発生を有効
に防止することができる。よって、前記した第９実施例
に係る半導体装置２０Ｉと同様に、応力集中によりフォ
トソルダーレジスト３１にクラックが発生及び配線パタ
ーン２８の断線を防止でき、半導体装置２０Ｉ〜２０Ｋ
の信頼性を向上させることができる。また、面取り部４
１及びスリット４２，４２Ａ，４２Ｂは、配線パターン
２８のパターニング処理（例えば、エッチング処理）時
に同時に一括して行なえるため、容易に形成することが
できる。
４０Ｃのコーナー部対向位置に変形抑制部としてスリッ
ト４２，４２Ａ，４２Ｂを形成することにより、樹脂止
めパターン４０Ｂ，４０Ｃのコーナー部対向位置におけ
る変形量を低減することができ、応力集中の発生を有効
に防止することができる。よって、前記した第９実施例
に係る半導体装置２０Ｉと同様に、応力集中によりフォ
トソルダーレジスト３１にクラックが発生及び配線パタ
ーン２８の断線を防止でき、半導体装置２０Ｉ〜２０Ｋ
の信頼性を向上させることができる。また、面取り部４
１及びスリット４２，４２Ａ，４２Ｂは、配線パターン
２８のパターニング処理（例えば、エッチング処理）時
に同時に一括して行なえるため、容易に形成することが
できる。
【００５８】図１６は、本発明の１２実施例である半導
体装置２０Ｌを示している。同図に示す半導体装置２０
Ｌは、フォトソルダーレジスト３１のコーナー部対向位
置に第３実施例で設けたと同様のスリット３７Ｃ（図７
参照）を形成すると共に、第７実施例で設けたと同様の
ＴＡＢテープ２３を貫通する貫通孔４３Ｃ（図１１参
照）を形成し、更に樹脂止めパターン４０Ｂのコーナー
部対向位置に第１０実施例で設けたと同様のスリット４
２（図１４参照）を形成したことを特徴とするものであ
る。
体装置２０Ｌを示している。同図に示す半導体装置２０
Ｌは、フォトソルダーレジスト３１のコーナー部対向位
置に第３実施例で設けたと同様のスリット３７Ｃ（図７
参照）を形成すると共に、第７実施例で設けたと同様の
ＴＡＢテープ２３を貫通する貫通孔４３Ｃ（図１１参
照）を形成し、更に樹脂止めパターン４０Ｂのコーナー
部対向位置に第１０実施例で設けたと同様のスリット４
２（図１４参照）を形成したことを特徴とするものであ
る。
【００５９】本実施例のように、図４乃至図１５を用い
て説明した面取り部３５，４１、円弧形状凹部３６、ス
リット３７，３７Ａ，３７Ｂ，４２，４２Ａ，４２Ｂ、
及び円形ホール３８，３８Ａ，３８Ｂは組み合わせて用
いることが可能であり、これによりより確実にクラック
の発生及び配線パターン２８の断線を防止することがで
きる。
て説明した面取り部３５，４１、円弧形状凹部３６、ス
リット３７，３７Ａ，３７Ｂ，４２，４２Ａ，４２Ｂ、
及び円形ホール３８，３８Ａ，３８Ｂは組み合わせて用
いることが可能であり、これによりより確実にクラック
の発生及び配線パターン２８の断線を防止することがで
きる。
【００６０】以上、本発明によってなされた発明を実施
例に基づき記載したが、本発明は前記した各実施例に限
定されるものでなく、その要旨を逸脱しない範囲で様々
変更可能であることはいうまでもない。
例に基づき記載したが、本発明は前記した各実施例に限
定されるものでなく、その要旨を逸脱しない範囲で様々
変更可能であることはいうまでもない。
【００６１】
【発明の効果】上述の如く本発明によれば、次に述べる
各種の効果を実現することができる。請求項１乃至５の
発明によれば、応力集中によりレジスト材にクラックが
発生することを防止することができ、これによりクラッ
クの発生により配線パターンが切断されることもなくな
り、半導体装置の信頼性を向上させることができる。
各種の効果を実現することができる。請求項１乃至５の
発明によれば、応力集中によりレジスト材にクラックが
発生することを防止することができ、これによりクラッ
クの発生により配線パターンが切断されることもなくな
り、半導体装置の信頼性を向上させることができる。
【００６２】また、請求頁２乃至請求項４記載の発明に
よれば、応力緩和部を容易に形成することができる。ま
た、応力緩和部として面取り部，円弧形状凹部，及びス
リットを形成することにより、レジスト材の矩形状のデ
バイスホールのコーナー部と対向する位置における断面
積の変化を緩やかにすることができ、応力集中の発生を
有効に防止することができる。
よれば、応力緩和部を容易に形成することができる。ま
た、応力緩和部として面取り部，円弧形状凹部，及びス
リットを形成することにより、レジスト材の矩形状のデ
バイスホールのコーナー部と対向する位置における断面
積の変化を緩やかにすることができ、応力集中の発生を
有効に防止することができる。
【００６３】また、請求項５及び請求項１０記載の発明
によれば、仮に応力集中により前記レジスト材のコーナ
ー部にクラックが発生したとしても、このクラックは貫
通孔と連通することによりそれ以上の進行が防止される
ため、クラックの発生により配線パターンが切断される
ことを防止することができる。また、請求項６記載の発
明によれば、樹脂止めパターンに変形抑制部を設けるこ
とにより、樹脂止めパターンとレジスト材との間に発生
する応力を小さくすることができ、よって応力集中が発
生しやすいデバイスホールのコーナー部と対向する位置
においてもクラックが発生することを防止することがで
きるため、クラックの発生により配線パターンが切断さ
れることもなくなり半導体装置の信頼性を向上させるこ
とができる。
によれば、仮に応力集中により前記レジスト材のコーナ
ー部にクラックが発生したとしても、このクラックは貫
通孔と連通することによりそれ以上の進行が防止される
ため、クラックの発生により配線パターンが切断される
ことを防止することができる。また、請求項６記載の発
明によれば、樹脂止めパターンに変形抑制部を設けるこ
とにより、樹脂止めパターンとレジスト材との間に発生
する応力を小さくすることができ、よって応力集中が発
生しやすいデバイスホールのコーナー部と対向する位置
においてもクラックが発生することを防止することがで
きるため、クラックの発生により配線パターンが切断さ
れることもなくなり半導体装置の信頼性を向上させるこ
とができる。
【００６４】また、請求頁７記載の発明によれば、変形
抑制部を容易に形成することができる。
抑制部を容易に形成することができる。
【図１】従来の一例である半導体装置に設けられている
デバイスホールのコーナー部を拡大して示す平面図であ
る。
デバイスホールのコーナー部を拡大して示す平面図であ
る。
【図２】従来の一例である半導体装置に設けられている
デバイスホールのコーナー部を拡大して示す断面図であ
る。
デバイスホールのコーナー部を拡大して示す断面図であ
る。
【図３】従来の一例である半導体装置の平面図である。
【図４】本発明の第１実施例である半導体装置の平面図
である。
である。
【図５】本発明の第１実施例である半導体装置に設けら
れているデバイスホールのコーナー部を拡大して示す平
面図である。
れているデバイスホールのコーナー部を拡大して示す平
面図である。
【図６】本発明の第２実施例である半導体装置に設けら
れているデバイスホールのコーナー部を拡大して示す平
面図である。
れているデバイスホールのコーナー部を拡大して示す平
面図である。
【図７】本発明の第３実施例である半導体装置に設けら
れているデバイスホールのコーナー部を拡大して示す平
面図である。
れているデバイスホールのコーナー部を拡大して示す平
面図である。
【図８】本発明の第４実施例である半導体装置に設けら
れているデバイスホールのコーナー部を拡大して示す平
面図である。
れているデバイスホールのコーナー部を拡大して示す平
面図である。
【図９】本発明の第５実施例である半導体装置に設けら
れているデバイスホールのコーナー部を拡大して示す平
面図である。
れているデバイスホールのコーナー部を拡大して示す平
面図である。
【図１０】本発明の第６実施例である半導体装置に設け
られているデバイスホールのコーナー部を拡大して示す
平面図である。
られているデバイスホールのコーナー部を拡大して示す
平面図である。
【図１１】本発明の第７実施例である半導体装置に設け
られているデバイスホールのコーナー部を拡大して示す
平面図である。
られているデバイスホールのコーナー部を拡大して示す
平面図である。
【図１２】本発明の第８実施例である半導体装置に設け
られているデバイスホールのコーナー部を拡大して示す
平面図である。
られているデバイスホールのコーナー部を拡大して示す
平面図である。
【図１３】本発明の第９実施例である半導体装置に設け
られているデバイスホールのコーナー部を拡大して示す
平面図である。
られているデバイスホールのコーナー部を拡大して示す
平面図である。
【図１４】本発明の第１０実施例である半導体装置に設
けられているデバイスホールのコーナー部を拡大して示
す平面図である。
けられているデバイスホールのコーナー部を拡大して示
す平面図である。
【図１５】本発明の第１１実施例である半導体装置に設
けられているデバイスホールのコーナー部を拡大して示
す平面図である。
けられているデバイスホールのコーナー部を拡大して示
す平面図である。
【図１６】本発明の第１２実施例である半導体装置に設
けられているデバイスホールのコーナー部を拡大して示
す平面図である。
けられているデバイスホールのコーナー部を拡大して示
す平面図である。
２０Ａ〜２０Ｌ 半導体装置 ２２ 半導体素子 ２３ ＴＡＢテープ ２６ ベースフィルム ２７ デバイスホール ２８ 配線パターン ２９ インナーリード ３０ バンプ ３１ フォトソルダーレジスト ３２，４０Ａ，４０Ｂ 樹脂止めパターン ３５，４１ 面取り部 ３６ 円弧形状凹部 ３７，３７Ａ〜３７Ｃ，４２，４２Ａ，４２Ｂ スリッ
ト ３８，３８Ａ，３８Ｂ 円形ホール ３９ クラック ４３，４３Ａ〜４３Ｃ 貫通孔
ト ３８，３８Ａ，３８Ｂ 円形ホール ３９ クラック ４３，４３Ａ〜４３Ｃ 貫通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 日吉 順一郎 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 高橋 浩 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 佐藤 秀夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F044 MM13 NN02 QQ01 RR18
Claims (7)
- 【請求項１】 半導体素子と、 該半導体チップが搭載される位置に矩形状のデバイスホ
ールが形成されたベースフィルムに、前記半導体素子と
接続されるインナーリード部と外部接続端子が配設され
る端子接続部とが形成されてなる配線パターンと、前記
ベースフィルムと異なる熱膨張率を有すると共に前記端
子接続部を除き前記ベースフィルム上に形成されること
により前記配線パターンを保護するレジスト材とが形成
されてなるテープ状基板と、 前記半導体素子及び前記レジスト材の一部を含み前記デ
バイスホールを覆う封止樹脂とを具備する半導体装置に
おいて、 前記レジスト材の前記矩形状のデバイスホールのコーナ
ー部と対向する位置に、前記レジスト材内に発生する内
部残留応力を緩和する応力緩和部を設けたことを特徴と
する半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記応力緩和部を、 前記レジスト材の前記デバイスホールのコーナー部と対
向する位置に形成された湾曲形状の面取り部により構成
したことを特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記応力緩和部を、 前記レジスト材の前記デバイスホールのコーナー部と対
向する位置に形成された円弧形状凹部により構成したこ
とを特徴とする半導体装置。 - 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置において、 前記応力緩和部を、 前記レジスト材の前記デバイスホールのコーナー部と対
向する位置に形成された単数或いは複数のスリットによ
り構成したことを特徴とする半導体装置。 - 【請求項５】 請求項１乃至４のいずれかに記載の半導
体装置において、 前記応力緩和部を、 前記レジスト材の前記デバイスホールのコーナー部と対
向する位置に少なくとも前記レジスト材を貫通して形成
された単数或いは複数の貫通孔により構成したことを特
徴とする半導体装置。 - 【請求項６】 半導体素子と、 該半導体チップが搭載される位置に矩形状のデバイスホ
ールが形成されたベースフィルムに、前記半導体素子と
接続されるインナーリード部と外部接続端子が配設され
る端子接続部とが形成されてなる配線パターンと、前記
端子接続部を除き前記ベースフィルム上に形成されるこ
とにより前記配線パターンを保護するレジスト材とが形
成されてなるテープ状基板と、 前記半導体素子及び前記レジスト材の一部を含み前記デ
バイスホールを覆う封止樹脂と、 前記テープ状基板に形成された前記デバイスホールのコ
ーナー部に配設されており、前記封止樹脂が前記デバイ
スホールから背面側に過剰に流出するのを防止する樹脂
止めパターンとを具備する半導体装置において、 前記樹脂止めパターンに、熱印加時に該樹脂止めパター
ンが熱変形するのを抑制する変形抑制部を設けたことを
特徴とする半導体装置。 - 【請求項７】 請求項６記載の半導体装置において、 前記変形抑制部は、 前記樹脂止めパターンの前記デバイスホールのコーナー
部と対向する位置に形成された湾曲形状の面取り部から
なる構成、 前記樹脂止めパターンの前記デバイスホールのコーナー
部と対向する位置に形成された円弧形状凹部からなる構
成、 前記樹脂止めパターンの前記デバイスホールのコーナー
部と対向する位置に形成された単数或いは複数のスリッ
トからなる構成、 及び、前記樹脂止めパターンの前記デバイスホールのコ
ーナー部と対向する位置に少なくとも前記レジスト材を
貫通して形成された単数或いは複数の貫通孔からなる構
成の、いずれか１の構成よりなることを特徴とする半導
体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10993099A JP3683434B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
| US09/532,774 US6268645B1 (en) | 1999-04-16 | 2000-03-22 | Semiconductor device |
| TW089105577A TW448520B (en) | 1999-04-16 | 2000-03-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10993099A JP3683434B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306958A true JP2000306958A (ja) | 2000-11-02 |
| JP3683434B2 JP3683434B2 (ja) | 2005-08-17 |
Family
ID=14522724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10993099A Expired - Fee Related JP3683434B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6268645B1 (ja) |
| JP (1) | JP3683434B2 (ja) |
| TW (1) | TW448520B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217544A (ja) * | 2001-01-18 | 2002-08-02 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2006216950A (ja) * | 2005-02-05 | 2006-08-17 | Himax Technologies Inc | スロット付基板 |
| US7303480B2 (en) | 2004-03-25 | 2007-12-04 | Miki Pulley Co., Ltd. | Flexible shaft coupling |
| US7804693B2 (en) | 2004-07-22 | 2010-09-28 | Samsung Techwin Co., Ltd. | Printed circuit board having structure for relieving stress concentration, and semiconductor chip package equipped with the same |
| CN101945531A (zh) * | 2009-07-07 | 2011-01-12 | 阿尔卑斯电气株式会社 | 电子电路单元及其制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190069B2 (en) * | 2001-10-02 | 2007-03-13 | Cardiac Pacemakers, Inc. | Method and system of tape automated bonding |
| JP2003249743A (ja) * | 2002-02-26 | 2003-09-05 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置並びに電子機器 |
| TWI229426B (en) * | 2002-09-18 | 2005-03-11 | Mitsui Mining & Smelting Co | Film carrier tape for mounting electronic part and screen mask for solder resist coating |
| KR100747393B1 (ko) * | 2003-04-25 | 2007-08-07 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린 |
| US8434222B2 (en) * | 2010-08-27 | 2013-05-07 | International Business Machines Corporation | Method to manufacture a circuit apparatus having a rounded differential pair trace |
| KR102214512B1 (ko) * | 2014-07-04 | 2021-02-09 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3564970B2 (ja) * | 1997-02-17 | 2004-09-15 | セイコーエプソン株式会社 | テープキャリアおよびこれを用いたテープキャリアデバイス |
| US6049122A (en) * | 1997-10-16 | 2000-04-11 | Fujitsu Limited | Flip chip mounting substrate with resin filled between substrate and semiconductor chip |
-
1999
- 1999-04-16 JP JP10993099A patent/JP3683434B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-22 US US09/532,774 patent/US6268645B1/en not_active Expired - Lifetime
- 2000-03-27 TW TW089105577A patent/TW448520B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217544A (ja) * | 2001-01-18 | 2002-08-02 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP4685978B2 (ja) * | 2001-01-18 | 2011-05-18 | 日本特殊陶業株式会社 | 配線基板 |
| US7303480B2 (en) | 2004-03-25 | 2007-12-04 | Miki Pulley Co., Ltd. | Flexible shaft coupling |
| US7804693B2 (en) | 2004-07-22 | 2010-09-28 | Samsung Techwin Co., Ltd. | Printed circuit board having structure for relieving stress concentration, and semiconductor chip package equipped with the same |
| JP2006216950A (ja) * | 2005-02-05 | 2006-08-17 | Himax Technologies Inc | スロット付基板 |
| CN101945531A (zh) * | 2009-07-07 | 2011-01-12 | 阿尔卑斯电气株式会社 | 电子电路单元及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW448520B (en) | 2001-08-01 |
| US6268645B1 (en) | 2001-07-31 |
| JP3683434B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7547963B2 (en) | Semiconductor device and its wiring method | |
| US8014154B2 (en) | Circuit substrate for preventing warpage and package using the same | |
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JP3798220B2 (ja) | 半導体装置およびそれを用いる液晶モジュール | |
| KR100649709B1 (ko) | 보이드 방지형 회로기판과 이를 갖는 반도체 패키지 | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| US20040126932A1 (en) | Semiconductor device | |
| JP2000306958A (ja) | 半導体装置 | |
| JP2000286309A (ja) | 可撓性配線基板及びその製造方法、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器 | |
| US5925445A (en) | Printed wiring board | |
| JP3057647B2 (ja) | ボールを介して集積回路を別の支持体（ｓｕｐｐｏｒｔ）に接続する方法および支持体 | |
| JP2007005452A (ja) | 半導体装置 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 | |
| JPH09199841A (ja) | プリント配線板 | |
| KR100433863B1 (ko) | 반도체장치및그제조방법 | |
| JP2004214255A (ja) | 電子部品の接続構造 | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| US6249043B1 (en) | Resin-sealed type semiconductor device, and method of manufacturing the same | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JP3741931B2 (ja) | 電子回路装置の製造方法 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP2666792B2 (ja) | 電子部品の実装構造 | |
| JP2914679B2 (ja) | 混成集積回路装置 | |
| KR100743319B1 (ko) | 표면 실장형 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |