JP3564970B2 - テープキャリアおよびこれを用いたテープキャリアデバイス - Google Patents
テープキャリアおよびこれを用いたテープキャリアデバイス Download PDFInfo
- Publication number
- JP3564970B2 JP3564970B2 JP27890197A JP27890197A JP3564970B2 JP 3564970 B2 JP3564970 B2 JP 3564970B2 JP 27890197 A JP27890197 A JP 27890197A JP 27890197 A JP27890197 A JP 27890197A JP 3564970 B2 JP3564970 B2 JP 3564970B2
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- semiconductor chip
- device hole
- pattern
- overhang
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 50
- 229920005989 resin Polymers 0.000 description 50
- 239000011347 resin Substances 0.000 description 50
- 238000007789 sealing Methods 0.000 description 37
- 239000010408 film Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 239000011295 pitch Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明はテ−プキャリアおよび半導体チップ(IC)を実装したテープキャリアデバイスに関する。
【0002】
【従来の技術】
半導体装置は、一般にリ−ドフレ−ムに設けたダイパッドに半導体素子を取り付け、半導体素子の外部電極とリ−ドフレ−ムの端子とをそれぞれワイヤで接続し、これをエポキシ樹脂の如き熱硬化性樹脂でパッケ−ジしたのち各端子を切断し、製造している。
【0003】
ところで、最近では電子機器の小型化、薄型化に伴い、これに使用する半導体装置も高密度実装するため、薄くかつ小型の半導体装置の出現が望まれている。このような要請に応えるべく、ポリイミドフィルムの如きキャリアフィルムのデバイスホ−ルに半導体チップ(IC)を配設し、この半導体素子の電極とキャリアフィルムのインナ−リ−ドとを直接接続し、これに液状の樹脂(例えばエポキシ樹脂)からなる封止材を印刷あるいはポッティングしてパッケ−ジした方式の半導体装置(テープキャリアデバイス)が使用されるようになった。
従来よりこの封止材としては、主に液状のエポキシ系樹脂、例えばナミックスのチップコート8118や松下電工のパナシーラCV5755等が使用されているが、最近のテープキャリアデバイスにおける外形サイズの小型化の進行で液状樹脂の塗布時の流れ出しによる樹脂封止範囲の、テープキャリア外形サイズに対する相対的な大型化が、テープキャリアデバイスサイズの更なる小型化の阻害要因となっている。
このような従来のテープキャリアとそれに半導体チップを実装したテープキャリアデバイスをそれぞれ図6(a)及び図6(b)に示す。同図において、7はデバイスホール、3は絶縁性フィルム(ベースフィルム)、8は銅箔パターン、9はパターンオーバーコート用のソルダレジスト、10はアウターリード、2はインナーリード、6は半導体チップ封止樹脂をそれぞれ示す。
【0004】
図6は液晶ドライバー用テープキャリアであり、デバイスホール7にオーバーハングされたインナーリード2とIC(半導体チップ)の電極とを接続後、この接続部と半導体チップの回路形成面および側面・半導体チップ端からデバイスホール際間・デバイスホール際からテープキャリア外側へ1.5mm程度の範囲を主にエポキシ系IC封止樹脂6で覆っている。
【0005】
【発明が解決しようとする課題】
この封止樹脂6の流れ出しの範囲は、樹脂が液状であるため制御が難しく、特にテープ裏面側については、テープ上面側から印刷もしくはディスペンスにより塗布された封止樹脂が半導体チップ端部〜デバイスホール際間の隙間からテープ裏面側へ回り込むが、その回り込み量を決定する要素として最も大きな前記半導体チップ端部〜デバイスホール際間の隙間寸法や、その他上方からの塗布圧力・樹脂の自重・樹脂の粘度・毛細管現象・表面張力等の諸要素によって決まり、樹脂の回り込み量とそれに伴う封止範囲の拡大を抑制するための制御が非常に難しい。このため、従来の製品では、デバイスホール際からテープキャリア外側への流れ出し範囲として1.5mm程度が必須で、これ以下に流れ出し範囲を抑えるのは非常に困難であった。しかし最近のテープキャリアデバイスのサイズ縮小化の中、テープキャリアデバイス全体のサイズに占める樹脂封止範囲の比率が相対的に大きくなり、この樹脂封止範囲の制約によりテープキャリアサイズの縮小化が進まない等の問題がおきている。
【0006】
また、上記した従来のテープキャリアデバイスは、デバイスホール7の部分が図7のようになっている。図7(a)はデバイスホール付近の拡大図であり、図7(b)は図7(a)のI−I線に沿った断面図の1例であり、図2(c)は同じくI−I線に沿った断面図の他の例を示したものである。図7において、1は半導体チップ、2はインナーリード、3はベースフィルム、5の斜線部はデバイスホール表面積の半導体チップ実装後残り面積であり、且つ封止樹脂のテープ裏面側回り込み時の通過表面積、6は封止樹脂である。
【0007】
この従来技術実施例の場合、インナーリード2のピッチが粗の部分において、デバイスホール7の面積中の半導体チップ実装後残り面積5が大きすぎ封止樹脂6がベースフィルム(テープ)3の裏面側へ大量に回り込んでしまうことにより、図7(b)のようにテープ裏面側の樹脂封止範囲が大きくなってしまう。これによりモールド範囲の規格は、デバイスホール7の際(端)よりフィルムキャリア外側へ1.5mm程度の位置に設定せざるをえない。また図7(c)のように、回り込む樹脂量が多すぎると、封止樹脂6が半導体チップ1の裏面側にまで至ってしまうことがあった。この封止樹脂位置の制御は、樹脂6が液状であるため非常に難しく且つばらつきも多い。従来技術実施例での結果ではテープ裏面側の樹脂封止範囲(デバイスホール際からの距離)は、20個測定で平均1.2mm、ばらつきの1シグマは0.2mmであった。
【0008】
さらに、従来サイズのテープキャリアでも、液晶ドライバー用半導体チップのように入力側と出力側で端子数に差があり、且つ回路上の制約で半導体チップの対向する2辺に入力側端子・出力側端子を分けて配置してある半導体チップの場合、入力側の端子間距離が出力側端子間距離に比べ非常に広く、そのため端子間距離の広い入力側は封止樹脂のテープ裏面への廻り込みが多くなり、それによる上面側の封止樹脂厚不足を補うため、より多くの樹脂量を塗布することによる更なる封止範囲の拡大やテープ裏面側の樹脂量過多等の問題もある。
【0009】
本発明は、かかる従来技術の課題を解決すべくなされたものであり、封止樹脂のテープ裏面側への回り込み量を制御することで樹脂封止範囲を抑え、外形サイズの縮小化を可能とするテープキャリアおよびテープキャリアデバイスを提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の上記目的は、次に示すテープキャリアによって達成される。すなわち本発明のテープキャリアは、デバイスホールを有する絶縁性フィルムと、前記絶縁性フィルム上から前記デバイスホール内まで形成された配線パターンと、を有するフィルムキャリアであって、 隣り合う前記配線パターンの間において、前記絶縁性フィルム上から前記デバイスホール内に延設されるとともに、前記デバイスホール内に配設される半導体チップ端部到達以下の長さを有するオーバーハングパターンが形成されてなり、前記オーバーハングパターンは、幅が前記配線パターンの幅より広く形成してあり、前記配線パターンより幅の広い前記オーバーハングパターンは、先端部が櫛歯状に形成されていることを特徴とする。
【0011】
このように構成した本発明の第1は、配線パターン間にオーバーハングパターンを設けることにより、配線パターンの間隔が広い場合であっても封止樹脂の流路面積を調整でき、半導体チップの各辺における封止樹脂のテープ裏側への回り込み量をほぼ同じにすることが可能で、テープキャリア外側への流れ出し範囲を容易に制御することができ、テープキャリアデバイスの外径サイズの小型化を図ることができるとともに、封止樹脂の形状が安定して半導体装置(デバイス)の歩留りを向上することができる。しかも、オーバーハングパターンは、先端が半導体チップに到達しないようにしてあるため、オーバーハングパターンが半導体チップに接触してエッジショートを生じたり、半導体チップの能動面を傷つけたりするおそれがない。更に、配線パターンより幅の広いオーバーハングパターンの先端部を櫛歯状に形成したことにより、実質的に配線パターンを配置したと同様の効果を得ることができ、封止樹脂の流れ出しの制御を高精度で行なうことが可能となる。
【0012】
本発明のテープキャリアデバイスは、半導体チップを保持させたテープキャリアが前記請求項1に記載のテ−プキャリアであることを特徴とする。このように構成した第2の発明は、上記の各発明に係るテープキャリアを使用しているため、小型化が図れるとともに歩留りが向上し、コストの低減を図ることができる。
【0022】
【発明の実施の形態】
次に、本発明に係る実施の形態を添付図面に従って詳細に説明する。
【0023】
図1は本発明の第1の参考形態に係るテープキャリアデバイスの説明図であって、図1(a)はデバイスホール部の隅部近辺の拡大図であり、半導体チップが配設された状態を示している。図1(b)は図1(a)のA−A線に沿った断面図である。図1において、1は半導体チップ、2は配線パターンを構成しているインナーリードであり、銅箔等の金属薄膜をパターニングして形成される。3はベースフィルム(絶縁性で、可撓性を有するフィルムが好ましい)、4(4a〜4c)はデバイスホールからオーバーハングし、半導体チップ端部到達以下の長さを有するオーバーハングパターン、5の斜線部はデバイスホール表面積の半導体チップ実装後残り面積であり、且つ封止樹脂のテープ裏面側回り込み時の通過表面積、6は封止樹脂である。
【0024】
この第1の参考形態の場合、インナーリード2のピッチが粗になる部分や、デバイスホールコーナー部のインナーリード空白部分に、半導体チップ端部到達以下の長さを有するオーバーハングパターン4を、その広さに応じて一本または複数本設置した。なお、デバイスホール内に突出するインナーリード2は、隣り合うリード間を示すピッチ間隔が全て均等になるように設けることが最も好ましい。この点からは、全て等ピッチにインナーリードを形成し、接続が不要な箇所においてオーバーハングパターン4をダミーパターンのごとく利用することが好ましい。ただし、場所により設計ルールが異なり、全てのインナーリード2を均等配置できない場合には、少なくともデバイスホール7の共通辺に位置する(集められた)インナーリードについては、上記構成を採ることが好ましい。また、同図上では、インナーリード2のピッチが粗になる部分と、インナーリード空白部分との両方にオーバーハングパターン4が形成されているが、このうち片方にのみ形成されている場合もあり得る。
【0025】
第1の参考形態の場合、オーバーハングパターン4aは幅がインナーリード2の幅とほぼ同じに形成してあり、オーバーハングパターン4bは幅がインナーリード2の幅より広く形成してある。また、各オーバーハングパターン4は、隣接したオーバーハング4間の距離Δと、オーバーハングパターン4とインナーリード2との間の距離δが30〜100μmとなるようにオーバーハングパターン4が形成してあるとともに、距離Δと距離δとがほぼ等しくなるように配置してある。そして、デバイスホール7のコーナー部に設けたオーバーハングパターン4cは、隣接するインナーリード2とオーバーハングパターン4bとの間の距離が予め定めた値(本参考例では30〜100μm)となるように大きな島状に形成してある。
【0026】
これらの距離(ギャップ)Δ、δが30μmより小さくなると、塗布された封止樹脂6の所定の処理時間内におけるベースフィルム3の裏側への回り込みが少なくなり、封止樹脂6を介した半導体チップ1とベースフィルム3との接着強度が低下するおそれがあるばかりでなく、封止樹脂6のデバイスホール7周辺外側への流れ出しにバラツキを生ずる。すなわち、発明者等の実験によるインナーリード2とオーバーハングパターン4との間の距離(ギャップ)と、封止樹脂6のデバイスホール周辺外側への流れ出し量との関係は、図2のようになる。
【0027】
なお、使用した封止樹脂6は、通常、製造工程において使用されている粘性が600ポアズのものを使用した。そして、図2における評価の欄の○印は、封止樹脂6によるモールド形状が良好であることを示し、×印は不良であることを、△印は一部に不良が発生することを示している。
【0028】
図2に示したように、ギャップが30μmより小さくなると、バラツキが大きくなるとともにモールドの形状不良を生じやすくなる。また、ギャップが100μmを超えてきた場合にも同様のことがいえる。従って、ギャップΔ、δは、30〜100μmにすることが望ましい。
【0029】
一方、各オーバーハングパターン4のベースフィルム3からのデバイスホール7へのオーバーハング量(突出量)は、半導体チップ1の端とデバイスホール7の端との間の間隙の1/3〜3/4にすることが望ましい。すなわち、半導体チップとデバイスホール7の端との距離が図1(a)のようにWである場合、オーバーハングパターン4のオーバーハング量Dは1/3W〜3/4Wである。
【0030】
Dが1/3Wより小さい場合、オーバーハングパターン4を設けた効果が小さく、モールド形状のバラツキを生じやすい。また、Dが3/4Wより大きいと、半導体チップ1をデバイスホール7の内部に配置する際の半導体チップの位置ずれや回転によってオーバーハングパターン4が半導体チップと接触するおそれがあり、エッジショートや半導体チップ1の能動面を傷つけるおそれがある。
【0031】
このようにして形成したテープキャリアデバイスは、封止樹脂6のテープ裏面側への回り込みが抑えられ、且つ機械的な措置であるため安定した樹脂封止範囲の制御ができる。本技術を実施しての結果としては、テープ裏面側の樹脂封止範囲(デバイスホール端からの距離)は、20個平均で0.8mm、ばらつき1シグマは0.06mmという結果であった。
【0032】
これにより従来、封止樹脂範囲が制御しきれなかったことによる樹脂封止範囲の無用な拡大や位置のばらつきの大きさが防止できるため、製品形状の安定性の著しい向上と、高密度化が進む電子機器に要求されるテープキャリアデバイスの小型化を図ることができる。
【0033】
又、本発明はテ−プキャリアの、隣り合うインナーリード間またはデバイスホールコーナー部のインナーリード空白部に、デバイスホールへオーバーハングし且つ半導体チップ端部到達以下の長さを有するオーバーハングパターンを一本または複数本設けたことを特徴とするものであるため、半導体素子の向きや、その構成部材の材質・構造等は適宜変更することができる。
【0034】
図3は、第2の参考形態に係るテープキャリアデバイスの要部説明図である。
この参考形態に係るテープキャリアデバイス20は、例えばLCD用の駆動回路のように半導体チップ1に電極が設けられていない辺22を有し、この辺22と対応した部分のベースフィルム3にインナーリード2が設けられていない。そこで、辺22と対向した部分に、幅の広いオーバーハングパターン24が配設してある。また、インナーリード2の間隔の広い部分にも幅の広いオーバーハングパターン26が設けてある。このようなオーバーハングパターン24、26を設けることにより、前記の参考形態と同様の効果を得ることができる。
【0035】
図4は、第1の実施形態の要部説明図である。この実施の形態においては、幅の広いオーバーハングパターン22、24のデバイスホール7にオーバーハング(突出)している先端部に複数の切欠き27を形成し、先端部を櫛歯状にしてある。この切欠き27の幅、深さ、ピッチなどは、塗布する封止樹脂6やインナーリード2のピッチ等を考慮して適宜に定める。これにより、より樹脂の流れ出し制御をより効果的に行なうことができる。
【0036】
図5は、第3の参考形態の要部説明図である。本参考形態は、デバイスホール7のコーナー部のインナーリード空白部に一対のオーバーハングパターン28a、28bが直交座標系にのるように配置してある。これらのオーバーハングパターン28a、28bは、インナーリード2の空白部における封止樹脂6のベースフィルム3の裏側への回り込みの制御を行なうとともに、半導体チップ1をデバイスホール7に配置する際のアライメントマークとして使用される。このようにデバイスホール7に突出させたオーバーハングパターン28a、28bをアライメントマークとして使用すると、半導体チップ1の位置決めをより正確に行なうことができる。
【0037】
なお、オーバーハングパターン28a、28bは、デバイスホール7の4つのコーナー部に設けてもよいし、対角線状の2つのコーナー部に設け、他の2つのコーナー部に、図5に示したようにアライメントマークとならないオーバーハングパターン4cを設けてもよい。
【0038】
【発明の効果】
以上説明したように、本発明のテープキャリアによって、封止樹脂範囲の縮小化と位置の安定性向上が可能となり、それによって製品形状の安定化による信頼性向上と製品サイズの小型化が図れるという効果を有する。
【図面の簡単な説明】
【図1】(a)本発明の第 1 の参考形態に係るテープキャリアデバイスのデバイスホール部の拡大図である。
(b)図1(a)のA−A線に沿った断面図である。
【図2】インナーリードとオーバーハングパターン4との間の距離と、封止樹脂のデバイスホール周辺外側への流れ出し量との関係を示す図である。
【図3】第2の参考形態に係る要部説明図である。
【図4】第1の実施形態に係る要部説明図である。
【図5】第3の参考形態に係る要部説明図である。
【図6】(a)従来のテープキャリアをあらわす図である。
(b)従来のテープキャリアデバイスをあらわす図である。
【図7】(a)従来のテープキャリアデバイスのデバイスホール部の拡大図である。
(b)図7(a)のI−I線に沿った断面図の一例を示す図である。
(c)図7(a)のI−I線に沿った断面図の他例を示す図である。
【符号の説明】
1 半導体チップ
2 配線パターン(インナーリード)
3 ベースフィルム
4、4a〜4c デバイスホールオーバーハングパターン
5 デバイスホール表面積の半導体チップ実装後残り面積
6 封止樹脂
7 デバイスホール
8 銅箔パターン
9 ソルダレジスト
10 アウターリード
20 テープキャリアデバイス
24、26 オーバーハングパターン
27 オーバーハングパターン先端の切欠き部
28a、28b オーバーハングパターン
Claims (2)
- デバイスホールを有する絶縁性フィルムと、前記絶縁性フィルム上から前記デバイスホール内まで形成された配線パターンと、を有するフィルムキャリアであって、
隣り合う前記配線パターンの間において、前記絶縁性フィルム上から前記デバイスホール内に延設されるとともに、前記デバイスホール内に配設される半導体チップ端部到達以下の長さを有するオーバーハングパターンが形成されてなり、前記オーバーハングパターンは、幅が前記配線パターンの幅より広く形成してあり、前記配線パターンより幅の広い前記オーバーハングパターンは、先端部が櫛歯状に形成されていることを特徴とするテープキャリア。 - 半導体チップを保持させたテープキャリアが請求項1に記載されたテープキャリアであることを特徴とするテープキャリアデバイス。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27890197A JP3564970B2 (ja) | 1997-02-17 | 1997-10-13 | テープキャリアおよびこれを用いたテープキャリアデバイス |
TW092202844U TW579067U (en) | 1997-02-17 | 1998-02-11 | Tape carrier and tape carrier device using the same |
US09/021,844 US5949134A (en) | 1997-02-17 | 1998-02-11 | Tape carrier and tape carrier device using the same |
SG1998000334A SG71755A1 (en) | 1997-02-17 | 1998-02-16 | Tape carrier and tape carrier device using the same |
KR1019980004515A KR100556239B1 (ko) | 1997-02-17 | 1998-02-16 | 테이프캐리어및이것을사용한테이프캐리어디바이스 |
CNB981041361A CN1150618C (zh) | 1997-02-17 | 1998-02-17 | 带式载体和使用了带式载体的带式载体器件 |
HK99100308A HK1015529A1 (en) | 1997-02-17 | 1999-01-22 | Tape carrier and tape carrier device using the same. |
US09/330,124 US6066888A (en) | 1997-02-17 | 1999-06-11 | Tape carrier and tape carrier device using the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-32472 | 1997-02-17 | ||
JP3247297 | 1997-02-17 | ||
JP27890197A JP3564970B2 (ja) | 1997-02-17 | 1997-10-13 | テープキャリアおよびこれを用いたテープキャリアデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10289931A JPH10289931A (ja) | 1998-10-27 |
JP3564970B2 true JP3564970B2 (ja) | 2004-09-15 |
Family
ID=26371056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27890197A Expired - Fee Related JP3564970B2 (ja) | 1997-02-17 | 1997-10-13 | テープキャリアおよびこれを用いたテープキャリアデバイス |
Country Status (7)
Country | Link |
---|---|
US (2) | US5949134A (ja) |
JP (1) | JP3564970B2 (ja) |
KR (1) | KR100556239B1 (ja) |
CN (1) | CN1150618C (ja) |
HK (1) | HK1015529A1 (ja) |
SG (1) | SG71755A1 (ja) |
TW (1) | TW579067U (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3487173B2 (ja) * | 1997-05-26 | 2004-01-13 | セイコーエプソン株式会社 | Tab用テープキャリア、集積回路装置及び電子機器 |
KR100427541B1 (ko) * | 1997-06-30 | 2004-07-19 | 주식회사 하이닉스반도체 | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 |
JP3683434B2 (ja) * | 1999-04-16 | 2005-08-17 | 富士通株式会社 | 半導体装置 |
US6163068A (en) * | 1999-04-22 | 2000-12-19 | Yao; Hsia Kuang | Multi-chip semiconductor encapsulation method and its finished product |
JP3558921B2 (ja) * | 1999-05-14 | 2004-08-25 | シャープ株式会社 | テープキャリア並びにテープキャリア型半導体装置の製造方法 |
JP4626919B2 (ja) * | 2001-03-27 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100726769B1 (ko) * | 2001-04-06 | 2007-06-11 | 삼성테크윈 주식회사 | 티비지에이 반도체 패키지용 금속 프레임의 캐비티 가공방법 |
US6664618B2 (en) * | 2001-05-16 | 2003-12-16 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
US6686651B1 (en) * | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
TWI267972B (en) * | 2005-02-05 | 2006-12-01 | Himax Tech Ltd | Substrate with slot |
JP2009527121A (ja) * | 2006-02-15 | 2009-07-23 | エヌエックスピー ビー ヴィ | 半導体パッケージの製造方法、パッケージ基板、および集積回路(ic)デバイス |
US7863737B2 (en) * | 2006-04-01 | 2011-01-04 | Stats Chippac Ltd. | Integrated circuit package system with wire bond pattern |
JP4757083B2 (ja) * | 2006-04-13 | 2011-08-24 | 日東電工株式会社 | 配線回路基板集合体シート |
US8164168B2 (en) | 2006-06-30 | 2012-04-24 | Oki Semiconductor Co., Ltd. | Semiconductor package |
JP4806313B2 (ja) * | 2006-08-18 | 2011-11-02 | Nec液晶テクノロジー株式会社 | テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置 |
JP2008098547A (ja) * | 2006-10-16 | 2008-04-24 | Matsushita Electric Ind Co Ltd | フレキシブルプリント配線基板 |
TW200836315A (en) * | 2007-02-16 | 2008-09-01 | Richtek Techohnology Corp | Electronic package structure and method thereof |
JP4337898B2 (ja) | 2007-03-29 | 2009-09-30 | セイコーエプソン株式会社 | 半導体装置 |
CN101882605B (zh) * | 2009-05-07 | 2012-07-04 | 日月光半导体制造股份有限公司 | 芯片封装结构 |
JP5574667B2 (ja) * | 2009-10-21 | 2014-08-20 | キヤノン株式会社 | パッケージ、半導体装置、それらの製造方法及び機器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62113459A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electric Ind Co Ltd | フイルムキヤリア |
JPS63124433A (ja) * | 1986-11-13 | 1988-05-27 | Rohm Co Ltd | フイルムキヤリア |
USH1267H (en) * | 1990-07-05 | 1993-12-07 | Boyd Melissa D | Integrated circuit and lead frame assembly |
US5250842A (en) * | 1990-09-07 | 1993-10-05 | Nec Corporation | Semiconductor devices using tab tape |
JPH04263446A (ja) * | 1991-02-18 | 1992-09-18 | Hitachi Cable Ltd | Tab用テープキャリア |
JP3197291B2 (ja) * | 1991-04-30 | 2001-08-13 | 株式会社リコー | Tab実装体 |
JP2699949B2 (ja) * | 1995-09-28 | 1998-01-19 | 日本電気株式会社 | 半導体装置 |
JPH09129686A (ja) * | 1995-11-06 | 1997-05-16 | Toshiba Microelectron Corp | テープキャリヤ及びその実装構造 |
-
1997
- 1997-10-13 JP JP27890197A patent/JP3564970B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-11 US US09/021,844 patent/US5949134A/en not_active Expired - Lifetime
- 1998-02-11 TW TW092202844U patent/TW579067U/zh not_active IP Right Cessation
- 1998-02-16 KR KR1019980004515A patent/KR100556239B1/ko not_active IP Right Cessation
- 1998-02-16 SG SG1998000334A patent/SG71755A1/en unknown
- 1998-02-17 CN CNB981041361A patent/CN1150618C/zh not_active Expired - Fee Related
-
1999
- 1999-01-22 HK HK99100308A patent/HK1015529A1/xx not_active IP Right Cessation
- 1999-06-11 US US09/330,124 patent/US6066888A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
HK1015529A1 (en) | 1999-10-15 |
US6066888A (en) | 2000-05-23 |
JPH10289931A (ja) | 1998-10-27 |
SG71755A1 (en) | 2000-04-18 |
KR19980071370A (ko) | 1998-10-26 |
TW579067U (en) | 2004-03-01 |
CN1191393A (zh) | 1998-08-26 |
US5949134A (en) | 1999-09-07 |
CN1150618C (zh) | 2004-05-19 |
KR100556239B1 (ko) | 2006-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3564970B2 (ja) | テープキャリアおよびこれを用いたテープキャリアデバイス | |
US7102210B2 (en) | Lead frame, manufacturing method of the same, and semiconductor device using the same | |
US7960816B2 (en) | Semiconductor package with passive device integration | |
US5744859A (en) | Semiconductor device | |
US5563445A (en) | Semiconductor device | |
US5252854A (en) | Semiconductor device having stacked lead structure | |
JP2002124544A (ja) | Cof用テープキャリアおよびこれを用いて製造されるcof構造の半導体装置 | |
KR20060103123A (ko) | 가요성 회로 기판과 그 제조 방법 | |
JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
EP0543411A2 (en) | A wiring board and a method for producing the same | |
JP3564971B2 (ja) | テープキャリアパッケージ | |
JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
JP2546431B2 (ja) | フィルムキャリアテープ | |
KR100537835B1 (ko) | 반도체 패키지 제조방법 | |
JP3425917B2 (ja) | Tcp半導体装置 | |
CN112638025B (zh) | 可挠性线路基板及薄膜覆晶封装结构 | |
JPH10321651A (ja) | 半導体装置 | |
JP3061715B2 (ja) | 樹脂封止型半導体装置 | |
JPH10214911A (ja) | 半導体装置搭載用基板 | |
JP2583405B2 (ja) | 半導体装置用リードフレーム | |
JPS63136550A (ja) | 半導体装置 | |
JPH08330714A (ja) | 半導体フラットパッケージの表面実装方法及び半導体フラットパッケージ用実装配線板 | |
JPH0758268A (ja) | 半導体装置及びリードフレーム | |
JPH08115943A (ja) | 樹脂封止型半導体装置 | |
JPH1092872A (ja) | テープキャリアパッケージテープ配線基板のダミーリード構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031021 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |