JP5574667B2 - パッケージ、半導体装置、それらの製造方法及び機器 - Google Patents
パッケージ、半導体装置、それらの製造方法及び機器 Download PDFInfo
- Publication number
- JP5574667B2 JP5574667B2 JP2009242784A JP2009242784A JP5574667B2 JP 5574667 B2 JP5574667 B2 JP 5574667B2 JP 2009242784 A JP2009242784 A JP 2009242784A JP 2009242784 A JP2009242784 A JP 2009242784A JP 5574667 B2 JP5574667 B2 JP 5574667B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame member
- semiconductor element
- side wall
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 description 25
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000017525 heat dissipation Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000005452 bending Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 241000272168 Laridae Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明に係る半導体装置は、枠部材と、前記枠部材の外側の側壁よりも内側に配置され半導体素子と、ボンディングワイヤによって前記半導体素子に接続された第1の部分、及び、前記枠部材の外側の側壁から突出し実装基板との接続に用いられる部分を有する第1のリードと、ボンディングワイヤによって前記半導体素子に接続された第2の部分、及び、前記枠部材の内側の側壁から突出し実装基板との接続に用いられる部分を有する第2のリードと、を備えることを特徴とする。
本発明に係る半導体素子を搭載するためのパッケージの製造方法は、外側支持部から内側に延びる第1のリードと、前記外側支持部の内側に位置する内側支持部から外側に前記第1のリードの先端に向かって延びる第2のリードとを有するリードフレームの上に、開口部を有する枠部材を、前記第1のリードの外側の部分が前記枠部材の外側において露出し、且つ前記第2のリードの内側の部分が前記開口部において露出するように形成する工程と、前記第1のリードから前記外側支持部を切り離し、前記第2のリードから前記内側支持部を切り離す工程とを有することを特徴とする。
本発明に係る半導体装置の製造方法は、外側支持部から内側に延びる第1のリードと、前記外側支持部の内側に位置する内側支持部から外側に延びる第2のリードとを有するリードフレームの上に、開口部を有する枠部材を、前記第1のリードの外側の部分が前記枠部材の外側において露出し、且つ前記第2のリードの内側の部分が前記開口部において露出するように形成する工程と、前記第1のリードから前記外側支持部を切り離し、前記第2のリードから前記内側支持部を切り離す工程と、前記開口部を覆う位置に半導体素子を配置する工程と、前記半導体素子をボンディングワイヤによって前記第1のリード及び前記第2のリードに接続する工程とを有することを特徴とする。
図1を用いて本実施形態のパッケージ100の一例を説明する。図1(a)はパッケージ100の平面図を示し、図1(b)はパッケージ100のA−A´断面図を示す。パッケージ100は、第1のリード1、第2のリード2、及び枠部材3を備える。本実施形態の枠部材3は互いに隣接した内周部3aと外周部3bとを有し、内周部3aの高さよりも外周部3bの高さが高い凹状の形状となっている。枠部材3は、例えば樹脂で形成される。枠部材3は内周部3aに開口部4を有し、開口部4により枠部材3は上下方向に貫通している。本明細書では、半導体素子が搭載される側を上方向とし、基板側を下方向とする。枠部材3には、外周部に複数の第1のリード1が形成されており、内周部に複数の第2のリード2が形成されている。
図4を用いて本実施形態のパッケージ400の一例を説明する。図4はパッケージ400の断面図を表す。パッケージ400の平面図は、図1(a)に示された第1の実施形態のパッケージ100の平面図と同様であるため省略する。パッケージ400は、突出部1c、2cの形状が第1の実施形態のパッケージ100と異なる。パッケージ400では、突出部1c、2cは折り曲げ加工が施されており、ガルウイング状となっている。すなわち、枠部材3から見た場合に、突出部1c、2cは水平方向遠方に延び、一度折れ曲がって枠部材3の下方向に延び、さらにもう一度折れ曲がって水平方向遠方に延びる。折り曲げ加工の形状については、ガルウイング状に限定されるものではなく、突出部1c、2cの先端が枠部材3の下面よりも下に位置するように、突出部1c、2cが曲がっていればよい。
図6を用いて本実施形態のパッケージ600の一例を説明する。図6はパッケージ600の断面図を表す。パッケージ600の平面図は、図1(a)に示された第1の実施形態のパッケージ100の平面図と同様であるため省略する。パッケージ600は、突出部1d、2dの形状が第1の実施形態のパッケージ100と異なる。パッケージ400では、突出部1d、2dは折り曲げ加工が施されており、DIPタイプやSIPタイプと同様に、搭載される半導体素子に対して垂直な方向に突出部1d、2dの先端が向いている。
Claims (13)
- 半導体素子を搭載するためのパッケージであって、
枠部材と、
前記半導体素子との接続に用いられる第1の部分、及び、前記枠部材の外側の側壁から突出し実装基板との接続に用いられる部分を有する第1のリードと、
前記半導体素子との接続に用いられる第2の部分、及び、前記枠部材の内側の側壁から突出し実装基板との接続に用いられる部分を有する第2のリードと
を備え、
前記外側の側壁に沿って複数の前記第1のリードが設けられ、前記内側の側壁に沿って複数の前記第2のリードが設けられ、前記外側の側壁と前記内側の側壁との間に前記第1の部分及び前記第2の部分が位置しており、
前記外側の側壁から前記第1のリードの前記突出した部分の先端とは反対側の先端までの距離が、前記外側の側壁から前記第2のリードの前記突出した部分の先端とは反対側の先端までの距離よりも小さいことを特徴とするパッケージ。 - 前記第1のリードの前記突出した部分の先端及び前記第2のリードの前記突出した部分の先端が前記枠部材の下面よりも下に位置するように、前記第1のリードの前記突出した部分及び前記第2のリードの前記突出した部分が曲がっていることを特徴とする請求項1に記載のパッケージ。
- 前記第1のリードの前記突出した部分の先端及び前記第2のリードの前記突出した部分の先端が前記半導体素子の面に直交する方向に向くように、前記第1のリードの前記突出した部分及び前記第2のリードの前記突出した部分が曲がっていることを特徴とする請求項1に記載のパッケージ。
- 請求項1乃至3のいずれか1項に記載のパッケージと、
前記枠部材の前記外側の側壁よりも内側に配置され、前記第1のリードの前記第1の部分及び前記第2のリードの前記第2の部分に接続された半導体素子と
を備えることを特徴とする半導体装置。 - 前記半導体素子は、ボンディングワイヤによって前記第1の部分及び前記第2の部分と接続されていることを特徴とする請求項4に記載の半導体装置。
- 枠部材と、
前記枠部材の外側の側壁よりも内側に配置され半導体素子と、
ボンディングワイヤによって前記半導体素子に接続された第1の部分、及び、前記枠部材の外側の側壁から突出し実装基板との接続に用いられる部分を有する第1のリードと、
ボンディングワイヤによって前記半導体素子に接続された第2の部分、及び、前記枠部材の内側の側壁から突出し実装基板との接続に用いられる部分を有する第2のリードと、
を備えることを特徴とする半導体装置。 - 前記外側の側壁と前記内側の側壁との間に前記第1の部分及び前記第2の部分が位置していることを特徴とする請求項6に記載の半導体装置。
- 前記第1のリードの前記突出した部分及び前記第2のリードの前記突出した部分が曲がっていることを特徴とする請求項6又は7に記載の半導体装置。
- 前記半導体素子の面に対して垂直な方向において前記半導体素子と前記枠部材とが重なることを特徴とする請求項4乃至8のいずれか1項に記載の半導体装置。
- 請求項4乃至9のいずれか1項に記載の半導体装置と、
前記第1のリードの前記突出した部分および前記第2のリードの前記突出した部分の各々が半田接合された実装基板と
を備えることを特徴とする機器。 - 半導体素子を搭載するためのパッケージの製造方法であって、
外側支持部から内側に延びる第1のリードと、前記外側支持部の内側に位置する内側支持部から外側に前記第1のリードの先端に向かって延びる第2のリードとを有するリードフレームの上に、開口部を有する枠部材を、前記第1のリードの外側の部分が前記枠部材の外側において露出し、且つ前記第2のリードの内側の部分が前記開口部において露出するように形成する工程と、
前記第1のリードから前記外側支持部を切り離し、前記第2のリードから前記内側支持部を切り離す工程と
を有することを特徴とする製造方法。 - 半導体装置の製造方法であって、
外側支持部から内側に延びる第1のリードと、前記外側支持部の内側に位置する内側支持部から外側に延びる第2のリードとを有するリードフレームの上に、開口部を有する枠部材を、前記第1のリードの外側の部分が前記枠部材の外側において露出し、且つ前記第2のリードの内側の部分が前記開口部において露出するように形成する工程と、
前記第1のリードから前記外側支持部を切り離し、前記第2のリードから前記内側支持部を切り離す工程と、
前記開口部を覆う位置に半導体素子を配置する工程と、
前記半導体素子をボンディングワイヤによって前記第1のリード及び前記第2のリードに接続する工程と
を有することを特徴とする製造方法。 - 前記リードフレームにおいて、前記第1のリードの先端と、前記第2のリードの先端とが対向していることを特徴とする請求項12に記載の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009242784A JP5574667B2 (ja) | 2009-10-21 | 2009-10-21 | パッケージ、半導体装置、それらの製造方法及び機器 |
US12/893,103 US20110089544A1 (en) | 2009-10-21 | 2010-09-29 | Package, manufacturing method thereof, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009242784A JP5574667B2 (ja) | 2009-10-21 | 2009-10-21 | パッケージ、半導体装置、それらの製造方法及び機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011091170A JP2011091170A (ja) | 2011-05-06 |
JP2011091170A5 JP2011091170A5 (ja) | 2012-12-06 |
JP5574667B2 true JP5574667B2 (ja) | 2014-08-20 |
Family
ID=43878658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009242784A Expired - Fee Related JP5574667B2 (ja) | 2009-10-21 | 2009-10-21 | パッケージ、半導体装置、それらの製造方法及び機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110089544A1 (ja) |
JP (1) | JP5574667B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978675B2 (en) | 2015-11-20 | 2018-05-22 | Canon Kabushiki Kaisha | Package, electronic component, and electronic apparatus |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4607276A (en) * | 1984-03-08 | 1986-08-19 | Olin Corporation | Tape packages |
US4542259A (en) * | 1984-09-19 | 1985-09-17 | Olin Corporation | High density packages |
US4839716A (en) * | 1987-06-01 | 1989-06-13 | Olin Corporation | Semiconductor packaging |
US4989069A (en) * | 1990-01-29 | 1991-01-29 | Motorola, Inc. | Semiconductor package having leads that break-away from supports |
JP3061954B2 (ja) * | 1991-08-20 | 2000-07-10 | 株式会社東芝 | 半導体装置 |
JP2982450B2 (ja) * | 1991-11-26 | 1999-11-22 | 日本電気株式会社 | フィルムキャリア半導体装置及びその製造方法 |
JPH0653277A (ja) * | 1992-06-04 | 1994-02-25 | Lsi Logic Corp | 半導体装置アセンブリおよびその組立方法 |
US5828126A (en) * | 1992-06-17 | 1998-10-27 | Vlsi Technology, Inc. | Chip on board package with top and bottom terminals |
US5497032A (en) * | 1993-03-17 | 1996-03-05 | Fujitsu Limited | Semiconductor device and lead frame therefore |
US5451715A (en) * | 1993-08-11 | 1995-09-19 | Sgs-Thomson Microelectronics, Inc. | Molded package integrated circuit with electrochemical cell |
US6339191B1 (en) * | 1994-03-11 | 2002-01-15 | Silicon Bandwidth Inc. | Prefabricated semiconductor chip carrier |
JPH07249723A (ja) * | 1994-03-11 | 1995-09-26 | Fujitsu Miyagi Electron:Kk | 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム |
JP2780649B2 (ja) * | 1994-09-30 | 1998-07-30 | 日本電気株式会社 | 半導体装置 |
JPH09102575A (ja) * | 1995-09-11 | 1997-04-15 | Internatl Business Mach Corp <Ibm> | 配線上の飛びの無いリードオン・チップのリードフレーム構成 |
JP3404446B2 (ja) * | 1996-04-24 | 2003-05-06 | シャープ株式会社 | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 |
JP2825084B2 (ja) * | 1996-08-29 | 1998-11-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5689091A (en) * | 1996-09-19 | 1997-11-18 | Vlsi Technology, Inc. | Multi-layer substrate structure |
KR100242994B1 (ko) * | 1996-12-28 | 2000-02-01 | 김영환 | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 |
JP3564970B2 (ja) * | 1997-02-17 | 2004-09-15 | セイコーエプソン株式会社 | テープキャリアおよびこれを用いたテープキャリアデバイス |
CA2233385C (en) * | 1997-03-27 | 2002-10-22 | Nec Corporation | Electronic-circuit assembly and manufacturing method thereof |
US5889658A (en) * | 1997-11-25 | 1999-03-30 | Motorola, Inc. | Package assembly for an electronic component |
JPH11186462A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 半導体装置と電子機器 |
JP2000049184A (ja) * | 1998-05-27 | 2000-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6720207B2 (en) * | 2001-02-14 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
JP2005093494A (ja) * | 2003-09-12 | 2005-04-07 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US7245007B1 (en) * | 2003-09-18 | 2007-07-17 | Amkor Technology, Inc. | Exposed lead interposer leadframe package |
DE102006012781B4 (de) * | 2006-03-17 | 2016-06-16 | Infineon Technologies Ag | Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung |
KR100850666B1 (ko) * | 2007-03-30 | 2008-08-07 | 서울반도체 주식회사 | 메탈 pcb를 갖는 led 패키지 |
-
2009
- 2009-10-21 JP JP2009242784A patent/JP5574667B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-29 US US12/893,103 patent/US20110089544A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978675B2 (en) | 2015-11-20 | 2018-05-22 | Canon Kabushiki Kaisha | Package, electronic component, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2011091170A (ja) | 2011-05-06 |
US20110089544A1 (en) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6777819B2 (en) | Semiconductor package with flash-proof device | |
US20070108561A1 (en) | Image sensor chip package | |
EP0690297A1 (en) | Package for electrical components and method for making | |
KR20190066196A (ko) | 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈 | |
JP2005079536A (ja) | 固体撮像装置の製造方法 | |
US20090290054A1 (en) | Solid-state imaging device | |
JP6239147B2 (ja) | 半導体パッケージ | |
TWI613782B (zh) | 半導體裝置 | |
JPWO2006075381A1 (ja) | カメラモジュールおよび半導体装置 | |
JP2006269841A (ja) | 固体撮像装置 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
KR101388857B1 (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
JP5574667B2 (ja) | パッケージ、半導体装置、それらの製造方法及び機器 | |
JP6597499B2 (ja) | 半導体装置およびその製造方法 | |
JP6131308B2 (ja) | カメラモジュール及びその製造方法 | |
JP4859016B2 (ja) | 半導体パッケージ | |
JP2006332686A (ja) | 固体撮像装置 | |
JP2007150044A (ja) | 半導体装置 | |
CN112897451A (zh) | 传感器封装结构及其制作方法和电子设备 | |
JP6494723B2 (ja) | 半導体パッケージ | |
JP2006278743A (ja) | 固体撮像装置 | |
JP6184106B2 (ja) | 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置 | |
JP2009158825A (ja) | 半導体装置 | |
JP4994883B2 (ja) | 樹脂封止型半導体装置 | |
KR20090012378A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140701 |
|
LAPS | Cancellation because of no payment of annual fees |