JPH11186462A - 半導体装置と電子機器 - Google Patents

半導体装置と電子機器

Info

Publication number
JPH11186462A
JPH11186462A JP9350440A JP35044097A JPH11186462A JP H11186462 A JPH11186462 A JP H11186462A JP 9350440 A JP9350440 A JP 9350440A JP 35044097 A JP35044097 A JP 35044097A JP H11186462 A JPH11186462 A JP H11186462A
Authority
JP
Japan
Prior art keywords
wiring film
semiconductor device
elastic material
adhesive
insulating elastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9350440A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀幸 高橋
Haruhiko Makino
晴彦 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9350440A priority Critical patent/JPH11186462A/ja
Priority to US09/212,386 priority patent/US6576984B2/en
Publication of JPH11186462A publication Critical patent/JPH11186462A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子１と、絶縁性樹脂をベース４
とし該半導体素子１の各電極２と接続された配線膜５及
び外部端子７を有する配線フィルム３とを絶縁性弾性材
９を介して接着剤１０、１０により接着した半導体装置
において、絶縁性弾性材９が低い温度でゴム弾性を失う
ことを防止し、以て半導体装置自身の、更には半導体装
置を用いた電子機器の信頼性を高める。 【解決手段】 絶縁性弾性材９として製造過程及び使用
時の環境下、例えば−６５〜１５５℃の温度範囲下にお
いて常にゴム弾性を持つ材料を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
半導体素子と、絶縁性樹脂をベースとし該半導体素子の
各電極と接続された配線膜及び外部端子を有する配線フ
ィルムとを絶縁性弾性材を介して接着した半導体装置
と、それを用いた電子機器に関する。
【０００２】
【従来の技術】半導体装置として、半導体素子の各電極
を配線フィルムを介して取り出すようにしたものがあ
り、ＣＳＰ（チップサイズパッケージ）タイプのものは
その一例である。電極の取り出しに用いる配線フィルム
は例えばポリイミド等の絶縁性樹脂をベースとし、それ
に例えば銅等からなる配線膜を形成したもので、各配線
膜の一端は半導体素子の各電極に例えば直接に接続さ
れ、他端には外部端子となる電極（例えば半田からなる
ボール状電極）が形成されている。そして、その配線フ
ィルムと半導体素子とは接着されている。
【０００３】ところで、このような配線フィルムを介し
て半導体素子の電極を取り出すタイプの半導体装置にお
いて必要な配線フィルム・半導体素子間の接続を絶縁性
弾性材を介して行うことが特表平６−５０４４０８号公
報により提案されている。それは使用中における温度変
化により、配線フィルムと半導体素子との熱膨張係数の
違いに起因してその間の相対的移動が生じ、半導体素子
の各電極と配線フィルムの電極との間に相対的移動を使
用とする力が作用し、歪みの増大、電極の破壊等が生じ
る。
【０００４】そして、上記公報には、絶縁性弾性材を用
いて半導体素子に対して配線フィルムを可動にでき、絶
縁性弾性材の押込コードが約２０〜７０であるというこ
とが記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、本願発
明者の実験によれば、上記公報で紹介された技術では実
用性に乏しいことが判明した。というのは、上述した技
術は一般的な理解では室温以上で弾性があるものを用い
ると解釈されるが、単に室温以上で弾性があるだけでは
製造過程及び使用時の環境下においてゴム弾性を常に保
持することができるとは限らず、例えば−５５℃という
ような低い温度下においては要求される効果が期待でき
ないからである。
【０００６】この点について詳しく説明する。元来、ゴ
ム弾性材はガラス転位温度以上であればゴム弾性を有す
るが、ガラス転位温度以下ではガラス状になり弾性を失
う。図１０は一般的なゴムであるＳＴＹＲＥＮＥ−ＢＵ
ＴＡＤＩＥＮＥ ＲＵＢＢＥＲについての相対的なヤン
グ率、損失弾性率の温度依存性を示す。具体的には、、
縦軸のＦＲＥＱＵＥＮＣＹはヤング率（弾性率）に対応
し、同じく縦軸のＤＡＭＰＩＮＧは損失弾性率に対応す
る。同図において実線はヤング率の温度による変化を示
し、破線は損失弾性率の温度による変化を示す。この図
から、このゴムは−３７℃がガラス転位温度であり、そ
れより低い温度ではガラス状になってゴム弾性を失って
しまうのである。
【０００７】しかるに、半導体装置は用途等により異な
るも一般的には−６５〜１５０℃の温度範囲で使用が可
能であることが要求され、一般的なゴムを配線フィルム
・半導体素子間の絶縁性弾性材と使用しても−３５℃以
下ではゴム弾性を失うことになり、その要求に応えるこ
とはできない。そして、その要求に応える必要性、その
ような要求に応える具体的手段については上記公報には
一切記載がない。
【０００８】そこで、本願発明者はその要求に応えるべ
く模索し、本発明を為すに至った。即ち、本発明は半導
体素子と、絶縁性樹脂をベースとし該半導体素子の各電
極と接続された配線膜及び外部端子を有する配線フィル
ムとを絶縁性弾性材を介して接着した半導体装置におい
て、絶縁性弾性材が低い温度でゴム弾性を失うことを防
止し、以て半導体装置自身の、更には半導体装置を用い
た電子機器の信頼性を高めることを目的とする。
【０００９】
【課題を解決するための手段】請求項１の半導体装置と
電子機器は、絶縁性弾性材が製造過程及び使用時の環境
下においてゴム弾性を保持する材料からなることを特徴
とする。
【００１０】従って、請求項１の半導体装置によれば、
製造過程及び使用時の環境下において常に絶縁性弾性材
がゴム弾性を持つので、温度変化による配線フィルム・
半導体素子間の相対的移動が常に許容される。依って、
絶縁性弾性材がゴム弾性を失うことにより配線フィルム
・半導体素子間の相対的移動が不能になることによって
生じていた半導体素子、特にその電極部近傍における歪
みの増大ないし破壊を防止することができ、半導体装置
の耐寒性、信頼度の向上を図ることができるのである。
【００１１】請求項４の電子機器は、半導体素子と、絶
縁性樹脂をベースとし該半導体素子の各電極と接続され
た配線膜及び外部端子を有する配線フィルムとを絶縁性
弾性材を介して接着してなり、該絶縁性弾性材が製造過
程及び使用時の環境下においてゴム弾性を保持する材料
からなる半導体装置を少なくとも有することを特徴とす
る。
【００１２】従って、請求項４の電子機器によれば、絶
縁性弾性材として製造過程及び使用時の環境下において
常にゴム弾性を持ち従って温度変化による配線フィルム
・半導体素子間の相対的移動が常に許容されるものを用
いた半導体装置を使用するので、電子機器の耐寒性、信
頼度の向上を図ることができる。
【００１３】
【発明の実施の形態】本発明半導体装置は、半導体素子
と、絶縁性樹脂をベースとし該半導体素子の各電極と接
続された配線膜及び外部端子を有する配線フィルムとを
絶縁性弾性材を介して接着した半導体装置において、上
記絶縁性弾性材が製造過程及び使用時の環境下において
ゴム弾性を保持する材料からなることを特徴とするもの
であり、ＣＳＰ（チップサイズパッケージ）タイプのも
のに適用することができることは勿論のことＢＧＡ（ボ
ールグリッドアレイ）タイプのもの等、半導体素子の各
電極を配線フィルムによりこの外部電極から取り出すタ
イプの半導体装置一般に適用でき、リング（外周リン
グ）を有するものにも有しないものにも適用される。ま
た、配線フィルムの配線膜の一端と半導体素子とを直接
ボンディングするものもあれば、ワイヤ（ボンディング
ワイヤ）を介して接続するワイヤボンド型のものもある
が、本発明半導体装置はそのどれにも適用することがで
きる。
【００１４】製造過程とは、半導体素子を配線フィルム
等により実装する過程をいい、ウェハ状態で半導体素子
の各要素を製造するプロセスは含まれない。製造過程及
び使用時の環境下は、半導体装置或いはそれを用いた電
子機器の種類、用途等により異なり、一般の半導体装
置、電子機器においては−６５〜１５５℃であるが、例
えば−５０〜１２０℃でも良い場合もある。そして、本
発明において絶縁性弾性材として用いるものは種類、用
途等により定められた温度範囲においてゴム弾性を保持
する材料であるが、その具体例を挙げると、一つはラバ
ロン（三菱化学株式会社製の商品名）のＳシリーズ、Ｍ
シリーズ等の一連の製品群がある。これは、熱可塑性エ
ラストマーであり、これのベースポリマーは米国Ｓｈｅ
ｌｌ Ｃｈｅｍｃａｌ社のＳ・Ｅ・Ｂ・Ｓ（水添ＳＢＳ
ブロックコポリマー）を使用している。そして、使用温
度範囲が−６５〜１２０℃であり、耐寒性に優れ、特に
老化性に関しては加硫ゴムよりもかなり好ましい特性を
有し、老化が少ないのである。従って、本発明の実施に
は極めて好適であるといえる。図４はＢｕｔａｄｉｅｎ
ｅ Ｍｏｎｕｍｅｒと、Ｐｏｌｙｂｕｔａｄｉｅｎｅ
ＳＢＳタイプと、Ｅｔｈｙｌｎｅ／ｂｕｔｙｌｅｎｅ
ＳＥＢＳタイプについての構造を比較するものである。
【００１５】また、ＥＰＩＯＮ（エピオン：鐘淵化学工
業の商品名）は本発明の実施に好適な別の例である。こ
れはポリイソブチレン系液状樹脂で、信頼性評価温度Ｔ
ｇが−５０℃以下と低いのである。図５はそのエピオン
の化学構造設計図、図６は同じく硬化反応機構図、図７
は商品ベースでのエピオンの化学構造図、図８はこのエ
ピオン（そのうちの特にＢ１９１０Ｂ）と、他のエラス
トマーとの貯蔵粘弾性率の温度依存性の比較図である。
図９はエピオンＢシリーズの三種の貯蔵粘弾性率の温度
依存性の比較図である。但し、これらは飽くまで一例で
あり、これ以外のものを用いうることはいうまでもな
い。
【００１６】本発明半導体装置は各種電子機器に用いる
ことができるが、特に携帯電話等小型化が要求される電
子機器に良く用いられ得る。従って、極寒の地において
使用される携帯電話等の電子機器に本発明半導体装置を
用いることにより、該電子機器の耐寒性を向上させるこ
とができる。
【００１７】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１は本発明半導体装置の第１の実施例を示す
ものである。図面において、１は半導体素子、２は該半
導体素子１の表面の周縁部に配設された電極、３は該電
極の取り出しに用いる配線フィルムであり、例えばポリ
イミド等の絶縁性樹脂をベース４とし、その一方の表面
に例えば銅からなる配線膜５を形成し、ベース４に該配
線膜５を露出させる電極形成孔６を形成し、該電極形成
孔６に例えば半田からなるボール電極７を形成したもの
で、このボール電極７が外部端子を成す。
【００１８】８はリング（外周リング）で、配線フィル
ム３の一部を成し、半導体素子をボンディングすべきと
ころを囲繞するように形成されており、例えば銅からな
り、補強機能を果たすのみならず、電源の例えばグラン
ド電極と接続されて静電シールド機能を果たし、耐ノイ
ズ性を高める。
【００１９】９は絶縁性弾性材で、上記半導体素子１
と、配線フィルム３との間に介在する。１０、１０は該
絶縁性弾性材９と、半導体素子１及び配線フィルム３と
を接着する接着剤であり、半導体素子１と配線フィルム
３とは、間に絶縁性弾性材９を挟んで接着剤１０、１０
により接着されている。接着剤１０は例えばゴム状のシ
リコーン樹脂或いはエポキシ樹脂等が好適であるが、耐
熱性のある熱可塑材であれば他の樹脂であっても良い。
しかし、可能な限り低い温度でゴム弾性を保持できるも
のが好ましい。従って、例えばエピオンの加熱硬化型：
Ａタイプを用いるのも良い。
【００２０】１１はリング８と絶縁性弾性材９との間に
介在するゴム弾性接着剤である。この材料はできるだけ
接着剤１０と同じか同系列の樹脂を用いることが好まし
く、耐熱性、熱可塑性、耐寒性のあることが望まれる。
従って、例えばゴム状のシリコーン樹脂或いはエポキシ
樹脂等が好適であるといえるが、それに限定されないこ
と前述の通りである。例えばエピオンの加熱硬化型：Ａ
タイプを用いるのも良い。
【００２１】１２、１２は該ゴム弾性接着剤１１の上下
両側にてリング８と、配線フィルム３及び半導体素子１
との間を固定する接着剤である。該接着剤１２、１２は
半導体装置強度が問題となる場合に上記ゴム弾性接着剤
１１を補強するために形成されるもので、強度が問題に
ならない場合には必要としない。しかし、接着剤１２を
必要とするときは、リング８と近似した線膨張係数を有
するものを用いることが好ましい。さもないと接着剤１
２が熱ストレスにより歪みが生じ、補強機能が低下する
おそれがあるからである。
【００２２】ところで、上記絶縁性弾性材９は製造過程
及び使用時の環境下においてゴム弾性を保持する材料か
らなる。この材料としては、例えば、ラバロン（三菱化
学株式会社製の商品名）のＳシリーズ、Ｍシリーズ等の
一連の製品群が好適である。これは、熱可塑性エラスト
マーであり、これのベースポリマーは米国ＳｈｅｌｌＣ
ｈｅｍｃａｌ社のＳ・Ｅ・Ｂ・Ｓ（水添ＳＢＳブロック
コポリマー）を使用しており、主成分の分子構造は図４
に示すとおりである。これの使用温度範囲は−６５〜１
２０℃であり、耐寒性に優れ、特に老化性に関しては加
硫ゴムよりもかなり好ましい特性を有し、老化が少な
い。また、ＥＰＩＯＮ（エピオン：鐘淵化学工業の商品
名）も好適である。というのは、これはポリイソブチレ
ン系液状樹脂で、信頼性評価温度Ｔｇが−５０℃以下と
低いからである。図５はその化学構造設計を示し、図６
はその硬化反応機構を示し、図７は商品ベースの化学構
造を示す。そして、このようなエピオンは図８、図９に
示すような弾性率温度依存性を有するからである。
【００２３】このような半導体装置によれば、製造過程
及び使用時の環境下において常に絶縁性弾性材がゴム弾
性を持つので、温度変化によるリング・配線フィルム・
半導体素子相互間の相対的移動が常に許容されると共
に、リング・配線フィルム・半導体素子間の絶縁性弾性
材を該リングと近似した線膨張率を有する接着剤により
保護することができ、リング付き半導体装置の信頼度を
より高めることができる。
【００２４】図２（Ａ）、（Ｂ）は上記半導体装置の製
造方法の一例を工程順に示すものである。先ず、図２
（Ａ）に示すように、配線フィルム３と、両面を未反応
接着剤１０、１０でコーティングした絶縁性弾性材９
（尚、未反応接着材１０、１０と同じ未反応接着材を絶
縁性弾性材９として形成して接着するようにしても良
く、本発明はこの場合も含む。）、半導体素子１を用意
する。次に、図２（Ｂ）に示すように、配線フィルム３
及び半導体素子１を絶縁性弾性材９の両面に上記未反応
接着剤１０、１０を介して接着し、キュアしてその接着
剤１０、１０を硬化し、更に、配線フィルム３の各配線
膜５をそれと対応する、半導体素子１の電極２にボンデ
ィングし、更にそのボンディングした配線膜５のベース
４から食み出した部分を該接着剤１０と同系の接着剤１
１により封止し固定する。図２（Ｂ）はその固定が終了
した状態を示す。
【００２５】その後、更にその接着剤１１によりゴム弾
性９・リング８間を封止し、しかる後、接着剤１２、１
２によりリング８と配線フィルム３及び半導体素子１と
の間を接着剤１１両面にて固定する。
【００２６】尤も、上記配線膜５のボンディング後に、
接着剤１１によりその配線膜５を固めるとき、ついでに
該接着剤１１により絶縁性弾性材９とリング８との間を
同時に固めるようにしても良い。勿論、上述したよう
に、接着剤１１によりその配線膜５を保護し、キュアに
より該接着剤１１を硬化させたのち、更にその接着剤１
１とリング８との間に該接着剤１１と同系統の接着剤１
１を充填し固めるようにしても良いが、補強強度をより
高めるという趣旨からその固めに使用する接着剤として
上記接着剤１１とは別のより補強効果の強い接着剤を用
いることもできる。
【００２７】また更に、接着剤１２、１２をそのリング
８・絶縁性弾性材９間の接着剤１１の両側に形成しても
良いし、強度上必要でなければしなくてもよい。このよ
うに、材料の異なる樹脂材料が接する場合、その間の密
着性が良好であることが耐湿性の面から重要である。ま
た、配線フィルム３と半導体素子１との応力を考えた場
合、これらの接着剤１１、１２は低応力材（低膨張係
数、低ヤング率、耐寒性良好等の諸性質）である必要が
ある。即ち、インナーリード、半導体素子等が、実装時
の配線フィルムの温度変化に反応して相対的に移動し得
るようにすることが好ましい。従って、絶縁性弾性材９
は勿論のこと、各接着剤１０、１１、更には接着剤１２
にも低温から高温に至る広い範囲でゴム弾性を持つもの
を用いることが好ましい。従って、例えば上述したエピ
オンの加熱硬化型：Ａタイプのものが接着剤１０、１１
等として好適である。
【００２８】このような半導体装置によれば、半導体素
子１の電極と配線フィルム３の配線膜５を介して接続さ
れた半田ボール電極７は絶縁性弾性材９、接着剤１０、
１１、１２が広い温度範囲でゴム弾性を保持するので、
組立過程、実装後（使用時も含む）における温度変化に
よる半導体装置の各材料の線熱膨張係数の違いによる歪
をその絶縁性弾性材９等により吸収することができる。
【００２９】そして、配線フィルム３の配線膜５は半導
体素子１の電極２にボンディングされたものもされてい
ないものも同じ材料の接着剤１０、１１により封止され
保護を受けているので、異なる材料の接着剤により封止
ないし保護された場合のように境界で応力が発生しそれ
によるダメージを受けるというおそれはない。
【００３０】そして、接着剤１０、１１、１２としてで
きるだけ同じ樹脂、ないし同系統の樹脂を用いることと
すれば、更にこれらと同じ系統の樹脂を絶縁性弾性材９
として用いることにより、その間に生じる応力を非常に
少なくすることができ、応力的に有利にできる。
【００３１】そして、配線フィルム３・半導体素子１間
に絶縁性弾性材９を介在させ、該絶縁性弾性材９として
製造過程及び使用時の環境下において常にゴム弾性を持
つものを用いるので、例えば−６５ないし１５５℃の温
度範囲でのヒートサイクル下における過酷な信頼性テス
トにも耐え得る。
【００３２】図３は本発明半導体装置を用いた電子機器
の一例（携帯電話）Ａを示す一部切欠斜視図で、この電
子機器Ａの内部にはマザーボードＢに搭載された本発明
に係る半導体装置Ｃが存在し、配線フィルムの内部回路
の少なくとも一部を成している。
【００３３】
【発明の効果】請求項１の半導体装置によれば、製造過
程及び使用時の環境下において常に絶縁性弾性材がゴム
弾性を持つので、温度変化による配線フィルム・半導体
素子間の相対的移動が常に許容される。依って、絶縁性
弾性材がゴム弾性を失うことにより配線フィルム・半導
体素子間の相対的移動が不能になることによって生じて
いた半導体素子、特にその電極部近傍における歪みの増
大ないし破壊を防止することができ、半導体装置の耐寒
性、信頼度の向上を図ることができる。
【００３４】請求項２の半導体装置によれば、半導体素
子及び配線フィルムと、絶縁性弾性材との接続を行う接
着剤と同じか同一系統の接着剤により、配線膜の半導体
素子の電極と接続された部分及びその近傍を封止してな
るので、その接着剤間に歪みが生じるおそれがない。従
って、その配線膜が歪みを生じるおそれを伴うことなく
保護され得る 請求項３の半導体装置によれば、リングと配線フィルム
との間の接着剤両面に該リングと近似した線膨張率を有
する接着剤を形成してなるので、該接着剤により半導体
装置をより完全に補強することができ、熱ストレスから
リング、配線フィルム、半導体素子の相互間をより完全
に保護することができる。
【００３５】請求項４の電子機器によれば、絶縁性弾性
材として製造過程及び使用時の環境下において常にゴム
弾性を持ち従って温度変化による配線フィルム・半導体
素子間の相対的移動が常に許容されるものを用いた半導
体装置を使用するので、電子機器の耐寒性、信頼度の向
上を図ることができる。
【図面の簡単な説明】
【図１】本発明半導体装置の第１の実施例を示す断面図
である。
【図２】（Ａ）、（Ｂ）は上記第１の実施例の製造方法
を順に説明する断面図である。
【図３】図１の半導体装置を用いた電子機器（携帯電
話）を示す一部切欠斜視図である。
【図４】Ｂｕｔａｄｉｅｎｅ Ｍｏｎｕｍｅｒと、Ｐｏ
ｌｙｂｕｔａｄｉｅｎｅ ＳＢＳタイプと、Ｅｔｈｙｌ
ｎｅ／ｂｕｔｙｌｅｎｅ ＳＥＢＳタイプについて比較
して示す構造図である。
【図５】上記絶縁性弾性材として用い得る材料の一例で
あるエピオンの化学構造設計図である。
【図６】上記エピオンの硬化反応機構図である。
【図７】上記エピオンの商品ベースでの化学構造図であ
る。
【図８】上記エピオン（そのうちの特にＢ１９１０Ｂ）
と、他のエラストマーとの貯蔵粘弾性率の温度依存性の
比較図である。
【図９】上記エピオンのＢシリーズの三種の貯蔵粘弾性
率の温度依存性の比較図である。
【図１０】一般的なゴムであるＳＴＹＲＥＮＥ−ＢＵＴ
ＡＤＩＥＮＥ ＲＵＢＢＥＲについての相対的なヤング
率、損失弾性率の温度依存性を示し、実線は相対的なヤ
ング率を、破線は相対的な損失弾性率を示す。具体的に
は、縦軸のＦＲＥＱＵＥＮＣＹはヤング率（弾性率）に
対応し、同じく縦軸のＤＡＭＰＩＮＧは損失弾性率に対
応する。同図において実線はヤング率の温度による変化
を示し、破線は損失弾性率の温度による変化を示す。
【符号の説明】
１・・・半導体素子、２・・・半導体素子の電極、３・
・・配線フィルム、４・・・ベース、５・・・配線膜、
７・・・外部端子（半田ボール電極）、８・・・リン
グ、９・・・絶縁性弾性材（製造過程及び使用時の環境
下、例えば−６５〜１５５℃の温度範囲下において常に
ゴム弾性を持つ）、１０、１１、１２・・・接着剤、Ａ
・・・電子機器（携帯電話）、Ｂ・・・マザーボード、
Ｃ・・・半導体装置。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、絶縁性樹脂をベースとし
    該半導体素子の各電極と接続された配線膜及び外部端子
    を有する配線フィルムとを絶縁性弾性材を介して接着し
    た半導体装置において、 上記絶縁性弾性材が製造過程及び使用時の環境下におい
    てゴム弾性を保持する材料からなることを特徴とする半
    導体装置。
  2. 【請求項２】 半導体素子及び配線フィルムと、絶縁性
    弾性材との接続を該絶縁性弾性材両表面に形成された接
    着剤にて接着し、 上記配線フィルムの配線膜の上記半導体素子の電極と接
    続された部分及びその近傍を上記接着剤と同じか同一系
    統の接着剤にて封止してなることを特徴とする請求項１
    記載の半導体装置
  3. 【請求項３】 配線フィルムの周縁部に導電性材料から
    なるリングを有し、 上記リングと配線フィルム間に接着剤が充填され、 上記リングと上記配線フィルムとの間の接着剤両面に該
    リングと近似した線膨張率を有する接着剤を形成してな
    ることを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 半導体素子と、絶縁性樹脂をベースとし
    該半導体素子の各電極と接続された配線膜及び外部端子
    を有する配線フィルムとを絶縁性弾性材を介して接着し
    てなり、該絶縁性弾性材が製造過程及び使用時の環境下
    においてゴム弾性を保持する材料からなる半導体装置を
    少なくとも有することを特徴とする電子機器。
JP9350440A 1997-12-19 1997-12-19 半導体装置と電子機器 Pending JPH11186462A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9350440A JPH11186462A (ja) 1997-12-19 1997-12-19 半導体装置と電子機器
US09/212,386 US6576984B2 (en) 1997-12-19 1998-12-16 Semiconductor apparatus and electronic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9350440A JPH11186462A (ja) 1997-12-19 1997-12-19 半導体装置と電子機器

Publications (1)

Publication Number Publication Date
JPH11186462A true JPH11186462A (ja) 1999-07-09

Family

ID=18410518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9350440A Pending JPH11186462A (ja) 1997-12-19 1997-12-19 半導体装置と電子機器

Country Status (2)

Country Link
US (1) US6576984B2 (ja)
JP (1) JPH11186462A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068295A (ja) * 1998-08-25 2000-03-03 Tomoegawa Paper Co Ltd 電子部品用接着フィルム
JP2002294198A (ja) * 2001-03-29 2002-10-09 Sumitomo Bakelite Co Ltd 半導体用樹脂ペースト及び半導体装置
JP2003510835A (ja) * 1999-08-19 2003-03-18 マイクロン・テクノロジー・インコーポレーテッド 機械的に予備形成された電導性リードを提供するための装置および方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
KR20040069513A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
WO2005042785A1 (en) * 2003-10-30 2005-05-12 North Carolina State University Electrochemical detection of nucleic acid hybridization
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
US20120199960A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Wire bonding for interconnection between interposer and flip chip die
US20160317068A1 (en) * 2015-04-30 2016-11-03 Verily Life Sciences Llc Electronic devices with encapsulating silicone based adhesive

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888634A (en) * 1987-07-24 1989-12-19 Linear Technology Corporation High thermal resistance bonding material and semiconductor structures using same
US5538771A (en) * 1991-06-28 1996-07-23 Furukawa Electric Co., Ltd. Semiconductor wafer-securing adhesive tape
US5331205A (en) * 1992-02-21 1994-07-19 Motorola, Inc. Molded plastic package with wire protection
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
DE19638256A1 (de) * 1996-09-19 1998-03-26 Basf Ag Thermoplastische Formmassen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068295A (ja) * 1998-08-25 2000-03-03 Tomoegawa Paper Co Ltd 電子部品用接着フィルム
JP2003510835A (ja) * 1999-08-19 2003-03-18 マイクロン・テクノロジー・インコーポレーテッド 機械的に予備形成された電導性リードを提供するための装置および方法
JP2002294198A (ja) * 2001-03-29 2002-10-09 Sumitomo Bakelite Co Ltd 半導体用樹脂ペースト及び半導体装置

Also Published As

Publication number Publication date
US20020003300A1 (en) 2002-01-10
US6576984B2 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
US5651179A (en) Method for mounting a semiconductor device on a circuit board
KR100614430B1 (ko) 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법
KR100380107B1 (ko) 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지
US6410988B1 (en) Thermally enhanced and mechanically balanced flip chip package and method of forming
JPH11186462A (ja) 半導体装置と電子機器
JPH09260533A (ja) 半導体装置及びその実装構造
KR100590146B1 (ko) 반도체 장치 및 그 제조 방법
JPH10125825A (ja) チップ型デバイスの封止構造およびその封止方法
KR100216100B1 (ko) 플립 칩 반도체 장치
KR970007840B1 (ko) 반도체 장치
JP2000223623A (ja) 回路基板の実装構造
JP2001207031A (ja) 半導体封止用樹脂組成物及び半導体装置
JPH11204692A (ja) 半導体装置
JPH10256304A (ja) 半導体装置の製造方法
JP4545591B2 (ja) 熱可塑性物質からなるアンダーフィル材を有する電子部品、およびその製造方法
JPS63107156A (ja) 樹脂封止型半導体装置
JPH04171970A (ja) 半導体装置
JP2002217221A (ja) 電子装置の製造方法
TWI294676B (en) Semiconductor package structure
JP2000236002A (ja) フリップチップ接続方法
JP2002170848A (ja) 回路基板
JP3909181B2 (ja) 半導体装置
JPH1116959A (ja) 半導体装置
JPH10150137A (ja) リードフレーム
JP2001141590A (ja) 半導体圧力センサー