JPH07249723A - 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム - Google Patents

半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム

Info

Publication number
JPH07249723A
JPH07249723A JP6041497A JP4149794A JPH07249723A JP H07249723 A JPH07249723 A JP H07249723A JP 6041497 A JP6041497 A JP 6041497A JP 4149794 A JP4149794 A JP 4149794A JP H07249723 A JPH07249723 A JP H07249723A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
mounting
frame body
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6041497A
Other languages
English (en)
Inventor
Hitoshi Kobayashi
均 小林
Yuichi Asano
祐一 浅野
Kenji Kobayashi
賢司 小林
Kenichi Sasaki
健一 佐々木
Yuji Sakurai
祐司 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Miyagi Electronics Ltd
Original Assignee
Fujitsu Miyagi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Miyagi Electronics Ltd filed Critical Fujitsu Miyagi Electronics Ltd
Priority to JP6041497A priority Critical patent/JPH07249723A/ja
Priority to US08/401,441 priority patent/US5557145A/en
Publication of JPH07249723A publication Critical patent/JPH07249723A/ja
Priority to US08/669,038 priority patent/US5693571A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は半導体装置を例えば実装基板に搭載す
る際に用いる半導体装置の実装構造及び半導体装置の実
装方法及びリードフレームに関し、リードの短絡発生防
止，実装性の向上，パッケージ割れの発生防止を図るこ
とを目的とする。 【構成】パッケージ15の側部よりアウターリード16が延
出形成された構成の半導体装置11を実装する半導体装置
の実装装置において、内側空間部14に半導体装置11を装
着しうるよう構成された枠体部12と、アウターリード16
と接続されるリード接続部17-1,17-2 が形成されると共
に枠体部12の底部19に引き回されて実装基板20と接続さ
れる外部接続部18-1,18-2 とが形成されてなる接続リー
ド13-1,13-2 とを具備しており、枠体部12の底部19にお
いて隣接する各外部接続部18-1,18-2 が枠体部12を挟ん
で交互に千鳥状となるよう配設する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の実装構造及
び半導体装置の実装方法及びリードフレームに係り、特
に半導体装置を例えば実装基板に搭載する際に用いる半
導体装置の実装構造及び半導体装置の実装方法及びリー
ドフレームに関する。
【０００２】近年、半導体装置は急速に高密度化が進め
られると共に、また一方で半導体装置の小型化が望まれ
ている。このため、リードピッチは非常に小さなピッチ
となってきている。
【０００３】このようにリードピッチが小さくなるとリ
ードの強度も低下し、出荷途中における外力の印加等に
よりリードが変形して短絡が生じ、半導体装置の信頼性
が低下してしまうおそれが生じる。また、ファインピッ
チ化された半導体装置を直接実装基板に実装しようとし
た場合、実装処理時に隣接するリード間で半田が接続さ
れる現象（いわゆるブリッジ現象）が発生してしまい、
実装性が低下してしまう。
【０００４】そこで、リード変形を防止しうると共に高
い実装性を有する半導体装置の実装構造及び半導体装置
の実装方法が望まれている。
【０００５】
【従来の技術】ファインピッチ化された半導体装置のリ
ード変形を防止する方法として、モールド・キャリア・
リング方式（ＭＣＲ方式）の半導体装置が知られてい
る。このＭＣＲ方式の半導体装置は、半導体装置を囲繞
するように枠体（リング）を設けると共に、このリング
にリードを埋設することによりリードが所定のピッチを
維持した状態で半導体装置を保持する構成とされてい
る。
【０００６】図２６は、従来におけるＭＣＲ方式の半導
体装置の一例を示している。同図に示すように、ＭＣＲ
方式の半導体装置１は、大略すると半導体装置本体２と
リング部３とにより構成されている。この半導体装置１
は、同図に示す形態で、即ちリング部３を半導体装置本
体２から切り離さない形態で半導体製造工場より出荷さ
れるものである。
【０００７】この半導体装置本体２は樹脂パッケージ４
内に半導体チップ（図示せず）が封止された構造を有
し、樹脂パッケージ４の外周側部からは複数のリード５
が延出している。また、リング部３は半導体装置本体２
を囲繞するよう構成された枠状の部材であり、やはり樹
脂により形成されている。
【０００８】前記した半導体装置本体２より延出したリ
ード５は、その先端部分がリング部３に埋設された構成
とされており、これにより半導体装置本体２はリング部
３に保持される。半導体装置本体２は、このようにリー
ド５がリング部３に埋設されることによりリング部３に
保持されるため、リング部３に外力が印加されてもリー
ド５が変形するようなことはなく、よってリード５を狭
ピッチで配設しても短絡等の発生を確実に防止すること
ができ、またリード５の平坦性を維持できる。
【０００９】
【発明が解決しようとする課題】上記のようにＭＣＲ方
式の半導体装置１は、半導体装置本体２とリング部３と
が分離された構造を有し、また半導体装置本体２をリン
グ部３に保持するための構成として両者２，３をリード
５により連結する構成とされている。また、ＭＣＲ方式
の半導体装置１はリード５の変形等を防止するためリン
グ部３が取り付けられたままの状態で出荷され、半導体
装置本体２が実際に電子機器等に搭載される出荷先にお
いてリング部３を半導体装置本体２から分離させる作業
が行われている。
【００１０】よって、従来の半導体装置１では、出荷先
にリング部３を除去する装置（具体的には、リード５を
所定位置で切断するリード切断装置）を設置する必要が
あるという問題点があった。このリード切断装置は、狭
ピッチのリード５を変形することなく、かつ所定のリー
ドピッチを維持しつつリード５を切断する必要がある。
このため、リード切断装置は高価で半導体装置１の出荷
先に全てこのリード切断装置を配置するのは実際上は困
難である。
【００１１】また、半導体装置本体２をリング部３から
切り離した後は、リード５は何ら保持されない状態とな
り、この半導体装置本体２を実装基板に実装する際にリ
ード５が短絡するおそれは解決することができない。ま
た、リード５はファインピッチ化されているため、隣接
するリード間で半田ブリッジ現象が発生し実装性が低下
するおそれがある。
【００１２】更に、半導体装置本体２の実装時において
は、半導体装置本体２を直接実装基板に載置した上でリ
ード接続位置に配設された半田を溶融しリード５と実装
基板の電極部とを半田付けする構成とされている。この
ため、実装時には半導体装置本体２に必然的に熱が印加
されることとなり、この熱の影響により樹脂パッケージ
４に熱ストレスが発生し、パッケージ割れが生じるおそ
れがあるという問題点もある。
【００１３】本発明は上記の点に鑑みてなされたもので
あり、リードの短絡発生防止，実装性の向上及びパッケ
ージ割れの発生防止を図るうる半導体装置の実装構造及
び半導体装置の実装方法及びリードフレームを提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】上記の課題は下記の手段
を講じることにより解決することができる。
【００１５】請求項１の発明では、パッケージ側部より
アウターリードが延出形成された構成の半導体装置を実
装する半導体装置の実装構造において、内側空間部に半
導体装置を装着しうるよう構成された枠体部と、この枠
体部に配設されており、上記半導体装置のアウターリー
ドと接続されるリード接続部が形成されると共に、枠体
部の底部に引き回されて実装部材と接続される外部接続
部が形成されてなる接続リードとを具備しており、この
接続リードの外部接続部を、上記枠体部の底部において
隣接する各外部接続部が枠体部を挟んで交互に千鳥状と
なるよう配設したことを特徴とするものである。
【００１６】また、請求項２の発明では、上記半導体装
置を枠体部に対して着脱可能の構成としたことを特徴と
するものである。
【００１７】また、請求項３の発明では、上記半導体装
置を構成するパッケージの材質と、上記枠体部の材質を
異なる材質により構成したことを特徴とするものであ
る。
【００１８】また、請求項４の発明では、上記リード接
続部を枠体部の外側に形成し、この枠体部の外側におい
て上記アウターリードとリード接続部とが接続される構
成としたことを特徴とするものである。
【００１９】また、請求項５の発明では、上記接続リー
ドを枠体部の上面に露出するよう配設すると共に、リー
ド接続部を接続リードの枠体部上面に露出した部分に形
成し、上記アウターリードが枠体部の上面においてリー
ド接続部と接続する構成としたことを特徴とするもので
ある。
【００２０】また、請求項６の発明では、上記リード接
続部にアウターリードが嵌入する嵌入部を形成してなる
ことを特徴とするものである。
【００２１】また、請求項７の発明では、上記半導体装
置のパッケージを、上部パッケージに対して下部パッケ
ージの大きさを小さく形成することにより段差部を形成
し、上記アウターリードとリード接続部とが接続される
状態において、段差部が枠体部上に載置される構成とし
たことを特徴とするものである。
【００２２】また、請求項８の発明では、上記パッケー
ジ及び枠体部に、パッケージから枠体部に連通する連通
孔を形成すると共に、上記半導体装置を実装する実装部
材の連通孔と対向する位置に実装用孔を形成し、この連
通孔及び実装孔に固定用部材を配設することにより半導
体装置と枠体部と実装部材とを一体的に固定する構成と
したことを特徴とするものである。
【００２３】また、請求項９の発明では、上記リード接
続部を枠体部の内側に形成し、この枠体部の内側におい
て上記アウターリードとリード接続部とが接続される構
成としたことを特徴とするものである。
【００２４】また、請求項１０の発明では、上記アウタ
ーリードとリード接続部との接続は、少なくともアウタ
ーリード或いはリード接続部の一方が装着時に弾性変形
することにより発生する弾性力を介して接続される構成
としたことを特徴とするものである。
【００２５】また、請求項１１の発明方法では、請求項
１記載の半導体装置の実装構造を用い、パッケージ側部
よりアウターリードが延出形成された構成の半導体装置
を実装部材に実装する半導体装置の実装方法において、
先ず、半導体装置が装着されていない半導体装置の実装
装置を実装部材に実装し、続いて実装部材に実装された
半導体装置の実装装置に半導体装置を装着することを特
徴とするものである。
【００２６】また、請求項１２の発明方法では、請求項
１１記載の半導体装置の実装方法において、半導体装置
の実装装置に半導体装置を装着した後、半導体装置と実
装装置を構成する枠体部とを接着材により固定すること
を特徴とするものである。
【００２７】また、請求項１３の発明では、請求項１記
載の半導体装置の実装構造に用いられるリードフレーム
において、リードフレーム本体に形成された複数の接続
リードの枠体部の内側からの延出長さが、隣接する接続
リード毎に異なるよう構成したことを特徴とするもので
ある。
【００２８】更に、請求項１４の発明では、請求項１記
載の半導体装置の実装構造に用いられるリードフレーム
において、リードフレーム本体に形成された複数の接続
リードの枠体部の外側からの延出長さが、隣接する接続
リード毎に異なるよう構成したことを特徴とするもので
ある。
【００２９】
【作用】上記の各手段は下記のように作用する。
【００３０】請求項１の発明によれば、接続リードの外
部接続部が枠体部の底部において、隣接する各外部接続
部が枠体部を挟んで交互に千鳥状となるよう配設される
ため、半導体装置のアウターリードのピッチが狭ピッチ
であっても、実装部材に接続される外部接続部のピッチ
を広くすることができるため、実装性を向上させること
ができる。
【００３１】また、請求項２の発明及び請求項１１の発
明方法によれば、枠体部に対して半導体装置は着脱可能
な構成であり、よって実装装置を実装部材に実装した後
に半導体装置を実装装置に装着することが可能となる。
このため、実装部材に対して実装処理を行う際に印加さ
れる熱が半導体装置に影響を及ぼすのを防止することが
でき、パッケージ割れ等の熱ストレスによる半導体装置
の損傷を防止することができる。また、メンテナンス実
施時等において半導体装置に不良が発見された場合に
も、半導体装置のみを交換すれば良いため、メンテナン
スを容易に行うことができる。
【００３２】また、請求項３の発明によれば、半導体装
置を構成するパッケージの材質と、枠体部の材質を異な
る材質により構成することにより、例えば枠体部の材質
として実装時に印加される熱に対して強い材料を選定
し、パッケージの材質としてはモールド性の良好な材料
を選定することが可能となり、パッケージ及び枠体部の
夫々の特性に適合した材料を選定することが可能とな
る。
【００３３】また、請求項４の発明によれば、リード接
続部を枠体部の外側に形成し、この枠体部の外側におい
て上記アウターリードとリード接続部とが接続される構
成としたことにより、半導体装置は枠体部の上部に載置
された状態で保持されるため、半導体装置を実装装置へ
確実に実装することができる。また、枠体部の外側にお
いてアウターリードとリード接続部とが接続されるた
め、接続部位の目視検査を容易に行うことができる。
【００３４】また、請求項５の発明によれば、リード接
続部を接続リードの枠体部上面に露出した部分に形成
し、アウターリードが枠体部の上面においてリード接続
部と接続する構成としたことにより接続構造の簡単化を
図ることができる。また、アウターリードは比較的広い
面積を有したリード接続部に接続すればよいため、接続
作業を容易に行うことができる。
【００３５】また、請求項６の発明によれば、リード接
続部にアウターリードが嵌入する嵌入部を形成すること
により、枠体部に対する半導体装置の位置決めを容易に
行うことができると共に、リード接続部とアウターリー
ドとの電気的接続を確実に行うことができる。
【００３６】また、請求項７の発明によれば、上部パッ
ケージに対して下部パッケージの大きさを小さく形成す
ることにより段差部を有する半導体装置を用い、アウタ
ーリードとリード接続部とが接続される状態において上
記段差部が枠体部上に載置される構成としたことによ
り、段差部と枠体部との係合により半導体装置は枠大部
に保持されるため、半導体装置を実装装置に確実に保持
することができる。
【００３７】また、請求項８の発明によれば、パッケー
ジから枠体部に連通する連通孔を形成すると共に実装部
材にも実装用孔を形成し、この連通孔及び実装孔に固定
用部材を配設することにより半導体装置と枠体部と実装
部材とを一体的に固定することにより、半導体装置，枠
体部及び実装部材の固定を容易かつ確実に行うことがで
きる。
【００３８】また、請求項９の発明によれば、リード接
続部を枠体部の内側に形成し、この枠体部の内側におい
て上記アウターリードとリード接続部とが接続される構
成としたことにより、通常形状のパッケージを有する半
導体装置（上下でパッケージの大きさが等しい構成の半
導体装置）を装着することができるため、汎用性を向上
させることができる。また、装着状態において半導体装
置と枠体部との高さを略等しくすることができるため、
実装時における半導体装置及び実装装置全体としての低
背化を図ることができる。
【００３９】また、請求項１０の発明によれば、少なく
ともアウターリード或いはリード接続部の一方が装着時
に弾性変形することにより発生する弾性力を介してアウ
ターリードとリード接続部とは接続されるため、特にア
ウターリードとリード接続部を接続するための構成は不
要となり、接続構造の簡単化を図ることができる。
【００４０】また、請求項１２の発明方法によれば、請
求項１１記載の半導体装置の実装方法において、実装装
置に半導体装置を装着した後に接着材を用いて半導体装
置と実装装置とを接着固定することにより、半導体装置
と実装装置との固定を確実に行うことができる。
【００４１】また、請求項１３の発明及び請求項１４の
発明によれば、リードフレーム本体に形成された複数の
接続リードの枠体部の内側又は外側からの延出長さが隣
接する接続リード毎に異なるよう構成したことにより、
請求項１記載の半導体装置の実装構造を容易に実現する
ことができる。
【００４２】
【実施例】次に本発明の実施例について図面と共に説明
する。
【００４３】図１及び図５は本発明の第１実施例である
半導体装置の実装装置１０を示している。図１は半導体
装置１１が装着された状態の実装装置１０を示してお
り、また図５は半導体装置１１が装着されない状態の実
装装置１０を示している。尚、各図において、（Ａ）は
実装装置１０の平面を、（Ｂ）は部分切截された側面
を、（Ｃ）は底面を夫々示している。
【００４４】実装装置１０は、大略すると枠体部１２と
２種類の接続リード１３-1，１３-2とにより構成されて
いる。枠体部１２は比較的溶解温度の高い樹脂により構
成されており、その内部には半導体装置１１が装着され
る内側空間部１４が形成されている。また、枠体部１２
は半導体装置１１のパッケージ１５の形状と対応して矩
形枠状形状とされている。この枠体部１２には複数の接
続リード１３-1，１３-2が例えばインサート形成により
埋設されており、その配設本数は半導体装置１１に配設
されたアウターリード１６の本数と対応するよう構成さ
れている。
【００４５】接続リード１３-1，１３-2は、例えばコバ
ール，４２アロイ(alloy),銅（Ｃｕ）合金等のリードフ
レーム材料により形成されており、枠体部１２から露出
した部分には例えば半田メッキが施されている。この接
続リード１３-1，１３-2は、半導体装置１１のアウター
リード１６と接続されるリード接続部１７-1，１７-2
と、枠体部１２の底部１９に引き回されて後述する実装
部材となる実装基板２０（図１０乃至図１２に示され
る）に接続される外部接続部１８-1，１８-2とが形成さ
れた構成とされている。尚、アウターリード１６にも半
田メッキが施されているが、接続リード１３-1，１３-2
にメッキされる半田の溶融温度はアウターリード１６に
メッキされる半田の溶融温度よりも高くなるよう選定さ
れている。
【００４６】また、実装装置１０に装着される半導体装
置１１は、本実施例においては樹脂性のパッケージ１５
の外周部に複数のアウターリード１６が外方に向け延出
した構成とされている。また、アウターリード１６は、
パッケージ１５より外方に向け延出した後、略直角に折
曲形成されたリード形状とされている。
【００４７】続いて、接続リード１３-1，１３-2を構成
するリード接続部１７-1，１７-2及び外部接続部１８-
1，１８-2の構成について、図１及び図５に加えて図２
〜図４，図６〜図９を用いて説明する。
【００４８】図２は図１（Ａ）における破線で囲った部
位Ａ１を拡大して示す図、図３は図１（Ｂ）における破
線で囲った部位Ｂ１を拡大して示す図、図４は図１
（Ｃ）における破線で囲った部位Ｃ１を拡大して示す図
である。また、図６は図５（Ａ）における破線で囲った
部位Ａ２を拡大して示す図、図７は図５（Ｂ）における
破線で囲った部位Ｂ２を拡大して示す図、図８は図５
（Ｃ）における破線で囲った部位Ｃ２を拡大して示す
図、更に図９は図５（Ａ）における破線で囲った部位Ａ
２を拡大して示す斜視図である。
【００４９】図３，図７及び図９に示されるように、接
続リード１３-1，１３-2はその一部分（以下、固定部２
１という）を枠体部１２内に埋設されることにより枠体
部１２に固定されており、また固定部２１のより枠体部
１２の外部に露出した部分にリード接続部１７-1，１７
-2及び外部接続部１８-1，１８-2が形成された構成とさ
れている。この接続リード１３-1，１３-2は、前記した
ように装着される半導体装置１１に配設されているアウ
ターリード１６の本数と対応する本数設けられており、
またその配設位置は半導体装置１１が枠体部１２に形成
された内部空間部１４に装着された状態におて、アウタ
ーリード１６と対向する位置に選定されている。
【００５０】本実施例においては、接続リード１３はそ
の構造上２種類の接続リード１３-1，１３-2に分類され
る。しかるに、この何方の構造の接続リード１３-1，１
３-2においても、リード接続部１７-1，１７-2、外部接
続部１８-1，１８-2、固定部２１を一体的に形成した構
成である点においては同じである。また、リード接続部
１７-1，１７-2が内部空間部１４側に配設されている点
でも同一である。
【００５１】第１の接続リード１３-1は、リード接続部
１７-1が枠体部１２から内部空間部１４に向け短く延出
した構成とされている。また、枠体部１２の外側では鉛
直下方に向け延出する下方延出部２２-1が形成されるこ
とにより枠体部１２の底部１９まで長く引き出され、更
に枠体部１２の底部１９に向け内側へ折曲されて外部接
続部１８-1を形成した構成とされている（図９に詳し
い）。
【００５２】また、第２の接続リード１３-2は、内部空
間部１４側に鉛直下方に向け延出する下方延出部２２-2
が形成されている。この下方延出部２２-2が形成される
ことにより第２の接続リード１３-2は枠体部１２の底部
１９まで長く引き出され、更に枠体部１２の底部１９に
向け内側へ折曲されて外部接続部１８-2を形成した構成
とされている。また、第２の接続リード１３-2において
は、下方延出部２２-2の上部所定部分がリード接続部１
７-2として機能するよう構成されている。
【００５３】更に、上記構成とされた第１の接続リード
１３-1及び第２の接続リード１３-2は、図９に示される
ように交互に配設されている。
【００５４】従って上記構成とされた実装装置１０で
は、この実装装置１０を平面的に見ると、図２及び図６
に示されるように、枠体部１２の内部空間部１４側にお
いては第１の接続リード１３-1のリード接続部１７-1と
第２の接続リード１３-2のリード接続部１７-2とが交互
に配列し、そのピッチは半導体装置１１に配設されたア
ウターリード１６の配設ピッチＰと同じピッチ（各図に
矢印Ｐで示す）となる。また、枠体部１２の外側におい
ては、平面的には第１の接続リード１３-1の下方延出部
２２-1のみが見える構成となるため、接続リード１３の
配設ピッチは内部空間部１４側におけるピッチの２倍の
ピッチ（図中、矢印２Ｐで示す）となる。
【００５５】また、実装装置１０を側断面的に見ると、
図３及び図７に示されるように、第１の接続リード１３
-1は外部接続部１８-1が枠体部１２の外側から内側に向
け延出した構成とされており、また第２の接続リード１
３-2は外部接続部１８-2が内部空間部１４側から枠体部
１２の内側に向け延出した構成とされている。即ち、外
部接続部１８-1と外部接続部１８-2は、枠体部１２の底
部１９においてその両側部より内側に向け交互に延出し
た構成とされている。
【００５６】更に、実装装置１０を底部より見ると、図
４及び図８に示されるように、第１の接続リード１３-1
の外部接続部１８-1と、第２の接続リード１３-2の外部
接続部１８-2は、枠体部１２の底部１９においてその両
側部より交互に内側に向け延出しており、ちょうど枠体
部１２を挟んで交互に千鳥状に配列された構成となって
いる。
【００５７】従って、上記構成とされた実装装置１０で
は、リード接続部１７-1，１７-2の配設ピッチは半導体
装置１１のアウターリード１６の配設ピッチＰと等し
く、かつ、外部接続部１８-1と外部接続部１８-2とは千
鳥状に配列されるため各外部接続部間の離間スペースを
大きくすることができ、実質的に外部接続部１８-1と外
部接続部１８-2とのピッチを広くすることができる。
【００５８】上記構成とされた実装装置１０に半導体装
置１１を装着するには、枠体部１２に形成されている内
側空間部１４内に半導体装置１１を挿入する。これによ
り、枠体部１２の内側に交互にアウターリード１６の配
設位置に対応して配設されているリード接続部１７-1，
１７-2はアウターリード１６と接触し電気的な接続を行
うことができる。
【００５９】また、アウターリード１６とリード接続部
１７-1，１７-2との接続は、少なくともアウターリード
１６或いはリード接続部１７-1，１７-2の一方が装着時
に弾性変形することにより発生する弾性力を介して接続
される構成とされている。よって、アウターリード１６
とリード接続部１７-1，１７-2を接続するための接続機
構等の他の構成は不要となり接続構造の簡単化を図るこ
とができる。また、弾性力をもってアウターリード１６
とリード接続部１７-1，１７-2とは接続されるため、電
気的接続を確実に行うことができる。
【００６０】更に、半導体装置１１はアウターリード１
６とリード接続部１７-1，１７-2との間に作用する弾性
力により実装装置１０に装着されるため、実装装置１０
に対して半導体装置１１を着脱自在の構成とすることが
できる。このように、実装装置１０に対して半導体装置
１１を着脱自在の構成とすることにより、例えばメンテ
ナンス実施時等において半導体装置１１に不良が発見さ
れた場合にも、半導体装置１１のみを交換すれば良く、
実装装置１０を取り外す必要は無いためメンテナンスを
容易に行うことができる。また、後述するように半導体
装置１１の損傷を防止することもできる。
【００６１】続いて、上記構成とされた実装装置１０を
用いて半導体装置１１を実装基板２０に実装する方法に
ついて図１０乃至図１２を用いて以下説明する。
【００６２】半導体装置１１を実装基板２０に実装する
には、先ず実装装置１０を実装基板２０に実装する。図
１０及び図１１は実装装置１０を実装基板２０に実装し
た状態を示している。前記したように、実装装置１０の
実装基板２０と対向する底部１９には外部接続部１８-
1，１８-2が配設されており、この外部接続部１８-1と
外部接続部１８-2とは千鳥状に配列されることにより、
各外部接続部間の離間スペースは大きくなっている。ま
た、実装基板２０には、各外部接続部１８-1，１８-2と
対応するよう電極パッド２３が配設されており、この電
極パッド２３と各外部接続部１８-1，１８-2は半田付け
により接合される。
【００６３】この外部接続部１８-1，１８-2を電極パッ
ド２３に半田付けする際、実装装置１０は実装基板２０
と共にリフロー炉等に装着された加熱処理が行われる
が、この際、上記のように各外部接続部１８-1，１８-2
の離間スペースは大きくなっているため、隣接する各外
部接続部１８-1，１８-2（電極パッド２３）間で半田が
連続してしまう半田ブリッジの発生を防止でき、実装性
を向上させることができる。また、外部接続部１８-1，
１８-2の離間スペースが大きくなることに伴い電極パッ
ド２３の形成も離間して形成することが可能となり、電
極パッド２３の形成精度を低くすることができるため、
電極パッド２３の形成を容易にすることもできる。
【００６４】また、前記したように半導体装置１１は実
装装置１０に対して着脱自在な構成とされている。この
ため、上記加熱処理時においては半導体装置１１を実装
装置１０から外しておくことが可能となり、加熱処理時
において半導体装置１１を実装装置１０から外しておく
ことにより、半導体装置１１に熱の影響が及ぶのを防止
できパッケージ割れ等の熱ストレスによる半導体装置１
１の損傷を防止することができる。
【００６５】更に、半導体装置１１を構成するパッケー
ジ１５の材料と、実装装置１０を構成する枠体部１２の
材質とを異なる材料とすることができるため、枠体部１
２の材質として実装時に印加される熱に対して強い材料
を選定し、パッケージ１５の材質としてはモールド性の
良好な材料を選定することが可能となり、パッケージ１
５の特性及び枠体部１２の特性を共に向上させることが
できる。
【００６６】尚、実装装置１０を実装基板２０に実装す
る際、枠体部１２の内側空間部１４側に配設されたリー
ド接続部１７-1は、図７，図９及び図１０に示されるよ
うに、その下方に対する延出長さは枠体部１２の底部１
９の位置よりも短くなるよう構成されているため、各外
部接続部１８-1，１８-2を実装基板２０に半田付けする
際、リード接続部１７-1が半田付け作業の邪魔になるよ
うなことはない。
【００６７】上記のように実装装置１０を実装基板２０
に実装する処理が終了すると、続いて半導体装置１１を
実装装置１０に装着する。半導体装置１１を実装装置１
０に装着することにより、アウターリード１６は実装装
置１０に設けられているリード接続部１７-1，１７-2と
電気的に接続され、よって実装装置１０を介して回路基
板２０と電気的に接続される。
【００６８】この半導体装置１１を実装装置１０に装着
する作業は、半導体装置１０を枠体部１２に形成された
内部空間部１４内に挿入するだけの作業であるため、極
めて容易に行うことができる。また、半導体装置１１が
実装装置１０に装着された状態において、半導体装置１
１は枠体部１２によりその外周部分が保護されるため、
外力が印加されても半導体装置１１にこの外力が直接作
用するようなことはなく、半導体装置１１を確実に保護
することができる。
【００６９】また、本実施例に係る実装装置１０を用い
た実装方法によれば、後述する第２実施例に係る実装装
置とことなり、汎用されている通常形状（上下でパッケ
ージの大きさが等しい形状）のパッケージ１５を具備す
る半導体装置１１を装着することができるため、汎用性
を向上させることができる。また、装着状態において半
導体装置１１と枠体部１２の高さを略等しくすることが
できるため、実装時における半導体装置１１及び実装装
置１０全体としての低背化を図ることが可能となる。
【００７０】尚、図１２に示されるように半導体装置１
１を実装装置１０に装着した後に、半導体装置１１と枠
体部１２とを絶縁性の接着剤により固定することによ
り、半導体装置１１の実装装置１０への固定をより確実
に行う構成としてもよい。
【００７１】図１３は、第１実施例に係る実装装置１０
に実装できる半導体装置の種類の一例を示している。図
１３（Ａ）に示されるように、本実施例に係る実装装置
１０は、アウターリード１６ａがいわゆるガルウイング
状に成形された半導体装置１１ａを装着することができ
る。また、図１３（Ｂ）に示されるように、本実施例に
係る実装装置１０は、いわゆるＬＣＣ(Leadless Chip C
arrier) 型のパッレージ構造を有する半導体装置１１ｂ
を装着することもできる。この他、リード接続部１７-
1，１７-2と接続可能なアウターリードを有する半導体
装置であれば、種々のパッケージ構造の半導体装置に対
し本実施例に係る実装装置１０を適用することができ
る。
【００７２】図１４は、第１実施例に係る実装装置１０
に適用できる外部接続部１８-1，１８-2の形成例を示し
ている。図１４（Ａ）に示される構成は、上記してきた
実施例で述べたように外部接続部１８-1，１８-2を共に
枠体部１２の内側に向け折曲形成したものである。ま
た、図１４（Ｂ）に示される構成は、各外部接続部１８
-1，１８-2を共に枠体部１２より外側に向け折曲形成し
たものである。更に、図１４（Ｃ）に示される構成は、
一方の外部接続部１８-1を枠体部１２の内側に向け折曲
形成すると共に、他方の外部接続部１８-2を枠体部１２
より外側に向け折曲形成したものである。
【００７３】上記のように、外部接続部１８-1，１８-2
の成形形態は種々の形態が考えられ、また外部接続部１
８-1と外部接続部１８-2とで折曲方向を変えることも可
能である。よって、図１４（Ｂ）及び図１４（Ｃ）に示
される構成とすることにより、図１４（Ａ）に示される
構成に比べて更に隣接する各外部接続部１８-1，１８-2
の離間スペースを大きくすることができ、実装性を向上
させることができる。
【００７４】続いて、本発明の第２実施例に係る実装装
置３０について説明する。
【００７５】図１５乃至図１８は本発明の第２実施例に
係る実装装置３０を示している。上記した第１実施例に
おいては、半導体装置１１のアウターリード１６は枠体
部１２の内側（内側空間部１４の配設側）でリード接続
部１７-1，１７-2と接続する構成とされていた。しかる
に、本実施例においては半導体装置３１のアウターリー
ド３６が枠体部３２の外側でリード接続部３７-1，３７
-2と接続する構成としたことを特徴とするものである。
【００７６】本実施例に係る実装装置１０も、大略する
と枠体部３２と２種類の接続リード３３-1，３３-2とに
より構成されている。枠体部３２はその内部に半導体装
置３１が装着される内側空間部３４を形成すると共に、
その上面部には複数の接続リード３３-1，３３-2が配設
されている。また、接続リード３３-1，３３-2の配設本
数は半導体装置３１に配設されたアウターリード３６の
本数と対応するよう構成されている。図１５及び図１７
に示されるように、本実施例においては接続リード３３
-1，３３-2の上部に枠体部３２は形成されておらず、よ
って接続リード３３-1，３３-2は枠体部３２の上面にお
いて露出された露出部４１を有した構成とされている。
【００７７】接続リード３３-1，３３-2は、第１実施例
と同様に半導体装置３１のアウターリード３６と接続さ
れるリード接続部３７-1，３７-2と、枠体部３２の底部
３９に引き回されて実装基板に接続される外部接続部３
８-1，３８-2とが形成された構成とされている。
【００７８】図１９は、本実施例に係る実装装置３０に
装着される半導体装置３１の一例を示している。実装装
置３０に装着される半導体装置３１は、樹脂性のパッケ
ージ３５の外周部に複数のアウターリード３６が外方に
向け延出した構成とされており、その先端近傍は略直角
下方に折曲形成されたリード形状とされている。更に、
パッケージ３５はアウターリード３６の配設位置を挟ん
でその上部パッケージ３５ａと下部パッケージ３５ｂの
大きさが異なるよう構成されている。具体的には、図１
９（Ｂ）に示すように上部パッケージ３５ａの形状が下
部パッケージ３５ｂの形状よりも大きく構成されてお
り、よって上部パッケージ３５ａと下部パッケージ３５
ｂとの間には段差部３５ｃが形成されている。また、段
差部３５ｃの形成は、アウターリード３６の配設位置挟
んでその上部パッケージ３５ａと下部パッケージ３５ｂ
の大きさを異ならせることにより形成するに限らず、図
１９（Ｃ）に示す如く下部パッケージ３５ｂに凹部を形
成することにより段差部３５ｃを形成する構成としても
よい。尚、図１５は図１９（Ｃ）に示される構成の半導
体装置３１を適用した例を示している。
【００７９】続いて、接続リード３３-1，３３-2を構成
するリード接続部３７-1，３７-2及び外部接続部３８-
1，３８-2の構成について、図１６乃至図１８を用いて
説明する。図１６は実装装置３０の一部を拡大して示す
平面図、図１７は実装装置３０の一部を拡大して示す側
断面図、図１８は実装装置３０の一部を拡大して示す底
面図である。
【００８０】本実施例においても、接続リード３３はそ
の構造上２種類の接続リード３３-1，３３-2に分類され
る。しかるに、この何方の構造の接続リード３３-1，３
３-2においても、リード接続部３７-1，３７-2、外部接
続部３８-1，３８-2を一体的に形成した構成である点に
おいては同じである。また、本実施例においてはリード
接続部３７-1，３７-2が枠体部３２の外側に配設されて
いる。
【００８１】第１の接続リード３３-1は、リード接続部
３７-1が枠体部３２から外側に向け短く延出した構成と
されている。また、枠体部３２の内側（内側空間部３４
の配設側）では鉛直下方に向け延出する下方延出部４２
-1が形成されることにより枠体部３２の底部３９まで長
く引き出され、更に枠体部３２の底部３９に向け内側へ
折曲されて外部接続部３８-1を形成した構成とされてい
る。
【００８２】また、第２の接続リード３３-2は、枠体部
３２の外側に鉛直下方に向け延出する下方延出部３２-2
が形成されている。この下方延出部３２-2が形成される
ことにより第２の接続リード３３-2は枠体部３２の底部
３９まで長く引き出され、更に枠体部３２の底部３９に
向け内側へ折曲されて外部接続部３８-2を形成した構成
とされている。また、第２の接続リード３３-2において
は、下方延出部３２-2の上部所定部分がリード接続部３
７-2として機能するよう構成されている。更に、上記構
成とされた第１の接続リード３３-1及び第２の接続リー
ド３３-2は、図１６に示されるように交互に配設されて
いる。
【００８３】従って上記構成とされた実装装置３０で
は、図１６に示されるようにこれを平面的に見ると、枠
体部３２の外側においては第１の接続リード３３-1のリ
ード接続部３７-1と第２の接続リード３３-2のリード接
続部３７-2とが交互に配列し、そのピッチは半導体装置
３１に配設されたアウターリード３６の配設ピッチＰと
同じピッチ（各図に矢印Ｐで示す）となる。また、枠体
部３２の内側においては第１の接続リード３３-1の下方
延出部３２-1のみが見える構成となるため、接続リード
３３-1の配設ピッチは外側におけるピッチの２倍のピッ
チ（図中、矢印２Ｐで示す）となる。
【００８４】また、実装装置３０を側断面的に見ると、
図１７に示されるように、第１の接続リード３３-1は外
部接続部３８-1が枠体部３２の内部空間部３４側から内
側に向け延出した構成とされており、また第２の接続リ
ード３３-2は外部接続部３８-2が外側から枠体部３２の
内側に向け延出した構成とされている。即ち、外部接続
部３８-1と外部接続部３８-2は、枠体部３２の底部３９
においてその両側部より内側に向け交互に延出した構成
とされている。
【００８５】更に実装装置３０を底部より見ると、図１
８に示されるように、第１の接続リード３３-1の外部接
続部３８-1と、第２の接続リード３３-2の外部接続部３
８-2は、枠体部３２の底部３９においてその両側部より
交互に内側に向け延出しており、ちょうど枠体部３２を
挟んで交互に千鳥状に配列された構成となっている。
【００８６】従って、上記構成とされた実装装置３０で
は、リード接続部３７-1，３７-2の配設ピッチは半導体
装置３１のアウターリード３６の配設ピッチＰと等し
く、かつ、外部接続部３８-1と外部接続部３８-2とは千
鳥状に配列されるため各外部接続部間の離間スペースを
大きくすることができる。よって、実質的に外部接続部
３８-1と外部接続部３８-2とのピッチを広くすることが
でき、第１実施例に係る実装装置１０と同様に回路基板
に対す実装性を向上できる他、第１実施例で述べたと同
様の効果を実現することができる。
【００８７】更に、リード接続部３７-1，３７-2を枠体
部３２の外側に形成し、この枠体部３２の外側において
上記アウターリード３６とリード接続部３７-1，３７-2
とが接続される構成としたことにより、図１５に示され
るように半導体装置３１は枠体部３２の上部に載置され
た状態で保持されるため、半導体装置３１を実装装置３
０へ確実に実装することができる。また、枠体部３２の
外側においてアウターリード３７とリード接続部３７-
1，３７-2とが接続されるため、接続部位の目視検査を
容易に行うことができる。
【００８８】図２０は、図１５に示した実装装置３０を
利用した実装構造の一例を示す図である。
【００８９】同図に示す実装構造では、図１９に示され
るようにパッケージ３５の例えば対角線上に一対の連通
孔４４を形成すると共に、図２３（Ａ）に示されるよう
に枠体部３２にも連通孔４５を形成する（図２３におい
ては接続リードの図示は省略されている）。また各連通
孔４４，４５は、半導体装置３１が実装装置３０に装着
された状態において連通する構成とされている。
【００９０】また、半導体装置３１が実装される実装基
板２０にも実装用孔４６が形成されており、実装装置３
０が実装基板２０に実装された状態において実装用孔４
６と連通孔４５も連通するよう構成されている。従っ
て、実装装置３０，半導体装置３１が実装基板２０に実
装された状態において、各連通孔４４，４５及び実装用
孔４６は連通された状態となる。
【００９１】本実施例に係る実装構造では、上記の連通
孔４４，４５及び実装孔４６に固定用部材を挿通配設す
ることにより半導体装置３１，枠体部３２及び回路基板
２０を一体的に固定することを特徴とするものである。
また、本実施例では固定用部材として固定ピン４７を用
い、その両端部をかしめることにより半導体装置３１，
枠体部３２及び回路基板２０を一体的に固定する構成と
している。上記のように固定ピン４７を用いて半導体装
置３１，枠体部３２及び回路基板２０を一体的に固定す
ることにより、半導体装置３１，枠体部３２及び回路基
板２０の固定を容易かつ確実に行うことができる。尚、
上記の固定用部材は固定ピン４７に限定されるものでは
なく、例えばボルト・ナット等を利用することも考えら
れる。
【００９２】続いて本発明の第３実施例に係る実装装置
５０について説明する。図２１及び図２２は本発明の第
３実施例に係る実装装置５０を示している。尚、図２１
及び図２２において、上記した第２実施例に係る実装装
置３０と同一構成については同一符号を付してその説明
を省略する。
【００９３】上記した第２実施例においては、半導体装
置３１のアウターリード３６は枠体部３２の外側でリー
ド接続部３７-1，３７-2と接続する構成とされていた。
しかるに、本実施例においては半導体装置３１のアウタ
ーリード３６が枠体部３２の中央位置でリード接続部５
７-1，５７-2と接続する構成としたことを特徴とするも
のである。
【００９４】具体的には、接続リード５３-1，５３-2を
枠体部３２の上面に露出するよう配設すると共に、リー
ド接続部５７-1，５７-2を接続リード５３-1，５３-2の
枠体部上面に露出した部分に形成し、上記アウターリー
ド３６が枠体部３２の上面においてリード接続部５７-
1，５７-2と接続する構成としたことを特徴とするもの
である。また、リード接続部５７-1，５７-2にはアウタ
ーリード３６が嵌入する嵌入部５４-1，５４-2が形成さ
れている。この嵌入部５４-1，５４-2は、例えばハーフ
エッチングを行うことにより形成されている。
【００９５】実装装置５０を上記の構成とすることによ
り、上記した第１実施例及び第２実施例のようにアウタ
ーリード１６，３６とリード接続部１７-1，１７-2、３
７-1，３７-2とを弾性力を持って接続させる必要がなく
なるため、接続構造の簡単化を図ることができる。ま
た、アウターリード３６は比較的広い面積を有したリー
ド接続部５７-1，５７-2に接続すればよいため、接続作
業を容易に行うことができる。
【００９６】更に、リード接続部５７-1，５７-2のアウ
ターリード３６が接続される部位にアウターリード３６
が嵌入される嵌入部５４-1，５４-2を形成することによ
り、枠体部３２に対する半導体装置３１の位置決めを容
易に行うことができると共に、リード接続部５７-1，５
７-2とアウターリード３６との電気的接続を確実に行う
ことができる。尚、第３実施例に係る実装装置５０にお
いても外部接続部５８-1，５８-2は千鳥状に配設される
ため実装性を向上できると共に、第１実施例及び第２実
施例で得ることができる効果を実現できることは勿論で
ある。
【００９７】一方、図２３（Ｂ）に示される構成は、実
装装置３０を構成する枠体部３２の少なくとも対角線上
の角部に、図に示されるような凸部５５ａ，５５ｂ及び
凹部５６ａ，５６ｂを形成したことを特徴とするもので
ある。また、凸部５５ａと凹部５６ａは嵌合しうる構成
とされており、また凸部５５ｂと凹部５６ｂも嵌合しう
る構成とされている。
【００９８】上記構成とすることにより、例えば実装装
置３０を実装基板２０に実装する作業等において、実装
装置３０を積み重ねておいても崩れるようなことはな
く、取扱いを容易に行うことができる。また、凸部５５
ａ，５５ｂ及び凹部５６ａ，５６ｂを用いて実装基板２
０に対する位置決めを行う構成とすることもできる。
【００９９】図２４は、前記した実装装置を形成する際
に用いるリードフレーム６０を示す部分拡大図である。
尚、同図に示すリードフレーム６０は実装装置１０を形
成する際に用いるものである。しかるに、実装装置２
０，５０を形成する際に用いるリードフレームもこのリ
ードフレーム６０と略同一構成であるため、その説明を
省略する。
【０１００】このリードフレーム６０は、例えばインサ
ート成形を行うことにより枠体部１２が形成されてお
り、またリードフレーム本体６０ａは複数の接続リード
１３-1，１３-2が延出形成されている。この接続リード
１３-1，１３-2は、その枠体部１２の内側（図中左側）
からの延出長さが隣接する接続リード毎に異なるよう構
成されている。また、接続リード１３-1，１３-2の枠体
部１２の外側（図中右側）からの延出長さも隣接する接
続リード毎に異なるよう構成されている。
【０１０１】このようにリードフレーム６０の構成を、
接続リード１３-1，１３-2が枠体部１２からの延出長さ
が異なるよう形成することにより、このリードフレーム
６００適宜折り曲げ形成すると共に不要部分を除去する
ことにより、容易に実装装置１０を形成することができ
る。
【０１０２】図２５は、図２４に示したリードフレーム
６０の変形例であるリードフレーム６１を示す部分拡大
図である。図２４に示したリードフレーム６０では、枠
体部１２から長く延出した接続リード１３-1，１３-2の
先端部は自由端とされていたため、外力の印加等により
変形し易いという問題点がある。
【０１０３】そこで、図２５に示すリードフレーム６１
では、枠体部１２から長く延出した接続リード１３-1，
１３-2の先端部をクレドール部６２を形成することによ
り連結する構成とした。このクレドール部６２を形成す
ることにより、各接続リード１３-1，１３-2の先端部に
おける変形を防止することができ、製造される実装装置
１０の歩留り及び信頼性を向上させることができる。
尚、図２４及び図２５において、６３で示すのは枠体部
１２の形成時に樹脂が漏洩するのを防止するタイバーで
ある。
【０１０４】
【発明の効果】上述の如く本発明によれば、下記のよう
な種々の効果を奏する。
【０１０５】請求項１の発明によれば、接続リードの外
部接続部が枠体部の底部において、隣接する各外部接続
部が枠体部を挟んで交互に千鳥状となるよう配設される
ため、半導体装置のアウターリードのピッチが狭ピッチ
であっても、実装部材に接続される外部接続部のピッチ
を広くすることができるため、実装性を向上させること
ができる。
【０１０６】また、請求項２の発明及び請求項１１の発
明方法によれば、枠体部に対して半導体装置は着脱可能
な構成であり、よって実装装置を実装部材に実装した後
に半導体装置を実装装置に装着することが可能となる。
このため、実装部材に対して実装処理を行う際に印加さ
れる熱が半導体装置に影響を及ぼすのを防止することが
でき、パッケージ割れ等の熱ストレスによる半導体装置
の損傷を防止することができる。また、メンテナンス実
施時等において半導体装置に不良が発見された場合に
も、半導体装置のみを交換すれば良いため、メンテナン
スを容易に行うことができる。
【０１０７】また、請求項３の発明によれば、半導体装
置を構成するパッケージの材質と、枠体部の材質を異な
る材質により構成することにより、例えば枠体部の材質
として実装時に印加される熱に対して強い材料を選定
し、パッケージの材質としてはモールド性の良好な材料
を選定することが可能となり、パッケージ及び枠体部の
夫々の特性に適合した材料を選定することが可能とな
る。
【０１０８】また、請求項４の発明によれば、リード接
続部を枠体部の外側に形成し、この枠体部の外側におい
て上記アウターリードとリード接続部とが接続される構
成としたことにより、半導体装置は枠体部の上部に載置
された状態で保持されるため、半導体装置を実装装置へ
確実に実装することができる。また、枠体部の外側にお
いてアウターリードとリード接続部とが接続されるた
め、接続部位の目視検査を容易に行うことができる。
【０１０９】また、請求項５の発明によれば、リード接
続部を接続リードの枠体部上面に露出した部分に形成
し、アウターリードが枠体部の上面においてリード接続
部と接続する構成としたことにより接続構造の簡単化を
図ることができる。また、アウターリードは比較的広い
面積を有したリード接続部に接続すればよいため、接続
作業を容易に行うことができる。
【０１１０】また、請求項６の発明によれば、リード接
続部にアウターリードが嵌入する嵌入部を形成すること
により、枠体部に対する半導体装置の位置決めを容易に
行うことができると共に、リード接続部とアウターリー
ドとの電気的接続を確実に行うことができる。
【０１１１】また、請求項７の発明によれば、上部パッ
ケージに対して下部パッケージの大きさを小さく形成す
ることにより段差部を有する半導体装置を用い、アウタ
ーリードとリード接続部とが接続される状態において上
記段差部が枠体部上に載置される構成としたことによ
り、段差部と枠体部との係合により半導体装置は枠大部
に保持されるため、半導体装置を実装装置に確実に保持
することができる。
【０１１２】また、請求項８の発明によれば、上部パッ
ケージから枠体部に連通する連通孔を形成すると共に実
装部材にも実装用孔を形成し、この連通孔及び実装孔に
固定用部材を配設することにより半導体装置と枠体部と
実装部材とを一体的に固定することにより、半導体装
置，枠体部及び実装部材の固定を容易かつ確実に行うこ
とができる。
【０１１３】また、請求項９の発明によれば、リード接
続部を枠体部の内側に形成し、この枠体部の内側におい
て上記アウターリードとリード接続部とが接続される構
成としたことにより、通常形状のパッケージを有する半
導体装置（上下でパッケージの大きさが等しい構成の半
導体装置）を装着することができるため、汎用性を向上
させることができる。また、装着状態において半導体装
置と枠体部との高さを略等しくすることができるため、
実装時における半導体装置及び実装装置全体としての低
背化を図ることができる。
【０１１４】また、請求項１０の発明によれば、少なく
ともアウターリード或いはリード接続部の一方が装着時
に弾性変形することにより発生する弾性力を介してアウ
ターリードとリード接続部とは接続されるため、特にア
ウターリードとリード接続部を接続するための構成は不
要となり、接続構造の簡単化を図ることができる。
【０１１５】また、請求項１２の発明方法によれば、請
求項１１記載の半導体装置の実装方法において、実装装
置に半導体装置を装着した後に接着材を用いて半導体装
置と実装装置とを接着固定することにより、半導体装置
と実装装置との固定を確実に行うことができる。
【０１１６】また、請求項１３の発明及び請求項１４の
発明によれば、リードフレーム本体に形成された複数の
接続リードの枠体部の内側又は外側からの延出長さが隣
接する接続リード毎に異なるよう構成したことにより、
請求項１記載の半導体装置の実装装置を容易に製造する
ことができる。
【図面の簡単な説明】
【図１】半導体装置が装着された状態の実装装置を示し
ており、（Ａ）は実装装置の平面図、（Ｂ）は実装装置
の部分切截された側面図、（Ｃ）は実装装置の底面図で
ある。
【図２】図１（Ａ）における破線で囲った部位Ａ１を拡
大して示す図である。
【図３】図１（Ｂ）における破線で囲った部位Ｂ１を拡
大して示す図である。
【図４】図１（Ｃ）における破線で囲った部位Ｃ１を拡
大して示す図である。
【図５】半導体装置が装着されない状態の実装装置を示
しており、（Ａ）は実装装置の平面図、（Ｂ）は実装装
置の部分切截された側面図、（Ｃ）は実装装置の底面図
である。
【図６】図５（Ａ）における破線で囲った部位Ａ２を拡
大して示す図である。
【図７】図５（Ｂ）における破線で囲った部位Ｂ２を拡
大して示す図である。
【図８】図５（Ｃ）における破線で囲った部位Ｃ２を拡
大して示す図である。
【図９】図５（Ａ）における破線で囲った部位Ａ２を拡
大して示す斜視図である。
【図１０】実装装置を実装基板に実装した状態を示す部
分切截された側面図である。
【図１１】実装装置を実装基板に実装した状態を示す部
分拡大図である。
【図１２】実装基板に実装された実装装置に半導体装置
を装着した状態を示す図である。
【図１３】第１実施例に係る実装装置に実装できる半導
体装置の種類の一例を示す図である。
【図１４】第１実施例に係る実装装置に適用できる外部
接続部の形成例を示す図である。
【図１５】本発明の第２実施例に係る実装装置を示す図
である。
【図１６】第２実施例に係る実装装置の一部を拡大して
示す平面図である。
【図１７】第２実施例に係る実装装置の一部を拡大して
示す側断面図である。
【図１８】第２実施例に係る実装装置の一部を拡大して
示す底面図である。
【図１９】第２実施例及び第３実施例に係る実装装置に
装着される半導体装置の一例を示す図である。
【図２０】本発明の第２実施例に係る実装装置を利用し
た実装構造の一例を示す図である。
【図２１】本発明の第３実施例に係る実装装置５０を示
す図である。
【図２２】本発明の第３実施例に係る実装装置５０を示
す図である。
【図２３】（Ａ）は実装装置に連通孔を形成した構成を
示す図であり、（Ｂ）は実装装置に凸部及び凹部を形成
した構成を示す図である。
【図２４】実装装置を形成する際に用いるリードフレー
ムを示す部分拡大図である。
【図２５】図２４に示したリードフレームの変形例であ
るリードフレームを示す部分拡大図である。
【図２６】従来におけるＭＣＲ方式の半導体装置の一例
を示す図である。
【符号の説明】
１０，３０，５０ 実装装置 １１，３１ 半導体装置 １２，３２ 枠体部 １３-1，１３-2，３３-1，３３-2，５３-1，５３-2 接
続リード １４，３４ 内側空間部 １５，３５ パッケージ １６，３６ アウターリード １７-1，１７-2，３７-1，３７-2，５７-1，５７-2 リ
ード接続部 １８-1，１８-2，３８-1，３８-2，５８-1，５８-2 外
部接続部 １９，３９ 底部 ２０ 実装基板 ２１ 固定部 ２２-1，２２-2，４２-1，４２-2 下方延出部 ２３ 電極パッド ３５ａ 上部パッケージ ３５ｂ 下部パッケージ ３５ｃ 段差部 ４１ 露出部 ４４，４５ 連通孔 ４６ 実装用孔 ４７ 固定ピン ５４-1，５４-2 嵌入部 ５５ａ，５５ｂ 凸部 ５６ａ，５６ｂ 凹部 ６０，６１ リードフレーム ６２ クレドール部 ６３ タイバー ６０ａ，６１ａ リードフレーム本体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 賢司 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 佐々木 健一 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 桜井 祐司 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ（１５，３５）側部よりアウ
    ターリード（１６）が延出形成された構成の半導体装置
    （１１，３１）を実装する半導体装置の実装構造であっ
    て、 内側空間部（１４，３４）に該半導体装置（１１，３
    １）を装着しうるよう構成された枠体部（１２，３２）
    と、 該枠体部（１２，３２）に配設されており、該半導体装
    置（１１，３１）のアウターリード（１６）と接続され
    るリード接続部（１７-1，１７-2，３７-1，３７-2，５
    ７-1，５７-2）が形成されると共に、該枠体部（１２，
    ３２）の底部（１９，３９）に引き回されて実装部材
    （２０）と接続される外部接続部（１８-1，１８-2，３
    ８-1，３８-2，５８-1，５８-2）が形成されてなる接続
    リード（１３-1，１３-2，３３-1，３３-2，５３-1，５
    ３-2）とを具備しており、 該接続リード（１３-1，１３-2，３３-1，３３-2，５３
    -1，５３-2）の外部接続部（１８-1，１８-2，３８-1，
    ３８-2，５８-1，５８-2）を、該枠体部（１２，３２）
    の底部（１９，３９）において隣接する各外部接続部
    （１８-1，１８-2，３８-1，３８-2，５８-1，５８-2）
    が該枠体部（１２，３２）を挟んで交互に千鳥状となる
    よう配設したことを特徴とする半導体装置の実装構造。
  2. 【請求項２】 該半導体装置（１１，３１）を該枠体部
    （１２，３２）に対して着脱可能の構成としたことを特
    徴とする請求項１記載の半導体装置の実装構造。
  3. 【請求項３】 該半導体装置（１１，３１）を構成する
    パッケージ（１５，３５）の材質と、該枠体部（１２，
    ３２）の材質を異なる材質により構成したことを特徴と
    する請求項１または２のいずれかに記載の半導体装置の
    実装構造。
  4. 【請求項４】 該リード接続部（３７-1，３７-2）を該
    枠体部（３２）の外側に形成し、該枠体部（３７）の外
    側において該アウターリード（３６）と該リード接続部
    （３７-1，３７-2）とが接続される構成としてなること
    を特徴とする請求項１乃至３のいずれかに記載の半導体
    装置の実装構造。
  5. 【請求項５】 該接続リード（５３-1，５３-2）を該枠
    体部（３２）の上面に露出するよう配設すると共に、該
    リード接続部（５７-1，５７-2）を該接続リード（５３
    -1，５３-2）の該枠体部上面に露出した部分に形成し、
    該アウターリード（３６）が該枠体部（３２）の上面に
    おいて該リード接続部（５７-1，５７-2）と接続する構
    成としたことを特徴とする請求項１乃至３のいずれかに
    記載の半導体装置の実装構造。
  6. 【請求項６】 該リード接続部（５７-1，５７-2）に該
    アウターリード（３６）が嵌入する嵌入部（５４-1，５
    ４-2）を形成してなることを特徴とする請求項６記載の
    半導体装置の実装構造。
  7. 【請求項７】 該半導体装置（３１）のパッケージ（３
    ５）を、上部パッケージ（３５ａ）に対して下部パッケ
    ージ（３５ｂ）の大きさを小さく形成することにより段
    差部（３５ｃ）を形成し、該アウターリード（３６）と
    該リード接続部（３７-1，３７-2，５７-1，５７-2）と
    が接続される状態において、該段差部（３５ｃ）が該枠
    体部（３２）上に載置される構成としてなることを特徴
    とする請求項１乃至６のいずれかに記載の半導体装置の
    実装構造。
  8. 【請求項８】 該パッケージ（３５）及び該枠体部（３
    ２）に、該パッケージ（３５）から該枠体部（３２）に
    連通する連通孔（４４，４５）を形成すると共に、該半
    導体装置（３１）を実装する実装部材（２０）の該連通
    孔（４４，４５）と対向する位置に実装用孔（４６）を
    形成し、該連通孔（４４，４５）及び該実装孔（４６）
    に固定用部材（４７）を配設することにより該半導体装
    置（３１）と該枠体部（３２）と該実装部材（２０）と
    を一体的に固定する構成としたことを特徴とする請求項
    １乃至７のいずれかに記載の半導体装置の実装構造。
  9. 【請求項９】 該リード接続部（１７-1，１７-2）を該
    枠体部（１２）の内側に形成し、該枠体部（１２）の内
    側において該アウターリード（１６）と該リード接続部
    （１７-1，１７-2）とが接続される構成としてなること
    を特徴とする請求項１乃至３のいずれかに記載の半導体
    装置の実装構造。
  10. 【請求項１０】 該アウターリード（１６，３６）と該
    リード接続部（１７-1，１７-2，３７-1，３７-2）との
    接続は、少なくとも該アウターリード（１６，３６）或
    いは該リード接続部（１７-1，１７-2，３７-1，３７-
    2）の一方が装着時に弾性変形することにより発生する
    弾性力を介して接続される構成としたことを特徴とする
    請求項１乃至９のいずれかに記載の半導体装置の実装構
    造。
  11. 【請求項１１】 請求項１記載の半導体装置の実装構造
    を用い、パッケージ（１５，３５）側部よりアウターリ
    ード（１６，３６）が延出形成された構成の半導体装置
    （１１，３１）を実装部材（２０）に実装する半導体装
    置の実装方法であって、 先ず、該半導体装置（１１，３１）が装着されていない
    該半導体装置の実装装置（１０，３０，５０）を該実装
    部材（２０）に実装し、 続いて該実装部材（２０）に実装された該半導体装置の
    実装装置（１０，３０，５０）に該半導体装置（１１，
    ３１）を装着することを特徴とする半導体装置の実装方
    法。
  12. 【請求項１２】 請求項１１記載の半導体装置の実装方
    法において、 該半導体装置の実装装置（１０，３０，５０）に該半導
    体装置（１１，３１）を装着した後、該半導体装置（１
    １，３１）と該実装装置（１０，３０，５０）を構成す
    る該枠体部（１２，３２）とを接着材により固定するこ
    とを特徴とする半導体装置の実装方法。
  13. 【請求項１３】 請求項１記載の半導体装置の実装構造
    に用いられるリードフレームにおいて、 リードフレーム本体（６０ａ）に形成された複数の該接
    続リード（１３-1，１３-2，３３-1，３３-2，５３-1，
    ５３-2）の該枠体部（１２，３２）の内側からの延出長
    さが、隣接する該接続リード毎に異なる構成としたこと
    を特徴とするリードフレーム。
  14. 【請求項１４】 請求項１記載の半導体装置の実装構造
    に用いられるリードフレームにおいて、 リードフレーム本体（６１ａ）に形成された複数の該接
    続リード（１３-1，１３-2，３３-1，３３-2，５３-1，
    ５３-2）の該枠体部（１２，３２）の外側からの延出長
    さが、隣接する該接続リード毎に異なる構成としたこと
    を特徴とするリードフレーム。
JP6041497A 1994-03-11 1994-03-11 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム Pending JPH07249723A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6041497A JPH07249723A (ja) 1994-03-11 1994-03-11 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム
US08/401,441 US5557145A (en) 1994-03-11 1995-03-09 Mounting construction and method of a semiconductor device by which deformation of leads is prevented
US08/669,038 US5693571A (en) 1994-03-11 1996-06-24 Method for mounting a semiconductor device by which deformation of leads is prevented

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6041497A JPH07249723A (ja) 1994-03-11 1994-03-11 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム

Publications (1)

Publication Number Publication Date
JPH07249723A true JPH07249723A (ja) 1995-09-26

Family

ID=12609997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6041497A Pending JPH07249723A (ja) 1994-03-11 1994-03-11 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム

Country Status (2)

Country Link
US (2) US5557145A (ja)
JP (1) JPH07249723A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091170A (ja) * 2009-10-21 2011-05-06 Canon Inc パッケージ、その製造方法、及び半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE516207C2 (sv) * 1996-11-26 2001-12-03 Ericsson Telefon Ab L M Förfarande och anordning för att ytmontera en komponent stående på en bärare
US6003369A (en) * 1997-05-19 1999-12-21 Continental Teves, Inc. Method for manufacturing encapsulated semiconductor devices
US6172413B1 (en) * 1997-10-09 2001-01-09 Micron Technology, Inc. Chip leads constrained in dielectric media
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
EP1415648B1 (en) * 2001-07-13 2006-11-22 NanoCarrier Co., Ltd. Lyophilizing composition of drug-encapsulating polymer micelle and method for preparation thereof
US7683461B2 (en) * 2006-07-21 2010-03-23 Stats Chippac Ltd. Integrated circuit leadless package system
SG11202104077RA (en) * 2019-01-31 2021-05-28 Yamaichi Electronics Co Ltd Socket for inspection
TWI821525B (zh) * 2020-02-17 2023-11-11 日商山一電機股份有限公司 檢查用插槽

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134998A (en) * 1979-04-09 1980-10-21 Fujitsu Ltd Package mounting structure
US4595794A (en) * 1984-03-19 1986-06-17 At&T Bell Laboratories Component mounting apparatus
JPH02260450A (ja) * 1989-03-30 1990-10-23 Mitsubishi Electric Corp 半導体装置およびその実装方法
US5185653A (en) * 1990-11-08 1993-02-09 National Semiconductor Corporation O-ring package
JPH04297058A (ja) * 1991-03-26 1992-10-21 Mitsui High Tec Inc 半導体装置用コネクタ
US5413964A (en) * 1991-06-24 1995-05-09 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
US5109269A (en) * 1991-07-08 1992-04-28 Ofer Holzman Method and means for positioning surface mounted electronic components on a printed wiring board
DE4201931C1 (ja) * 1992-01-24 1993-05-27 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh + Co.Kg, 4788 Warstein, De
JP2682936B2 (ja) * 1992-02-07 1997-11-26 ローム株式会社 半導体装置
GB9209912D0 (en) * 1992-05-08 1992-06-24 Winslow Int Ltd Mounting arrangement for an intergrated circuit chip carrier
US5488539A (en) * 1994-01-21 1996-01-30 Sun Microsystems, Inc. Protecting cot packaged ICs during wave solder operations
US5452183A (en) * 1994-03-28 1995-09-19 The Whitaker Corporation Chip carrier system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091170A (ja) * 2009-10-21 2011-05-06 Canon Inc パッケージ、その製造方法、及び半導体装置

Also Published As

Publication number Publication date
US5557145A (en) 1996-09-17
US5693571A (en) 1997-12-02

Similar Documents

Publication Publication Date Title
US5895970A (en) Semiconductor package having semiconductor element, mounting structure of semiconductor package mounted on circuit board, and method of assembling semiconductor package
US5413970A (en) Process for manufacturing a semiconductor package having two rows of interdigitated leads
EP0117111B1 (en) Semiconductor device assembly
KR960006710B1 (ko) 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US7132315B2 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US7687803B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
US8524531B2 (en) System and method for improving solder joint reliability in an integrated circuit package
EP0226433A2 (en) High density printed wiring board
EP0484062B1 (en) A semiconductor device comprising two integrated circuit packages
US5233131A (en) Integrated circuit die-to-leadframe interconnect assembly system
JPH07249723A (ja) 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム
JPH0621321A (ja) 電気部品実装用支持体付きの集積回路装置
JPH1174637A (ja) 電子回路基板
JP2699932B2 (ja) 半導体装置
JP2957547B1 (ja) ボール・グリッド・アレイ型パッケージ
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
JPH0419806Y2 (ja)
JP3061715B2 (ja) 樹脂封止型半導体装置
JPH07249707A (ja) 半導体パッケージ
JP3978906B2 (ja) Ｉｃパッケージ
CA2288605C (en) Compliant leads for area array surface mounted components
JPS63190346A (ja) 半導体チップの保持と該半導体チップのリードフレームのリードへのボンディングをするための汎用リードフレームキャリアとインサート
JPH07335814A (ja) 半導体集積回路を収納した表面実装部品及びその製造方法
JPH04255261A (ja) 電子部品搭載用基板におけるアウターリードの接続構造

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20071205