KR20090012378A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20090012378A
KR20090012378A KR1020070076127A KR20070076127A KR20090012378A KR 20090012378 A KR20090012378 A KR 20090012378A KR 1020070076127 A KR1020070076127 A KR 1020070076127A KR 20070076127 A KR20070076127 A KR 20070076127A KR 20090012378 A KR20090012378 A KR 20090012378A
Authority
KR
South Korea
Prior art keywords
mounting plate
chip mounting
chip
lead
semiconductor package
Prior art date
Application number
KR1020070076127A
Other languages
English (en)
Other versions
KR100940760B1 (ko
Inventor
김광호
박승원
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070076127A priority Critical patent/KR100940760B1/ko
Publication of KR20090012378A publication Critical patent/KR20090012378A/ko
Application granted granted Critical
Publication of KR100940760B1 publication Critical patent/KR100940760B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 다운셋이 없는 구조의 리드프레임을 이용하여, 칩이 실장된 칩탑재판의 저면을 외부로 노출시킨 구조로 제조되는 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 칩탑재판, 파워바 및 다수의 리드들이 다운셋없이 하나의 평면을 이루는 구조의 리드프레임과; 상기 칩탑재판에 부착된 반도체 칩과; 상기 반도체 칩와 리드간, 상기 반도체 칩과 파워바간을 연결하는 와이어와; 상기 반도체 칩, 칩탑재판의 상면, 파워바의 상면, 리드의 상면을 감싸면서 몰딩하는 상부 몰딩수지와; 상기 칩탑재판의 저면을 제외하고, 파워바의 저면과 리드의 저면을 감싸면서 몰딩하는 하부 몰딩수지와; 상기 상부 및 하부 몰딩수지의 측부로 통해 외부로 노출 연장되어, 단자로서 포밍된 외부리드; 로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
반도체 패키지, 칩탑재판, 다운셋, 상부 몰딩수지, 하부 몰딩수지, 히트싱크

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 다운셋이 없는 구조의 리드프레임을 이용하여, 칩이 실장된 칩탑재판의 저면을 외부로 노출시킨 구조로 제조되는 반도체 패키지에 관한 것이다.
반도체 패키지 제조용 리드프레임은 골격 역할을 하는 사이드프레임과, 반도체 칩이 탑재되는 칩탑재판과, 상기 사이드프레임과 칩탑재판의 각 모서리를 연결하는 타이바와, 상기 사이드프레임으로부터 상기 칩탑재판에 인접되는 위치까지 연장된 다수의 리드를 포함하여 구성된다.
이러한 구조의 리드프레임을 이용한 반도체 패키지는 리드프레임의 칩탑재판에 반도체 칩을 부착하는 공정과, 상기 반도체 칩의 본딩패드와 리드프레임의 각 리드간을 연결하는 와이어 본딩 공정과, 상기 칩과 와이어와 칩탑재판 등을 외부로부터 보호하기 위하여 수지로 몰딩하는 공정과, 몰딩수지의 외부로 노출된 외부리드를 단자 형상으로 만들기 위한 트리밍 및 포밍 공정 등을 거쳐 제조된다.
최근에 제조되고 있는 리드프레임을 이용한 반도체 패키지는 칩의 크기에 가깝게 제조되는 칩 스케일 패키지, 열방출 효과를 얻기 위하여 칩탑재판의 저면을 노출시킨 EP(Exposed Pad)패키지, 칩탑재판과 리드의 저면을 모두 노출시킨 패키지(Exposed lead ePad) 등 여러가지 형태로 제조되고 있다.
첨부한 도 5는 다운셋 구조를 갖는 리드프레임을 나타내는 평면도이고, 도 6은 도 5의 리드프레임을 이용하여 칩탑재판의 저면을 외부로 노출시킨 구조의 반도체 패키지의 일례를 나타내는 단면도이다.
도 5에 도시된 바와 같이, 다운셋 구조를 갖는 리드프레임(10b)은 사이드프레임(32)과 파워바(18)간을 연결하는 타이바(18)의 외측부분에서 1차 다운셋되고, 파워바(14)와 칩탑재판(12)을 연결하는 타이바(18)의 내측부분에서 2차 다운셋된 구조로 제작된 것이다.
보다 상세하게는, 기존의 칩탑재판 저면이 외부로 노출된 패키지 제작용 리드프레임(ePad TQFP L/F)의 경우, 칩탑재판의 저면이 외부로 노출되어야 하기 때문에 리드프레임의 다른 부분에 비하여 낮게 위치되어야 하므로, 상기와 같은 다운셋 디자인(down-set design)이 적용된다.
따라서, 도 6에 도시된 바와 같이 반도체 칩 부착 공정과, 와이어 본딩 공정과, 몰딩 공정과, 외부리드 포밍 공정 등을 통하여, 칩탑재판(12)이 외부로 노출된 반도체 패키지(200)가 제작된다.
그러나, 다운셋 구조가 적용된 리드프레임은 그 제작시 뿐만 아니라, 반도체 패키지를 제조하는 공정에서도 여러 가지 문제점을 발생시키고 있다.
1) 다운셋 구조를 갖는 리드프레임 제작시 문제점은 다음과 같다.
열방출 효과를 극대화하기 위하여 칩탑재판이 외부로 노출되는 경우에 칩탑재판에 대한 다운셋 깊이를 깊게 가져갈 수 밖에 없고, 상기와 같이 2중 다운셋 구조의 경우에는 칩탑재판의 다운셋 깊이는 더욱 깊게 형성할 수 밖에 없으므로, 그 제작 공정이 난해한 문제점이 있다.
또한, 다운셋 부분으로 인하여 칩탑재판 및 타이바는 외부력에 의하여 진동 변화(variation)가 심하고, 여러 요인에 의해 오차 허용 제어(tolerance control)가 까다로워 고객이 요구하는 스펙(spec)에 맞추기 어려운 문제점이 있다.
2) 반도체 패키지 제조 공정중에 발생하는 문제점은 다음과 같다.
반도체 패키지 제조 공정상 문제점은 열 또는 기계적 스트레스(stress)에 의한 다운셋(down-set)부의 진동 변화는 앞공정(FOL)에서 몰드(MOLD) 공정까지 전반적으로 영향을 끼치게 되는데, 칩 부착(Die attach) 공정시 반도체 칩의 틸팅 원인이 되고, 와이어 본딩(wire bonding) 공정시 인덱싱 및 스티치 본딩성(indexing & stitch bondability : 와이어가 리드에 본딩되는 품질)의 불량 원인이 되며, 몰딩 공정시 리드에 몰딩수지가 새어나와 묻게 되는 몰드 플러시(mold flash)의 원인이 되어, 결국 반도체 패키지의 품질 문제가 끊임없이 발생되고, 또한 수율 저하에 지대한 영향을 끼치는 문제점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 기존의 다운셋 구조를 갖는 리드프레임으로 인하여 발생되는 제반 문제점을 배제시킬 수 있도록 다운셋이 없는 구조의 리드프레임을 이용하면서도 칩이 실장된 칩탑재판의 저면을 외부로 노출시킬 수 있는 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 칩탑재판, 파워바 및 다수의 리드들이 다운셋없이 하나의 평면을 이루는 구조의 리드프레임과; 상기 칩탑재판에 부착된 반도체 칩과; 상기 반도체 칩과 리드간, 상기 반도체 칩과 파워바간을 연결하는 와이어와; 상기 반도체 칩, 칩탑재판의 상면, 파워바의 상면, 리드의 상면을 감싸면서 몰딩하는 상부 몰딩수지와; 상기 칩탑재판의 저면을 제외하고, 파워바의 저면과 리드의 저면을 감싸면서 몰딩하는 하부 몰딩수지와; 상기 상부 및 하부 몰딩수지의 측부로 통해 외부로 노출 연장되어, 단자로서 포밍된 외부리드; 로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
바람직한 구현예로서, 외부로 노출된 상기 칩탑재판의 저면에는 히트싱크가 부착된 것을 특징으로 한다.
더욱 바람직한 구현예로서, 상기 칩탑재판의 저면 테두리 부분은 하부 몰딩수지로 감싸여지는 것을 특징으로 한다.
바람직한 다른 구현예로서, 상기 외부리드가 하부 몰딩수지쪽으로 절곡되며 포밍되는 경우에 상기 칩탑재판의 저면은 아래쪽을 향하게 되고, 상기 외부리드가 상부 몰딩수지쪽으로 절곡되며 포밍되는 경우에는 상기 칩탑재판의 저면은 위쪽을 향하게 되는 것을 특징으로 한다.
상기와 같은 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
1) 다운셋이 없는 구조의 리드프레임을 이용하면서도 칩이 실장된 칩탑재판의 저면을 외부로 노출시킬 수 있으므로, 반도체 칩으로부터 발생되는 열의 방출 효과를 그대로 유지시킬 수 있다.
2) 다운셋이 없는 구조의 리드프레임을 이용함에 따라, 리드프레임 제작시 별도의 다운셋 공정을 진행하지 않음으로써, 다운셋에 의한 불량을 제거할 수 있으므로, 품질 및 수율 향상을 가져올 수 있고, 기존 다운셋 장비 공정 및 장비에 대한 비용 절감 및 리드프레임의 제작 원가 절감을 실현할 수 있다.
3) 다운셋이 없는 구조의 리드프레임을 이용함에 따라, 반도체 패키지 제조 공정상의 문제 즉, 칩 부착 공정시 반도체 칩의 틸팅 원인, 와이어 본딩 공정시 인덱싱 및 스티치 본딩성의 불량 원인, 몰딩 공정시 몰드 플러시 발생 원인이 배제되어, 결국 반도체 패키지의 품질 및 수율 향상을 가져올 수 있다.
4) 또한, 하부 몰딩수지부로 인하여 칩탑재판 저면 아래쪽에 공간이 마련되어, 열방출 효과를 극대화하기 위한 히트싱크를 칩탑재판의 저면에 용이하게 부착시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 다운셋이 없는 구조의 리드프레임(10a)을 이용하여, 칩이 실장된 칩탑재판(12)의 저면을 외부로 노출시킬 수 있는 구조, 그리고 히트싱크(20)를 부착시킬 수 있는 구조의 반도체 패키지(100)를 제공하고자 한 것이다.
첨부한 도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 단면도이다.
본 발명의 반도체 패키지(100)를 제조하기 위한 리드프레임(10a)은 다운셋이 없이, 반도체 칩(28)이 실장되는 칩탑재판(12), 칩탑재판(12) 외곽에 배열되는 파워바(14), 타이바(미도시됨), 그리고 다수의 리드(16)들이 하나의 평면을 이루는 구조로 제작된 것이다.
이에, 상기 리드프레임(10a)의 칩탑재판(12)상에 반도체 칩(28)을 접착수단을 이용하여 부착시킨다.
이어서, 상기 반도체 칩(28)의 본딩패드와 각 리드(16)의 본드핑거간을 와이어(22)로 본딩하여 반도체 칩(28)의 전기적 신호가 와이어(22)와 리드(16)를 통하여 외부로 전송될 수 있도록 하고, 또한 상기 반도체 칩(28)과 파워바(14)간을 와이어(22)로 연결하여 접지 또는 파워 역할을 하도록 한다.
다음으로, 반도체 칩(28), 와이어(22), 칩탑재판(12), 파워바(14) 및 리 드(16) 등을 외부로부터 보호하기 위하여 수지로 몰딩하는 공정이 진행되며, 몰딩된 구조를 보면 상부 몰딩수지(24)와 하부 몰딩수지(26)로 나누어지게 된다.
즉, 상기 반도체 칩(28), 칩탑재판(12)의 상면, 파워바(14)의 상면, 리드(16)의 상면이 상부 몰딩수지(24)로 감싸여지게 되고, 반면에 상기 칩탑재판(12)의 저면을 제외한 나머지 면적, 즉 파워바(14)의 저면과 리드(16)의 저면이 하부 몰딩수지(26)로 감싸여지게 된다.
또한, 상기 칩탑재판(12)과 하부 몰딩수지(26)간의 결합력을 위하여 상기 칩탑재판(12)의 저면 테두리 일부분도 하부 몰딩수지(26)로 감싸여지게 된다.
이어서, 상기 상부 및 하부 몰딩수지(24,26)의 측부로 통해 리드(16)의 외측부 즉, 외부리드(30)가 외부로 노출 연장되는 바, 마더보드 등에 대한 접합단자가 되도록 상기 외부리드(30)에 대한 포밍 공정이 진행된다.
한편, 상기 칩탑재판(12)의 저면이 외부로 노출됨에 따라 반도체 칩(28)으로부터 발생된 열이 칩탑재판(12)을 통하여 외부로 용이하게 방출될 수 있지만, 첨부한 도 2의 제2실시예에서 보는 바와 같이 열방출 효과를 더욱 극대화시키기 위하여 상기 칩탑재판(12)의 저면에 히트싱크(20)가 더 부착될 수 있다.
즉, 상기 하부 몰딩수지(26)의 내측에는 하부 몰딩수지(26)의 높이에 따라 일정한 공간이 형성되는데, 이 공간으로 인하여 상기 칩탑재판(12)의 저면에 히트싱크(20)를 용이하게 부착시킬 수 있게 된다.
다른 구현예로서, 첨부한 도 1 및 도 2에 도시된 바와 같이 상기 외부리드(30)에 대한 포밍 공정은 외부리드(30)를 하부 몰딩수지(26)쪽으로 절곡시켜 포 밍할 수 있고, 반면에 첨부한 도 3 및 도 4에 도시된 바와 같이 상기 외부리드(30)를 상부 몰딩수지(24)쪽으로 절곡시켜 포밍할 수 있다.
상기 외부리드(30)를 하부 몰딩수지(26)쪽으로 절곡시켜 포밍하는 경우에는 상기 칩탑재판(12)의 저면은 아래쪽을 향하게 되며, 이를 마더보드에 실장하는 경우 외부리드(30)는 마더보드(미도시됨)에 통전 가능하게 접합되고, 상기 칩탑재판(12)의 저면은 마더보드와 일정한 간격을 유지하며 마주보게 된다.
반면, 상기 외부리드(30)를 상부 몰딩수지(24)쪽으로 절곡시켜 포밍하는 경우에는 상기 칩탑재판(12)의 저면은 위쪽을 향하게 되며, 이를 마더보드에 실장하는 경우 외부리드(30)는 마더보드에 통전 가능하게 접합되고, 상기 칩탑재판(12)의 저면은 마더보드쪽이 아닌 그 반대방향인 위쪽을 향하게 된다.
상기 칩탭재판(12)이 마더보드쪽을 향하는 것 보다, 그 반대방향인 위쪽의 외기를 향하는 것이 열방출 효과는 더 클 수 있으며, 이와 같이 외부리드(30)의 포밍 방향에 따라 열방출 효과를 더 얻어낼 수 있다.
한편, 첨부한 도 4에 도시된 바와 같이, 상기 칩탑재판(12)이 위쪽을 향하는 경우에도 칩탑재판(12)에 히트싱크(20)를 부착시켜 반도체 칩(28)에서 발생되는 열의 방출 효과를 크게 얻어낼 수 있도록 한다.
도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 제2실시예를 나타내는 단면도,
도 3은 본 발명에 따른 반도체 패키지의 제3실시예를 나타내는 단면도,
도 4는 본 발명에 따른 반도체 패키지의 제4실시예를 나타내는 단면도,
도 5는 기존의 리드프레임 구조를 설명하는 평면도,
도 6은 도 5의 리드프레임을 이용한 기존의 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10a,10b : 리드프레임 12 : 칩탑재판
14 : 파워바 16 : 리드
18 : 타이바 20 : 히트싱크
22 : 와이어 24 : 상부 몰딩수지
26 : 하부 몰딩수지 28 : 반도체 칩
30 : 외부리드 100,200 : 반도체 패키지

Claims (4)

  1. 칩탑재판, 파워바 및 다수의 리드들이 다운셋없이 하나의 평면을 이루는 구조의 리드프레임과;
    상기 칩탑재판에 부착된 반도체 칩과;
    상기 반도체 칩과 리드간, 상기 반도체 칩과 파워바간을 연결하는 와이어와;
    상기 반도체 칩, 칩탑재판의 상면, 파워바의 상면, 리드의 상면을 감싸면서 몰딩하는 상부 몰딩수지와;
    상기 칩탑재판의 저면을 제외하고, 파워바의 저면과 리드의 저면을 감싸면서 몰딩하는 하부 몰딩수지와;
    상기 상부 및 하부 몰딩수지의 측부로 통해 외부로 노출 연장되어, 단자로서 포밍된 외부리드;
    로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서, 외부로 노출된 상기 칩탑재판의 저면에는 히트싱크가 부착된 것을 특징으로 하는 반도체 패키지.
  3. 청구항 1에 있어서, 상기 칩탑재판의 저면 테두리 부분은 하부 몰딩수지로 감싸여지는 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1 내지 청구항 3중 어느 하나의 항에 있어서,
    상기 외부리드가 하부 몰딩수지쪽으로 절곡되며 포밍되는 경우에 상기 칩탑재판의 저면은 아래쪽을 향하게 되고, 상기 외부리드가 상부 몰딩수지쪽으로 절곡되며 포밍되는 경우에는 상기 칩탑재판의 저면은 위쪽을 향하게 되는 것을 특징으로 하는 반도체 패키지.
KR1020070076127A 2007-07-30 2007-07-30 반도체 패키지 KR100940760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076127A KR100940760B1 (ko) 2007-07-30 2007-07-30 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076127A KR100940760B1 (ko) 2007-07-30 2007-07-30 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20090012378A true KR20090012378A (ko) 2009-02-04
KR100940760B1 KR100940760B1 (ko) 2010-02-11

Family

ID=40683148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076127A KR100940760B1 (ko) 2007-07-30 2007-07-30 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100940760B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102231769B1 (ko) * 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990033767A (ko) * 1997-10-27 1999-05-15 윤종용 반도체 패키지 및 그 제조방법
JP2004140275A (ja) * 2002-10-21 2004-05-13 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100940760B1 (ko) 2010-02-11

Similar Documents

Publication Publication Date Title
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US7838973B2 (en) Semiconductor device
US8422243B2 (en) Integrated circuit package system employing a support structure with a recess
US7808084B1 (en) Semiconductor package with half-etched locking features
US8106494B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
US20080224283A1 (en) Leadframe-based semiconductor package and fabrication method thereof
US7683462B2 (en) Chip package structure
US10083899B2 (en) Semiconductor package with heat slug and rivet free die attach area
US8395246B2 (en) Two-sided die in a four-sided leadframe based package
KR100364978B1 (ko) 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR100940760B1 (ko) 반도체 패키지
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JP2002076234A (ja) 樹脂封止型半導体装置
KR100920052B1 (ko) 반도체 패키지용 리드 프레임
US8304921B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
US9917040B1 (en) Stress relieved thermal base for integrated circuit packaging
KR200245729Y1 (ko) 반도체패키지구조
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법
KR20030079170A (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR20020021476A (ko) 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
KR101491258B1 (ko) 리드 프레임의 제조방법
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR19990055884A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 11