CN1150618C - 带式载体和使用了带式载体的带式载体器件 - Google Patents

带式载体和使用了带式载体的带式载体器件 Download PDF

Info

Publication number
CN1150618C
CN1150618C CNB981041361A CN98104136A CN1150618C CN 1150618 C CN1150618 C CN 1150618C CN B981041361 A CNB981041361 A CN B981041361A CN 98104136 A CN98104136 A CN 98104136A CN 1150618 C CN1150618 C CN 1150618C
Authority
CN
China
Prior art keywords
mentioned
wiring
tape carrier
device cavity
overhanging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981041361A
Other languages
English (en)
Other versions
CN1191393A (zh
Inventor
柳泽雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1191393A publication Critical patent/CN1191393A/zh
Application granted granted Critical
Publication of CN1150618C publication Critical patent/CN1150618C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的是在带式载体和带式载体器件中，实现其外形尺寸的小型化和形状稳定性的提高。在薄片载体中，在内引线2的间距变大的部分，或器件腔体角部的内引线空白部分上，根据其宽度设置了一条或多条具有小于到达半导体芯片1的端部的长度的外伸图形4。因此抑制了密封树脂6向带背面的绕入，而且，由于是机械的措施，可以稳定地控制树脂封装范围。带背面一侧的树脂封装范围用20个进行平均为0.8mm，离散度结果为0.06mm。

Description

带式载体和使用了带式载体的带式载体器件
技术领域
本发明涉及一种带式载体和已组装了半导体芯片(IC)的带式载体器件。
背景技术
一般，半导体装置是把半导体器件安装到设于引线架上的管芯焊盘上，分别用金属丝连接半导体器件的外部电极和引线架的端子，切断已用环氧树脂的热硬化性树脂对其进行了封装之后的各个端子而制造出来。
尽管，近年来随着电子设备的小型化、薄型化，使用于其中的半导体装置也进行高密度组装，所以薄而且小型的半导体装置的出现是所希望的。应该按照这样的要求，构造是：在聚酰亚胺薄片如载体薄片的器件腔体中配设半导体芯片(IC)，直接连接到半导体器件的电极和载体薄片的内引线上，使用在其上用印制法或浇注法封装由液状的树脂(例如环氧树脂)构成的密封材料的方式的半导体装置(带式载体器件)。
作为现有的该密封材料，虽然主要使用液状的环氧系树脂，比如说纳密克斯(ナミックス)的芯片涂覆剂8118或松下电工的巴纳斯拉(パナシ-ラ)CV5755等，但是在最近的带式载体器件中的外形尺寸进行小型化下，因树脂涂覆时流出而产生的树脂封装范围的，对带式载体外形尺寸相对地大型化，已成为阻碍带式载体器件尺寸进一步小型化的重要原因。
把这种现有的带式载体和把半导体芯片组装于其上的带式载体器件，已分别示于图6(a)和图6(b)中。在该图中，7表示器件腔体、3表示绝缘性薄片(基底薄片)、8表示铜箔图形、9表示图形外涂层用的抗焊料剂、10表示外引线、2表示内引线以及6表示半导体芯片密封树脂。
图6是液晶驱动器用带式载体，在已连接了在器件腔体7上外伸的内引线2和IC(半导体芯片)的电极之后，主要用环氧树脂系列IC密封树脂6从该连接部分与半导体芯片的电路形成面和侧面·半导体芯片端部向带式载体外侧，从器件腔体近旁之间·器件腔体近旁向带式载体外侧涂覆大约1.5mm的范围。
由于树脂为液状，所以该密封树脂6的流出范围难以控制，特别是对带背面一侧，从带的上背面一侧采用印制或分配器涂覆的密封树脂要从半导体芯片端部～器件腔体近旁之间的间隙绕向带背面一侧，作为决定其绕入量的要素由最大的上述半导体芯片端部～器件腔体近旁之间的间隙大小，和除此以外从上方来的涂覆压力、树脂的自重、树脂的粘度、毛细管现象、表面张力等诸因素决定，所以树脂的绕入量和用于抑制随之扩大的密封范围的控制是非常困难的。因此，在现有的产品中，作为从器件腔体近旁向带式载体外侧流出的范围，大约需要1.5mm，把流出范围抑制到小于此值则是非常困难的。但是，在最近使带式载体器件尺寸的缩小中，在带式载体器件整个大小中所占有的树脂密封范围比率相对变大，由于该树脂密封范围的制约，就造成了带式载体器件尺寸不能进一步缩小等的问题。
另外，上面已说过的现有的带式载体器件，其器件腔体7的部分变成为如图7所示的那样。图7(a)是器件腔体附近的放大图，图7(b)是沿图7(a)的I-I线的剖面图，图7(c)是表示沿同一I-I线的剖面图的另一例剖面图。在图7中，1是半导体芯片、2是内引线、3是基底薄片、5的斜线部分是器件腔体表面面积的半导体芯片组装后剩余的面积，且为封装树脂绕到带背面一侧时的通过表面面积，以及6是密封树脂。
在该现有技术实施例的情况下，在内引线2的间距较大的部分中，器件腔体7面积之中的半导体芯片组装后剩余面积5过大，由于密封树脂6绕向基底薄片(带)3的背面一侧的量大，所以如图7(b)所示，就使带背面一侧的树脂密封范围增大了。因此，模制范围的规格不能设定在从器件腔体7的近旁(端部)向带式载体外侧约1.5mm的位置。另外，如图7(c)所示，若绕入树脂量过多，则有时密封树脂6甚至到半导体芯片1的背面一侧。由于密封树脂6是液体状，所以该封装树脂位置的控制非常困难，而且离散度也大。就现有技术实施例中的结果来说，带背面一侧的树脂密封范围(到器件腔体旁的距离)用20个进行测定平均为1.2mm，离散度为0.2mm。
还有，即使现有尺寸的带式载体，象液晶驱动用半导体芯片那样，在输入一侧和输出一侧在端子数方面不同，而且因电路上的制约，在把输入侧端子和输出侧端子分开配置到半导体芯片的相对的两边上的半导体芯片的情况下，输入侧的端子间距离与输出侧端子间距离相比非常宽广，因此端子之间距离宽大的输入侧，密封树脂绕向带背面增多，为了补充因此而引起的上面一侧的密封树脂厚度不足，所以也就存在着因涂覆更多的树脂量而导致密封范围扩大和带背面一侧的树脂量过多的问题。
发明内容
本发明是为解决这种现有技术的问题而作出发明，其目的是提供一种通过控制密封树脂绕向带背面的量，抑制树脂密封范围，可以缩小外形尺寸的带式载体和带式载体器件。
本发明的上述目的是采用下面示出的带式载体而达到的。也就是，本发明的第1方案的一种带式载体，具有有器件腔体的绝缘性薄片和从上述绝缘性薄片上到上述器件腔体内为止形成的布线图形，其特征在于：
上述布线图形包括第1邻接布线图形和第2邻接布线图形，上述第1邻接布线图形比上述第2邻接布线图形更宽广形成邻接布线图形的间隔；
在上述第1邻接布线图形之间，设置从上述绝缘性薄片上向上述器件腔体内延伸而设的外伸图形，上述外伸图形向所述器件腔体的外伸量为已在上述器件腔体中配置的半导体芯片与上述器件腔体的端部之间的间隙的1/3～3/4。
这样构成的本发明的第1方案，采用在布线图形之间设置外伸图形的办法，即使在布线图形的间隔较宽的情况下，也可以调整密封树脂的流动路径的面积，可以使半导体芯片各边的密封树脂绕向带背面的量大致相同，可容易地控制向带式载体外侧流出的范围，可使带式载体器件的外径尺寸小型化的同时，可稳定密封树脂的形状并提高半导体装置(器件)的成品率。而且，由于外伸图形做成为使其顶端不到达半导体芯片上，所以不会造成外伸图形接触半导体芯片而发生边缘短路，或损伤半导体芯片的有源表面的危险。
本发明的第2方案的一种带式载体，具有有器件腔体的绝缘性薄片和从上述绝缘性薄片上到上述器件腔体内为止形成的布线图形，其特征在于：
在上述器件腔体的角部中的上述布线图形不存在的区域中，设置从上述绝缘性薄片上向上述器件腔体内延伸而设的外伸图形，上述外伸图形向所述器件腔体的外伸量为已在上述器件腔体中配置的半导体芯片与上述器件腔体的端部之间的间隙的1/3～3/4。
这样构成的本发明的第2方案，一般说来，采用把外伸图形设置到不配置布线图形的器件腔体的角部的部分，可以使绕向在器件腔体角部的涂覆了密封树脂的带背面的量成为与设置布线图形的部分一样，并可以获得与第1发明同样的效果。
在上述各发明中，可形成外伸图形的宽度比布线图形的宽度要宽，采用把外伸图形的宽度加宽的办法，图形的形成变得容易了。并且，若把比布线图形宽度宽的外伸图形的顶端部形成梳形，则实质上可以得到与配置布线图形同样的效果，可以以高精度进行密封树脂流出的控制。
另外，在邻接的布线图形布线和上述外伸图形之间，或者邻接的外伸图形之间的距离可设为30～100μm。布线图形与外伸图形之间的距离如果比30μm小，则已涂覆的密封树脂在规定的处理时间内就有不能充分绕到带背面一侧的危险。另外，布线图形与外伸图形之间的距离如果比100μm还大，则不能充分控制密封树脂绕向带背面一侧，存在着密封树脂的形状离散变大的危险。
而且，根据本发明的第3方案，一种带式载体，具有绝缘性薄片和其上用金属薄膜形成的导体图形，其特征在于：至少在上述器件腔体的角部如在正交坐标系轴上那样设有一对在器件腔体上外伸的外伸图形；
上述外伸图形向所述器件腔体的外伸量为已在上述器件腔体中配置的半导体芯片与上述器件腔体的端部之间的间隙的1/3～3/4；
上述外伸图形用作上述半导体芯片配置时的对准标记。
这样构成的本发明的第3方案，可以抑制没有设置布线图形的器件腔体的角部中的密封树脂多余地绕向带的背面，可以控制向带式载体的器件腔体周围的流出，且可使离散减小。另外，由于把伸向器件腔体内的外伸图形作为在器件腔体上配置半导体芯片时的对准标记，所以能够容易、正确地进行半导体芯片的定位。
即使在这些任一项的本发明中，外伸图形向器件腔体的伸出量做成为被配置在器件腔体中的半导体芯片和器件腔体的端部之间的间隙的1/3～3/4是所希望的。
在外伸图形的伸出量比上述间隙的1/3还小的情况下，存在着不能充分地控制密封树脂绕向带背面侧的危险。另外，在外伸图形的伸出量比上述间隙的3/4还要大的情况下，由于在带式载体的器件腔体上配置半导体芯片时的半导体芯片的位置的偏差，或半导体芯片与带式载体之间的相对转动，就存在着外伸图形与半导体芯片接触的危险。
本发明的第4方案是一种带式载体，是具有有器件腔体的绝缘性薄片和从上述绝缘性薄片上到所述器件腔体内为止已形成的布线图形的薄片载体，其特征是，
上述布线图形具有集中于上述器件腔体的第一边侧的输入用布线图形和集中于与上述第一边侧相对的第二边侧的输出用布线图形，上述输入用布线图形比上述输出用布线图形以更大间隔形成；以及
在上述输入用布线图形侧，在相邻的上述布线图形之间，设置从上述绝缘性薄片上向上述器件腔体内延伸而设的外伸图形，上述外伸图形向所述器件腔体的外伸量为已在上述器件腔体中配置的半导体芯片与上述器件腔体的端部之间的间隙的1/3～3/4。
这样构成的本发明的第4方案，象例如液晶显示装置(LCD)的驱动电路用半导体芯片的那样，在装配在输入侧和输出侧其布线图形的配置间隔有很大不同的半导体芯片的情况下，由于在间隔大的输入侧的布线图形间形成外伸图形，可使输入一侧和输出一侧的密封树脂绕向带背面一侧的绕入量大致相同，所以可以容易地控制流向带式载体外侧的流出范围，可以达到带式载体器件的外直径尺寸小型化，同时，可以稳定密封树脂的形状，提高半导体装置(器件)的成品率。而且，外伸图形由于其前端不到达半导体芯片，从而消除了外伸图形与半导体芯片接触而造成边缘短路及损伤半导体芯片工作面的危险。
本发明的第5方案的带式载体器件，其特征是，保持半导体芯片的带式载体是根据上述本发明的带式载体。这样构成的第5发明，由于使用上述各发明的带式载体，所以可以使之小型化，同时提高成品率，以及降低成本。
如以上已说过的那样，借助于本发明的带式载体，就可能缩小密封树脂范围和提高位置的稳定性，因此，具有使产品形状稳定而提高可靠性和使产品小型化的效果。
附图说明
图1(a)是本发明的第1实施例的带式载体器件的器件腔体部分的放大图。
图1(b)是沿图1(a)的A-A线的剖面图。
图2是表示内引线与外伸图形4之间的距离和密封树脂流向器件腔体周围外侧的流出量之间的关系图。
图3是第2实施例的主要部分说明图。
图4是第3实施例的主要部分说明图。
图5是第4实施例的主要部分说明图。
图6(a)是表示现有的带式载体的图。
图6(b)是表示现有的带式载体器件图。
图7(a)是现有的带式载体器件的器件腔体部分的放大图。
图7(b)是表示沿图7(a)的I-I线的剖面图一例的图。
图7(c)是表示沿图7(a)的I-I线的剖面图另一例的图。
具体实施方式
下面，按照附图详细地说明本发明的实施例。
图1是本发明的第1实施例的带式载体器件的说明图，图1(a)是器件腔体部分的角部附近的放大图，示出了已装配好半导体芯片后的状态。图1(b)是沿图1(a)的A-A线的剖面图。在图1中，1为半导体芯片、2为构成了布线图形的内引线，并由铜箔等的金属薄膜制成图形而形成。3为基底薄片(理想的是绝缘性，具有可挠性的薄片)、4(4a～4b)为从器件腔体伸出的，具有小于到达半导体芯片端部的长度的本发明的外伸图形、5的斜线部分是器件腔体表面积的半导体芯片组装后剩余面积，且为在密封树脂向带背面侧绕流时的通过表面积、及6为密封树脂。
在本发明技术的实施例的情况下，在内引线2的间距变大的部分，或器件腔体角部的内引线空白部分，与其宽度对应设置一根或多根具有小于到达半导体芯片的长度的外伸图形4。还有，凸出到器件腔体内的内引线2最好设置为，使得表示相邻引线间的间距间隔变成完全相等，由此，全部以等间距形成内引线，在不需要连接之处，可以象虚设图形一样利用外伸图形4。但是，根据情况设计规则可以不同，在不能均匀配置全部内引线2的情况下，至少就位于器件腔体7的共同边(集中的)内引线而言，理想的是采用上述结构。还有，在同一图上，虽然在内引线2的间距变大的部分和内引线空白部分两处都形成了外伸图形4，但是有时也可以只在一处形成外伸图形4。
在本实施例的情况下，外伸图形4a的宽度被形成为与内引线2的宽度大致相同，外伸图形4b的宽度形成为比内引线2的宽度还要宽。另外，各外伸图形4被配置成为，使得相邻的外伸图形4之间的距离Δ和外伸图形4与内引线2之间的距离δ都是30～100μm，在形成外伸图形4的同时，使距离Δ和距离δ成为大约相等。而且，设于器件腔体7角部的外伸图形4c形成较大的岛状，使得相邻的内引线2与外伸图形4b之间的距离为预定的值(在实施例中为30～100μm)。
如果这些距离(间隔)Δ、δ变成比30μm还小，则在涂覆密封树脂6的规定的处理时间内绕向基底薄片3背面侧的绕入量变小，不但存在着介以密封树脂6的半导体芯片1与基底薄片3之间的粘接强度降低的危险，而且对密封树脂6流向器件腔体7周围外侧的流出会发生不均匀。就是说，由发明人等实验的内引线2与外伸图形4之间的距离(间距)和密封树脂6流向器件腔体周围外侧的流出量的关系，就变成为如图2所示的那样。
还有，所用的密封树脂6，通常，在制造工艺中使用的粘度采用600泊。而且，在图2中的评价栏的○号表示由密封树脂6所形成的模制形状是良好的，×号表示不合格，△号表示一部分发生不合格。
如图2所示，当间距变成比30μm还小时，则离散度变大，同时，变得容易产生模制形状不良。另外，在间距超过100μm的情况下，也同样。因此，间距Δ、δ做成为30～100μm是所希望的。
另一方面，各外伸图形4的基底薄片3伸向器件腔体7的外伸量(凸出量)，理想的是做成为半导体芯片1的顶端与器件腔体7的顶端之间的间隙的1/3～3/4。就是说，半导体芯片与器件腔体7的顶端之间的距离，如图1(a)那样为W的情况下，外伸图形4的外伸量D为1/3W～3/4W。
在D比1/3W小的情况下，设置外伸图形4的效果小，容易产生模制形状离散。另外，若D比3/4W大，则因在把半导体芯片1配置到器件腔体7的内部之际的半导体芯片的位置偏离或转动，就存在着外伸图形4与半导体芯片接触的危险，存在边缘短路和损伤半导体芯片1的有源面的危险。
这样一来，所形成的带式载体器件，可以抑制密封树脂6绕向带表面一侧的绕入量，且由于是机械上的措施，可以稳定地控制树脂封装范围。作为实施本技术的结果，带背面一侧的树脂封装范围(自器件腔体顶端起的距离)，用20个进行平均为0.8mm，离散度总计结果为0.06mm。
因此，由于可以防止现有封装树脂范围不能进行控制而造成树脂封装范围的无用扩大和位置离散度大，故可以显著提高产品形状的稳定性，推进高密度化，从而使电子设备上要求的带式载体器件小型化。
还有，本发明由于把在带式载体的、相邻的内引线之间或器件腔体角部的内引线空白部分上，设有一条或多条向器件腔体伸出且具有小于到达半导体芯片端部的长度的外伸图形作为特征的外伸图形，所以可以适当变更半导体器件的方向、其构成部件的材料质量和构造等。
图3是第2实施例的带式载体器件的主要部分说明图。本实施例的带式载体器件20，比如说象LCD用的驱动电路之类，在半导体芯片1上具有不设电极的边22，在与该边22对应的部分的基底薄片3上就不设内引线2。因此，在与边22对应的部分上配设宽度较宽的外伸图形24。另外，在内引线2的间隔较宽的部分上也设有宽度较宽的外伸图形26。采用设有这样的外伸图形24和26的办法，可以达到与上述实施例同样的效果。
图4是第3实施例的主要部分说明图。在本实施例中，在宽度较宽的外伸图形24和26的器件腔体7上外伸(凸出)的顶端部分上形成多个切口27，并把顶端部分做成梳状。该切口27的宽度、深度、间距等，可以考虑到涂覆的密封树脂6和内引线2的间距等对其作出适当决定。因此，可以更有效地进行树脂的流出控制。
图5是第4实施例的主要部分说明图。本实施例要配置成为，使得在器件腔体7的角部的内引线空白部分，按正交座标系安置一对外伸图形28a和28b。这些外伸图形28a和28b对在内引线2的空白部分中的密封树脂6绕向基底薄片3的背面的绕入进行控制，同时作为把半导体芯片1配置到器件腔体7中时的对准标记进行使用。这样一来，若把凸出到器件腔体7中的外伸图形28a和28b作为对准标记使用，则可以更正确地对半导体芯片1进行定位。
还有，外伸图形28a和28b也可以设置在器件腔体7的四个角部，也可以设置在对角线形的二个角部，而在另外二个角部设置如图5所示那样的不成为对准标记的外伸图形4c。

Claims (16)

1、一种带式载体，具有有器件腔体的绝缘性薄片和从上述绝缘性薄片上到上述器件腔体内为止形成的布线图形，其特征在于：
上述布线图形包括第1邻接布线图形和第2邻接布线图形，上述第1邻接布线图形比上述第2邻接布线图形更宽广形成邻接布线图形的间隔；
在上述第1邻接布线图形之间，设置从上述绝缘性薄片上向上述器件腔体内延伸而设的外伸图形，上述外伸图形向所述器件腔体的外伸量为已在上述器件腔体中配置的半导体芯片与上述器件腔体的端部之间的间隙的1/3～3/4。
2、根据权利要求1所述的带式载体，其特征在于：上述外伸图形形成为宽度比上述布线图形的宽度还宽。
3、根据权利要求2所述的带式载体，其特征在于：比上述布线图形宽度宽的上述外伸图形，其顶端部分形成为梳状。
4、根据权利要求1所述的带式载体，其特征在于：在相邻的布线图形与上述外伸图形之间，或相邻的外伸图形之间的间距做成为30～100μm。
5、根据权利要求1所述的带式载体，其特征在于：上述第1邻接布线图形之中一方的布线图形和上述外伸图形间的间隔，与上述第2邻接布线图形的间隔相等。
6、一种带式载体器件，其特征在于：保持半导体芯片的带式载体是根据权利要求1所述的带式载体。
7、一种带式载体，具有有器件腔体的绝缘性薄片和从上述绝缘性薄片上到上述器件腔体内为止形成的布线图形，其特征在于：
在上述器件腔体的角部中的上述布线图形不存在的区域中，设置从上述绝缘性薄片上向上述器件腔体内延伸而设的外伸图形，上述外伸图形向所述器件腔体的外伸量为已在上述器件腔体中配置的半导体芯片与上述器件腔体的端部之间的间隙的1/3～3/4。
8、根据权利要求7所述的带式载体，其特征在于：上述外伸图形形成为宽度比上述布线图形的宽度还宽。
9、根据权利要求8所述的带式载体，其特征在于：比上述布线图形宽度宽的上述外伸图形，其顶端部分形成为梳状。
10、根据权利要求7所述的带式载体，其特征在于：在相邻的布线图形与上述外伸图形之间，或相邻的外伸图形之间的间距做成为30～100μm。
11、一种带式载体器件，其特征在于：保持半导体芯片的带式载体是根据权利要求7所述的带式载体。
12、一种带式载体，具有绝缘性薄片和其上用金属薄膜形成的导体图形，其特征在于：至少在上述器件腔体的角部如在正交坐标系轴上那样设有一对在器件腔体上外伸的外伸图形；
上述外伸图形向所述器件腔体的外伸量为已在上述器件腔体中配置的半导体芯片与上述器件腔体的端部之间的间隙的1/3～3/4；
上述外伸图形用作上述半导体芯片配置时的对准标记。
13、一种带式载体器件，其特征在于：保持半导体芯片的带式载体是根据权利要求12所述的带式载体。
14、一种带式载体，是具有有器件腔体的绝缘性薄片和从上述绝缘性薄片上到所述器件腔体内为止已形成的布线图形的薄片载体，其特征是，
上述布线图形具有集中于上述器件腔体的第一边侧的输入用布线图形和集中于与上述第一边侧相对的第二边侧的输出用布线图形，上述输入用布线图形比上述输出用布线图形以更大间隔形成；以及
在上述输入用布线图形侧，在相邻的上述布线图形之间，设置从上述绝缘性薄片上向上述器件腔体内延伸而设的外伸图形，上述外伸图形向所述器件腔体的外伸量为已在上述器件腔体中配置的半导体芯片与上述器件腔体的端部之间的间隙的1/3～3/4。
15、根据权利要求14所述的带式载体，其特征在于：形成上述外伸图形，以使得在上述器件腔体的上述第1边侧和上述第2边侧，密封树脂的可以环绕流入的空间实质上相同。
16、一种带式载体器件，其特征在于：保持半导体芯片的带式载体是根据权利要求14所述的带式载体。
CNB981041361A 1997-02-17 1998-02-17 带式载体和使用了带式载体的带式载体器件 Expired - Fee Related CN1150618C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP3247297 1997-02-17
JP32472/1997 1997-02-17
JP32472/97 1997-02-17
JP278901/97 1997-10-13
JP278901/1997 1997-10-13
JP27890197A JP3564970B2 (ja) 1997-02-17 1997-10-13 テープキャリアおよびこれを用いたテープキャリアデバイス

Publications (2)

Publication Number Publication Date
CN1191393A CN1191393A (zh) 1998-08-26
CN1150618C true CN1150618C (zh) 2004-05-19

Family

ID=26371056

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981041361A Expired - Fee Related CN1150618C (zh) 1997-02-17 1998-02-17 带式载体和使用了带式载体的带式载体器件

Country Status (7)

Country Link
US (2) US5949134A (zh)
JP (1) JP3564970B2 (zh)
KR (1) KR100556239B1 (zh)
CN (1) CN1150618C (zh)
HK (1) HK1015529A1 (zh)
SG (1) SG71755A1 (zh)
TW (1) TW579067U (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
KR100427541B1 (ko) * 1997-06-30 2004-07-19 주식회사 하이닉스반도체 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JP3683434B2 (ja) * 1999-04-16 2005-08-17 富士通株式会社 半導体装置
US6163068A (en) * 1999-04-22 2000-12-19 Yao; Hsia Kuang Multi-chip semiconductor encapsulation method and its finished product
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
KR100726769B1 (ko) * 2001-04-06 2007-06-11 삼성테크윈 주식회사 티비지에이 반도체 패키지용 금속 프레임의 캐비티 가공방법
US6664618B2 (en) 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US6686651B1 (en) * 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP4757083B2 (ja) * 2006-04-13 2011-08-24 日東電工株式会社 配線回路基板集合体シート
US8164168B2 (en) 2006-06-30 2012-04-24 Oki Semiconductor Co., Ltd. Semiconductor package
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
JP2008098547A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd フレキシブルプリント配線基板
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
JP4337898B2 (ja) 2007-03-29 2009-09-30 セイコーエプソン株式会社 半導体装置
CN101882605B (zh) * 2009-05-07 2012-07-04 日月光半导体制造股份有限公司 芯片封装结构
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113459A (ja) * 1985-11-13 1987-05-25 Matsushita Electric Ind Co Ltd フイルムキヤリア
JPS63124433A (ja) * 1986-11-13 1988-05-27 Rohm Co Ltd フイルムキヤリア
USH1267H (en) * 1990-07-05 1993-12-07 Boyd Melissa D Integrated circuit and lead frame assembly
US5250842A (en) * 1990-09-07 1993-10-05 Nec Corporation Semiconductor devices using tab tape
JPH04263446A (ja) * 1991-02-18 1992-09-18 Hitachi Cable Ltd Ｔａｂ用テープキャリア
JP3197291B2 (ja) * 1991-04-30 2001-08-13 株式会社リコー Ｔａｂ実装体
JP2699949B2 (ja) * 1995-09-28 1998-01-19 日本電気株式会社 半導体装置
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造

Also Published As

Publication number Publication date
JP3564970B2 (ja) 2004-09-15
SG71755A1 (en) 2000-04-18
US5949134A (en) 1999-09-07
US6066888A (en) 2000-05-23
TW579067U (en) 2004-03-01
HK1015529A1 (en) 1999-10-15
CN1191393A (zh) 1998-08-26
KR19980071370A (ko) 1998-10-26
KR100556239B1 (ko) 2006-05-09
JPH10289931A (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
CN1150618C (zh) 带式载体和使用了带式载体的带式载体器件
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US6576999B2 (en) Mounting structure for an electronic component having an external terminal electrode
KR100499289B1 (ko) 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
US6187614B1 (en) Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6650020B2 (en) Resin-sealed semiconductor device
US6625036B1 (en) Infrared data communication module and method of making the same
EP0412545A2 (en) IC package and IC card incorporating the same thereinto
US7948091B2 (en) Mounting structure for semiconductor element
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
JP2005150670A (ja) 半導体モジュールの製造方法及びそれに用いられる印刷回路基板
CN100452382C (zh) 配线板，半导体器件以及制造半导体器件的方法
US5388029A (en) Semiconductor chip carrier capable of stably mounting a semiconductor chip
CN1092843C (zh) 半导体器件封装
CN1192048A (zh) 芯片上引线及标准常规引线的组合结构的半导体芯片封装
US7485960B2 (en) Semiconductor device and manufacturing method thereof
JPS6046090A (ja) 電子回路基板
JP2005277434A (ja) 半導体装置
US6907656B1 (en) Method of manufacturing thermal head
JPH05335438A (ja) リードレスチップキャリア
US5766983A (en) Tape automated bonding circuit with interior sprocket holes
KR20090014119A (ko) 정밀 피치 기판들을 위한 집적 회로 패키징 시스템
TW202244953A (zh) 晶片電阻批量半成品、晶片電阻及其製法
KR200213530Y1 (ko) 반도체패키지용 리드프레임의 반도체칩탑재판 구조
JPH11121655A (ja) 半導体実装基板及びその封止方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1035006

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040519

Termination date: 20170217

CF01 Termination of patent right due to non-payment of annual fee