TW202244953A - 晶片電阻批量半成品、晶片電阻及其製法 - Google Patents

Abstract

本發明揭露一種晶片電阻批量半成品、晶片電阻及其製法，其係於一金屬基材上形成複數個彼此連接且排列成一陣列的金屬胚單體，每一金屬胚單體具有兩個相對的導線架部、以及連結導線架部且寬度窄於導線架部的電阻芯部，使得兩相鄰的電阻芯部之間分別形成有一夾制空間，絕緣封膠層結合於每一金屬胚單體的至少部分底面且至少部分包覆底面，且絕緣封膠層被填充進入夾制空間藉此包覆上述側面，以及絕緣封膠層在對應每一導線架部形成有至少一暴露區。複數個電極埠分別設置於暴露區，每一電極埠分別導電連結導線架部。

Description

晶片電阻批量半成品、晶片電阻及其製法

本發明係有關於晶片電阻製造的技術領域，特別是有關於一種晶片電阻批量半成品、晶片電阻及其製法。

現有晶片型被動元件(例如電阻器或保險絲等無源的元件)的批量製造方法主要有厚膜製程與薄膜製程，厚膜製程是先提供一塊陶瓷基板或氧化鋁基板，然後將導電材料以印刷的方式塗佈在基板上，然後以燒結的方式使導電材料與基板結合，然後切條並在兩側以金屬材料形成電極，最後切割形成晶片型的被動元件。薄膜製程是提供一塊陶瓷基板或氧化鋁基板，然後將金屬以沉積或濺鍍的方式附著於陶瓷基板上形成被動元件的芯材或導線架，然後再根據預定的位置將整塊陶瓷基板切割成多個條材，每個條材通常包含一列的被動元件胚料，接著在條材的邊緣鍍上金屬層並且與芯材連接以作為電極，或最後將條材切割形成多個被動元件成品。

以印刷為中心的厚膜製程，其製程的穩定度不佳，雖然產能高但是有良率的問題。以沉積或濺鍍的方式為中心的薄膜製程，其芯材金屬層的成型速度相當緩慢，只適用於芯材厚度較小的器件，而且還需要配合蝕刻等製程。另外，由於芯材金屬層的均勻度會影響被動元件的操作性能，例如電阻材的電阻值與電流通過的截面積有關，芯材厚度不均可能造成截面積不同而影響電阻值。厚膜製程由於良率的問題，使得批量生產出的每個成品的成本提高。薄膜製程為了達到要求的均勻厚度，沉積與濺鍍 需要精度較高的設備才能進行，不僅在增厚的過程緩慢，而且精度高的設備及意味著設備的價格較高，此會加重製造商添購或建置設備的成本，而生產設備數量不夠，也會更進一步地影響產能，而且增加被動元件的最終產品的製造成本，影響產品在市場上的競爭力。

另外，如前所述，現有的晶片型的被動元件是在器件的兩側邊形成金屬電極，然後在兩電極間的芯材處設置絕緣封裝材或保護層，而絕緣封裝材或保護層的高度往往大於電極的厚度。現有晶片型的被動元件一般是以表面安裝技術(SMT)安裝在電路板上，因此要在每一顆晶片電阻的底面成形出導接電阻芯兩端並且可供表面安裝的電極，就必須依賴額外的製程，較傳統的製造方式，是在整片例如X行和Y列大批量的半成品完成後，先沿著X軸方向逐行讓大片半成品分成X條，藉此暴露左右兩側被封裝材料夾心的金屬電阻芯，然後進行濺鍍、蒸鍍或其他加工方式，使得電阻芯兩側端面分別跟底面的電極導接，再鍍厚側邊電極而後沿著Y方向將一條條的半成品再次分成顆粒，才能封裝完成。由於需要額外步驟製造側邊電極，不僅增加製程而提高成本，也同時降低產出效率和產品良率。

即使有業者提出例如台灣發明第I242817號(大陸發明申請第2004101014614號)具凹陷端電極多電路元件晶片之製造方法及其成品；以及台灣發明第I281842號(大陸發明第CN 100505114號)具凸出端電極多電路元件晶片之製造方法，在陶瓷晶片上預穿孔，並且藉由濺鍍等方式在預穿孔內形成導電電極；或是在分條後濺鍍側邊而形成導電電極，都仍然不免要經過濺鍍、蒸鍍及隨後的化學鍍或滾鍍等增厚電極的過程，無法有效簡化流程、且提高產出效率和產品良率，尤其結構複雜就無法微型化。

本發明的一目的在於提供一種晶片電阻批量半成品，藉由直接使用已成型的金屬基材作為晶片電阻的金屬胚單體，排除耗時的沉積或濺鍍的薄膜製程，有效提升產出效率。

本發明的另一目的在於提供一種晶片電阻批量半成品，藉由直接提供低成本機械加工方式即可形成的金屬基材作為晶片電阻的金屬胚單體，如此避免厚膜製程的不穩定性，明顯提高產出良率。

本發明的再一目的在於提供一種晶片電阻批量半成品，藉由絕緣封膠層形成透空而暴露部分金屬胚單體並直接成型電極埠，完全排除以往側邊電極的繁雜製程，使得成本有效降低。

本發明的又一目的在提供一種晶片電阻，藉由簡單結構，使得微型化成為可能。

本發明的又另一目的在提供一種晶片電阻的製造方法，藉由直接使用已成型的金屬基材作為晶片電阻的金屬胚單體，排除耗時的沉積或濺鍍的薄膜製程，有效提升產出效率。

本發明的又再一目的在提供一種晶片電阻的製造方法，藉由直接提供低成本機械加工方式即可形成的金屬基材作為晶片電阻的金屬胚單體，如此避免厚膜製程的不穩定性，明顯提高產出良率。

本發明還有一目的是在提供一種晶片電阻的製造方法，藉由簡單的金屬基材和光阻結合，並且暴露出焊接電極位置而簡單地大批量製造可微型化的晶片電阻，不僅製造成本低廉，也讓晶片電阻的微型化成為可行。

為了達成上述目的，本發明提供一種晶片電阻批量半成品，其係指在晶片電阻的製程中形成具有初步結構但尚未成為最終產品的中間產物。本發明的晶片電阻批量半成品的一實施例包括一片金屬基材、一絕緣封膠層以及複數個電極埠。金屬基材包括複數個彼此連接且排列成一陣列的金屬胚單體，每一金屬胚單體具有兩個相對的導線架部、以及連結導線架部且寬度窄於導線架部的電阻芯部，使得兩相鄰的電阻芯部之間分別形成有一夾制空間，每一金屬胚單體具有一頂面、相反於頂面的底面、以及對應電阻芯部且連結頂面和底面的兩側面。絕緣封膠層結合於每一金屬胚單體的至少部分底面且至少部分包覆底面，且絕緣封膠層被填充進入夾制空間藉此包覆上述側面，以及絕緣封膠層在對應每一導線架部形成有至少一暴露區。複數個電極埠分別設置於暴露區，每一電極埠分別導電連結導線架部。

經由將上述晶片電阻的半成品再經過後續處理，即可製成本發明的晶片電阻，其包括一金屬胚單體、一絕緣封膠層及複數個電極埠。金屬胚單體具有兩個相對的導線架部、及連結導線架部且寬度窄於導線架部的電阻芯部，每一金屬胚單體具有一頂面、相反於頂面的底面以及對應電阻芯部且連結上述頂面和底面的兩側面。絕緣封膠層係結合於金屬胚單體的至少部分底面且至少部分包覆底面，且絕緣封膠層包覆側面，以及絕緣封膠層在對應每一導線架部形成有至少一暴露區。複數個電極埠分別設置於暴露區，每一電極埠分別導電連結導線架部。

本發明同時揭露一種上述晶片電阻的製法，其包括下列步驟：(a)在一金屬基材上形成複數個陣列排列的夾制空間，使得前述金屬基 材構成複數金屬胚單體，每一前述金屬胚單體分別包括兩個相對的導線架部、以及連結前述導線架部且寬度窄於前述導線架部的電阻芯部，且使得每一上述夾制空間位於彼此相鄰的兩電阻芯部之間，每一前述金屬胚單體具有一頂面、相反於前述頂面的底面、以及對應上述電阻芯部且連結上述頂面和上述底面的兩側面；(b)在上述金屬胚單體的底面側結合一絕緣封膠層，該絕緣封膠層結合於每一上述金屬胚單體的至少部分底面且至少部分包覆前述底面，且該絕緣封膠層被填充進入上述夾制空間藉此包覆上述側面；(c)在上述絕緣封膠層對應每一上述導線架部處形成至少一暴露區；(d)分別設置至少一電極埠於對應每一上述導線架部的上述暴露區，每一前述電極埠分別導電連結上述導線架部；以及(e)在每一上述金屬胚單體頂面設置封閉包覆上述金屬胚單體的封裝層。

本發明的晶片電阻半成品、晶片電阻及其製法，藉由其直接在一金屬基材上預先以機械加工的方式形成晶片電阻的金屬胚單體的陣列，然後將絕緣材塗佈在金屬基材上形成絕緣封膠層，使晶片電阻的金屬胚單體的陣列位在絕緣材形成的絕緣封膠層上。如此可以避免現有的厚膜製程的不穩定性以及薄膜製程的耗時及高成本，增加產品的良率，而且可以大量批次生產，如此可以降低每個晶片電阻的成本。絕緣封膠層直接以塗佈的方式形成於金屬基材上，可避免傳統的模內注塑的方式受到模具製作的限制而可以使晶片電阻微型化。另外，由於電極埠的結構是藉由從絕緣封膠層裸露的金屬胚單體直接成長設置，結構簡單可靠，使得晶片電阻表面安裝時的可靠度提升；尤其是結構簡單，不僅可以批量大規模生產，成本因而降低，還可以讓體積微型化，符合電子業潮流趨勢。

1:晶片電阻

2:個別半成品

5:修阻裝置

10:金屬基材

10A、10B:表面

11:槽孔

12:金屬胚單體

20:絕緣封膠層

21:曝露區

22:切割線

30:電極埠

40:印刷層

50:側面封裝區

51:頂面封裝部

111:長邊

112:圓弧邊

121:導線架部

122:電阻芯部

123:頂面

124:底面

125:兩個側面

S1~S8、S1’~S8’:步驟

圖1及圖2是本發明的晶片電阻的製法的一實施例的流程圖。

圖3至15是本發明的晶片電阻的製法的一實施例的示意圖。

圖16是圖1的晶片電阻的製法所製造的晶片電阻在切粒後而尚未形成側面封裝區前的立體圖。

圖17是表示圖16的晶片電阻的內部結構的立體圖。

圖18是圖16的晶片電阻的完成側面封裝區後的立體圖。

圖19及圖20是本發明的晶片電阻的製法的另一實施例的流程圖。

請參閱圖1，其表示本發明的晶片電阻的製法的一實施例。請同時參閱圖2A，首先提供一個金屬基材10，本實施例的金屬基材10為一金屬板材，其具有兩個相對的表面10A和10B，本實施例的金屬基材10是用於作為晶片電阻的電阻芯材，其可以是錳、銅、鎳、鎘、矽及鋁等元素以不同成分配比組合的合金，可以視晶片電阻預定的電阻值而定。本實施例的金屬基材10是選自錳銅鎳合金，錳銅錫合金和鎳鎘鋁合金的群組。

首先在步驟S1，在金屬基材10上形成複數槽孔11。在本實施例中，是在金屬基材10沖壓出多個貫穿兩個相對的表面10A和10B的槽孔11，由於將來是以平行的兩槽孔間的金屬作為一個金屬胚單體12的電阻芯部122，為便於說明起見，因此定義這些槽孔為電阻芯部122兩側的夾制空間。本實施例的每個槽孔11的形狀及尺寸都相同，對於所屬技術領域中具 有通常知識者可以理解，也可以在金屬基材10上形成尺寸不同的槽孔11，使得所夾的電阻芯部具有不同長寬而賦予不同的電阻數值。

本實施例的每個槽孔11都具有兩個相對設置的長邊111和兩個分別位於前述長邊111兩相對端緣的圓弧邊112相互連接圍繞形成。這些槽孔11在金屬基材10上排成整齊的陣列。由於槽孔11在金屬基材10上形成陣列，使得本例中由槽孔11所定義出的金屬胚單體12在金屬基材10上也是排成整齊的縱橫陣列。每個金屬胚單體12包括導線架部121和電阻芯部122，如圖3的部分放大圖所示，電阻芯部122是介於相鄰槽孔11之間的較窄區域，而在電阻芯部122的兩端較寬的虛線部分則定義為導線架部121，也就是從槽孔11的圓弧邊112往遠離槽孔11方向延伸的部分區域。因此在未來分粒後的每個金屬胚單體12具有兩個沿長向相對的導線架部121，電阻芯部122則夾設在兩個導線架部121之間彼此相互連接。由於槽孔11，使得電阻芯部122的寬度小於導線架部121的寬度。

且為便於說明起見，將金屬基材10區隔為複數金屬胚單體12時，也將金屬基材10的兩相對表面10A和10B區隔為每個金屬胚單體12的頂面123和底面124，至於連接頂面123和底面124的兩個側面125，也就分別會是相鄰兩槽孔11的長邊111。在此雖然圖示底面124是朝向上方，但是本實施例的底面124是指本發明的晶片電阻安裝在電路板上時朝向電路板的表面，而頂面123則是遠離電路板的表面。

接著在步驟S2，請同時參閱圖4、圖5和圖6，圖6為圖5沿A-A線的剖視圖，是將絕緣膠材塗佈於金屬基材10的表面10B而形成絕緣封膠層20，使絕緣封膠層20覆蓋並結合於金屬基材10的表面10B而且填充於槽 孔11中；也就是每一金屬胚單體12的底面124側會結合絕緣封膠層20，且絕緣封膠層20不止覆蓋每個金屬胚單體12的底面124還包覆每個金屬胚單體12的兩個側面125。在本實施例中的絕緣膠材是以光阻劑為例。

請同時參閱圖7和圖8，圖8為圖7沿B-B線的剖視圖，在步驟S3中，會將整片基板的光阻劑利用光罩進行曝光與顯影，使得整片絕緣封膠層20會形成許多曝露區21，每一個曝露區21都會曝露出金屬基材10的表面10B。由於曝露區21會對應於每個金屬胚單體12的兩個導線架部122，使所有導線架部122都會暴露於絕緣封膠層20處。

請同時參閱圖9和圖10，圖10為圖9沿C-C線的剖視圖，步驟S4會在上述曝露區21以例如鍍銅的方式同步形成許多銅質的電極埠30，如此電極埠30與金屬基材10的表面10B的導線架部122形成導電連接。在本實施例中，電極埠30的高度可以高於絕緣封膠層20，以便於電極埠30的端面可以與後續形成的印刷層的頂部齊平。如果不施作印刷層，則電極埠30的高度也可高於絕緣封膠層20，便於晶片電阻的成品以表面安裝技術(SMT)與電路板的焊墊進行接合。而圖9和圖10所示的即為本發明的晶片電阻批量半成品。由於電極埠30是藉由極其簡單的電鍍等方法批次成形，完全沒有以往側邊電極的製程困擾，不僅批量生產使得依照本發明所揭露的晶片電阻的產出效率極高，也讓製造成本明顯降低。

在步驟S5如圖11所示，對本發明的晶片電阻批量半成品進行預切割，例如以金剛石切割輪或雷射在預定分割的部分預先畫出切割線22，而得到晶片電阻的個別半成品，以便於後續分條或分粒的製程。接著如圖12所示，在步驟S6對每個晶片電阻的個別半成品量測其電阻並進行修阻。當所量測到的晶 片電阻的個別半成品的電阻未達到規範時，利用修阻裝置5刺破絕緣封膠層20，對絕緣封膠層20下方的電阻芯部121切出適當的溝槽而增加電阻值，藉此使每個晶片電阻的電阻值達到規範。

圖14為圖13沿D-D線的剖視圖，步驟S7如圖13和14所示，在每個晶片電阻的個別半成品的絕緣封膠層20上且在電極埠30間形成印刷層40，印刷層40除了包含絕緣性的保護材以外，也包含每個晶片電阻的資訊，例如批量生產的序號、電阻值或製造商等資訊。印刷層40的高度不高於電極埠30的高度，以便於晶片電阻利用表面安裝技術安裝於電路板時，可以使焊錫確實地結合電極埠30與電路板的焊墊，避免現有技術的電阻晶片的電極埠的高度低於器件表面所造成焊錫接合不良的問題。

由於結構簡單，使得本發明所揭露的晶片電阻，可以輕易達到例如1mm X 2mm的尺寸，而不需要考慮側邊電極的製造困擾，甚至於只要表面安裝工藝的吸嘴可以更小，晶片電阻的尺寸還可以進一步微型化而沒有任何製造難度。如圖15所示，在步驟S7對於完成印刷層40的晶片電阻的個別半成品2進行分粒，形成如圖16和圖17所示的個別半成品。

最終，在步驟S8將已經分粒的個別半成品經由塗布或注塑的方式，在每個晶片電阻的個別半成品的金屬胚單體12的側面形成封裝層而得到最後成品的晶片電阻1，如圖18所示。封裝層除了包括覆蓋每個晶片電阻的個別半成品的的四個側面，而確實地封閉金屬胚單體12的各側面及電極埠30的側面，形成側面封裝區50以外，封裝層也可以包括覆蓋金屬胚單體12的頂面123的頂面封裝部51，因此本實施例的晶片電阻1的電極埠30只從底部露出，與現有技術的晶片電阻其電極埠是包覆於側邊的結構不同。藉此除了遮蔽晶片電阻中的導體 以避免晶片電阻安裝在電路板後與其他元件產生短路，也可以對晶片電阻內部各層結構產生固定的作用，避免發生結構層剝離的問題。

對於所述技術領域中具有通常知識者而言，可以理解金屬胚單體12的頂面123的頂面封裝部51可以在步驟S1提供金屬基材10之前即形成於金屬基材10的表面10A，如圖3所示。

另外，如圖19與圖20所示，其為本發明的晶片電阻的製法的另一實施例。本實施例的步驟S1’至S7’與圖1和圖2的實施例的步驟S1至S7相同，在本實施例的步驟S8’中，也可以在金屬胚單體12的側面形成封裝層時，一體地形成金屬胚單體12頂面的頂面封裝部51。

雖然本實施例的上述敘述都稱製品為晶片電阻，但熟悉本技術領域人士可以輕易瞭解，當所用金屬基材的融點較低且電阻值夠高時，電阻芯部就可以在預定的電流門檻到達時熔融斷路，使得本發明的晶片電阻同樣可以被當作保險絲使用而沒有任何困難。

本發明的晶片電阻半成品、晶片電阻及其製法，藉由其直接在一金屬基材上預先以機械加工的方式形成晶片電阻的金屬胚單體的陣列，然後將絕緣材塗佈在金屬基材上形成絕緣封膠層，使晶片電阻的金屬胚單體的陣列位在絕緣材形成的絕緣封膠層上。如此可以避免現有的厚膜製程的不穩定性以及薄膜製程的耗時及高成本，增加產品的良率，而且可以大量批次生產，如此可以降低每個晶片電阻的成本。絕緣封膠層直接以塗佈的方式形成於金屬基材上，可避免傳統的模內注塑的方式受到模具製作的限制而可以使晶片電阻微型化。另外，由於本發明的晶片電阻的電極埠的厚度形成不小於絕緣封膠層的厚度，在晶片電阻以表面安裝技術安裝在電路板時，晶片 電阻的電極埠與電路板的焊墊不會產生焊錫接合不良的問題，可以增加製程的可靠度。

惟以上所述者，僅為本發明之較佳實施例而已，不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明涵蓋之範圍內。經過本發明較佳實施例之描述後，熟悉此一技術領域人員應可瞭解到，本案實為一新穎、進步且具產業實用性之發明專利，深具發展價值。

10:金屬基材

20:絕緣封膠層

21:曝露區

30:電極埠

Claims (10)

1. 一種晶片電阻批量半成品，包括：

   一片金屬基材，包括複數個彼此連接且排列成一陣列的金屬胚單體，每一前述金屬胚單體具有兩個相對的導線架部、以及連結前述導線架部且寬度窄於前述導線架部的電阻芯部，使得兩相鄰的前述電阻芯部之間分別形成有一夾制空間，每一前述金屬胚單體具有一頂面、相反於前述頂面的底面、以及對應上述電阻芯部且連結上述頂面和上述底面的兩側面；

   一絕緣封膠層，結合於每一上述金屬胚單體的至少部分底面且至少部分包覆前述底面，且該絕緣封膠層被填充進入上述夾制空間藉此包覆上述側面，以及上述絕緣封膠層在對應每一上述導線架部形成有至少一暴露區；以及

   複數分別設置於上述暴露區的電極埠，每一前述電極埠分別導電連結上述導線架部。
2. 如請求項1所述的晶片電阻批量半成品，更包括至少封閉包覆每一上述金屬胚單體頂面的封裝層。
3. 如請求項1所述的晶片電阻批量半成品，其中上述金屬基材是選自錳銅鎳合金，錳銅錫合金，鎳鎘鋁合金的群組。
4. 一種晶片電阻，包括：

   一金屬胚單體，具有兩個相對的導線架部、及連結前述導線架部且寬度窄於前述導線架部的電阻芯部，每一前述金屬胚單體具有一頂面、相反於前述頂面的底面以及對應上述電阻芯部且連結上述頂面和上述底面的兩側面；

   一絕緣封膠層，結合於上述金屬胚單體的至少部分底面且至少部分包覆前述底面，且該絕緣封膠層包覆上述側面，以及上述絕緣封膠層在對應每一上述導線架部形成有至少一暴露區；以及

   複數分別設置於上述暴露區的電極埠，每一前述電極埠分別導電連結上述導線架部。
5. 如請求項4所述的晶片電阻，更包括用以側向封閉上述電極埠的側面封裝區及上述金屬胚單體頂面的封裝層。
6. 如請求項5所述的晶片電阻，其中上述封裝層更包括一體成形的封閉金屬胚單體頂面的頂面封裝部和封閉上述電極埠的側面封裝區的側面封裝部。
7. 一種晶片電阻的製法，包括下列步驟：

   a)在一金屬基材上形成複數個陣列排列的夾制空間，使得前述金屬基材構成複數金屬胚單體，每一前述金屬胚單體分別包括兩個相對的導線架部、以及連結前述導線架部且寬度窄於前述導線架部的電阻芯部，且使得每一上述夾制空間位於彼此相鄰的兩電阻芯部之間，每一前述金屬胚單體具有一頂面、相反於前述頂面的底面、以及對應上述電阻芯部且連結上述頂面和上述底面的兩側面；

   b)在上述金屬胚單體的底面側結合一絕緣封膠層，該絕緣封膠層結合於每一上述金屬胚單體的至少部分底面且至少部分包覆前述底面，且該絕緣封膠層被填充進入上述夾制空間藉此包覆上述側面；

   c)在上述絕緣封膠層對應每一上述導線架部處形成至少一暴露區；

   d)分別設置至少一電極埠於對應每一上述導線架部的上述暴露區，每一前述電極埠分別導電連結上述導線架部；以及

   e)在每一上述金屬胚單體的上述導線架部的側面設置封閉包覆上述金屬胚單體的側面封裝層。
8. 如請求項7所述的晶片電阻的製法，其中上述絕緣封膠層為光阻材料，以及上述步驟c)包括一曝光及顯影步驟；以及在上述步驟d)之後，更包括將每一上述金屬胚單體彼此分離的步驟f)。
9. 如請求項7所述的晶片電阻的製法，更包括在每一上述金屬胚單體的上述金屬胚單體的上述頂面設置封閉包覆上述金屬胚單體的頂面封裝層的步驟g)。
10. 如請求項8所述的晶片電阻的製法，其中在上述步驟d)和上述步驟f)之間，更包括一個量測每一金屬胚單體電阻值的量測步驟g)；以及在該量測步驟g)之後的修正阻值步驟h)。

Images