JP3431993B2 - Ｉｃパッケージの組立方法 - Google Patents
Ｉｃパッケージの組立方法Info
- Publication number
- JP3431993B2 JP3431993B2 JP09646594A JP9646594A JP3431993B2 JP 3431993 B2 JP3431993 B2 JP 3431993B2 JP 09646594 A JP09646594 A JP 09646594A JP 9646594 A JP9646594 A JP 9646594A JP 3431993 B2 JP3431993 B2 JP 3431993B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- circuit board
- conductive material
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣチップの表面実装用
のパッケージ組み立て方法に関する。
のパッケージ組み立て方法に関する。
【０００２】
【従来の技術】ＩＣチップを回路基板などに実装するた
めには、従来、図８から図１１に示すような、リードフ
レームを使用したパッケージに組み立てることが行われ
てきた。
めには、従来、図８から図１１に示すような、リードフ
レームを使用したパッケージに組み立てることが行われ
てきた。
【０００３】これは、金属の薄板にプレス又はエッチン
グにより所定の回路パターンを形成したリードフレーム
８にＩＣチップ４を搭載、ワイヤ５で配線し、これを熱
硬化性樹脂６で封止したのち、リード８ａを切断、整形
して所定の形状を得る方法である。
グにより所定の回路パターンを形成したリードフレーム
８にＩＣチップ４を搭載、ワイヤ５で配線し、これを熱
硬化性樹脂６で封止したのち、リード８ａを切断、整形
して所定の形状を得る方法である。
【０００４】これは大量生産が容易であること、回路基
板への半田付けが比較的容易であることなどから広く普
及している。
板への半田付けが比較的容易であることなどから広く普
及している。
【０００５】
【発明が解決しようとする課題】しかしながら、この方
法は、パッケージの種類毎に高価な金型を用意しなけれ
ばならず、多品種の生産には莫大な設備投資が必要であ
ることや、新規の金型が必要となるような試作品の完成
までには多くの時間を必要とすることや、またパッケー
ジの取り扱いによってはリード８ａを破損し易いなどの
欠点がある。
法は、パッケージの種類毎に高価な金型を用意しなけれ
ばならず、多品種の生産には莫大な設備投資が必要であ
ることや、新規の金型が必要となるような試作品の完成
までには多くの時間を必要とすることや、またパッケー
ジの取り扱いによってはリード８ａを破損し易いなどの
欠点がある。
【０００６】これに対し、リードフレームの代わりに両
面プリント板を用い、リードレス構造とするパッケージ
も提案されている（特開平２−２１５０号公報など）
が、金型を用意しなければならない点は従来と同様であ
るため、同様に上述したような解決すべき課題を有す
る。
面プリント板を用い、リードレス構造とするパッケージ
も提案されている（特開平２−２１５０号公報など）
が、金型を用意しなければならない点は従来と同様であ
るため、同様に上述したような解決すべき課題を有す
る。
【０００７】（発明の目的）本発明は、金型を必要とせ
ず、多品種少量の生産でも多くの設備投資を必要とせ
ず、また組み立てに要する費用も安価で大量生産にも適
用でき、かつ回路基板への半田付けも容易であるＩＣパ
ッケージ及びその組み立て方法を提供することを目的と
する。
ず、多品種少量の生産でも多くの設備投資を必要とせ
ず、また組み立てに要する費用も安価で大量生産にも適
用でき、かつ回路基板への半田付けも容易であるＩＣパ
ッケージ及びその組み立て方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明は、上述した課題
を解決するための手段として、複数のＩＣチップが搭載
され、前記複数のＩＣチップ及びスルーホールの内部が
導電材料で充填されたプリント基板の一部又は全部を、
液状封止樹脂で封止し硬化させる工程と、前記プリント
基板、前記硬化させた液状封止樹脂及び前記導電材料を
同一工程で切断する工程と、を有することを特徴とする
ＩＣパッケージの組立方法を提供するものである。
を解決するための手段として、複数のＩＣチップが搭載
され、前記複数のＩＣチップ及びスルーホールの内部が
導電材料で充填されたプリント基板の一部又は全部を、
液状封止樹脂で封止し硬化させる工程と、前記プリント
基板、前記硬化させた液状封止樹脂及び前記導電材料を
同一工程で切断する工程と、を有することを特徴とする
ＩＣパッケージの組立方法を提供するものである。
【０００９】
【００１０】
【作用】本発明によれば、あらかじめプリントされた複
数の適当な位置のスルーホールを利用してＩＣチップの
外部接続端子としてパッケージを形成することができる
ため、従来のように、各種のＩＣチップごとにリードパ
ターンの金型を作製する必要がなくなる。
数の適当な位置のスルーホールを利用してＩＣチップの
外部接続端子としてパッケージを形成することができる
ため、従来のように、各種のＩＣチップごとにリードパ
ターンの金型を作製する必要がなくなる。
【００１１】また、プリント基板のスルーホールに充填
された導電性材料を従来例のリードに代わる外部端子と
するため、構造的に強固となり、従来のようにリードを
破損するおそれが少なくなる。
された導電性材料を従来例のリードに代わる外部端子と
するため、構造的に強固となり、従来のようにリードを
破損するおそれが少なくなる。
【００１２】また、スルーホールを縦に切断して導電性
材料の面を露出するため、従来例のリードと同様の接続
面積を得ることができる。
材料の面を露出するため、従来例のリードと同様の接続
面積を得ることができる。
【００１３】また、前記ＩＣチップ搭載面の一部又は全
部が絶縁性材料で封止されたＩＣパッケージにより、完
全に封止されたパッケージとともに、一部分はプリント
基板の機能を残したパッケージとすることができる。
部が絶縁性材料で封止されたＩＣパッケージにより、完
全に封止されたパッケージとともに、一部分はプリント
基板の機能を残したパッケージとすることができる。
【００１４】また、前記スルーホールが前記プリント基
板上で格子状に配置されたＩＣパッケージにより、任意
の格子位置のスルーホールを選択することにより、ＩＣ
チップの周囲にスルーホールを配置することが容易にで
きる。
板上で格子状に配置されたＩＣパッケージにより、任意
の格子位置のスルーホールを選択することにより、ＩＣ
チップの周囲にスルーホールを配置することが容易にで
きる。
【００１５】また、前記プリント基板上に、前記スルー
ホール部と接続され、前記ＩＣチップと接続されるパッ
ド部と、前記スルーホール部と接続されるＩＣチップの
搭載部のパターンを有するＩＣパッケージにより、ワイ
ヤーボンディングが容易となる。
ホール部と接続され、前記ＩＣチップと接続されるパッ
ド部と、前記スルーホール部と接続されるＩＣチップの
搭載部のパターンを有するＩＣパッケージにより、ワイ
ヤーボンディングが容易となる。
【００１６】また、前記樹脂として光透過性樹脂を用
い、光能動素子を封止したＩＣパッケージにより、受光
素子、発光素子、ＥＰＲＯＭ等を使用する光半導体装置
を、それぞれの金型を用いずに、リードレス構造のパッ
ケージとして構成することが容易に出来る。
い、光能動素子を封止したＩＣパッケージにより、受光
素子、発光素子、ＥＰＲＯＭ等を使用する光半導体装置
を、それぞれの金型を用いずに、リードレス構造のパッ
ケージとして構成することが容易に出来る。
【００１７】
（実施例１）以下、図３から図７に沿って本発明の実施
例の工程を説明する。
例の工程を説明する。
【００１８】まず、図３の本発明のプリント基板の上面
図に示されるように、ＩＣを搭載するプリント基板１
（以下基板という）には、予め所定の回路２が形成され
ており、この回路には、パッド部２ｂとスルーホール部
２ａを接続するもの、ＩＣチップの搭載部２ｃとスルー
ホール部２ａを接続するパターンなどが形成されてい
る。
図に示されるように、ＩＣを搭載するプリント基板１
（以下基板という）には、予め所定の回路２が形成され
ており、この回路には、パッド部２ｂとスルーホール部
２ａを接続するもの、ＩＣチップの搭載部２ｃとスルー
ホール部２ａを接続するパターンなどが形成されてい
る。
【００１９】次に、このスルーホール部２ａに銅ペース
ト、又は銀ペースト等のように、流動性があり、かつ硬
化後には半田付けが可能となる導電材料３をスクリーン
印刷等の方法により充填し、所定の硬化処理を施す（図
４）。
ト、又は銀ペースト等のように、流動性があり、かつ硬
化後には半田付けが可能となる導電材料３をスクリーン
印刷等の方法により充填し、所定の硬化処理を施す（図
４）。
【００２０】その後、ＩＣチップ４を搭載し、ワイヤボ
ンディングなどの手段５によって前記回路２と接続する
（図５）。
ンディングなどの手段５によって前記回路２と接続する
（図５）。
【００２１】その後、ＩＣチップおよびワイヤを保護す
る為の液状の封止樹脂６を基板のＩＣ搭載面に塗布す
る。この時、スルーホールは導電部材で充填されている
ため、封止樹脂がスルーホールを通して基板の裏面に流
れ出ることはなく、このため特に金型や枠などを用いて
塗布範囲を限定する必要はない（図６）。
る為の液状の封止樹脂６を基板のＩＣ搭載面に塗布す
る。この時、スルーホールは導電部材で充填されている
ため、封止樹脂がスルーホールを通して基板の裏面に流
れ出ることはなく、このため特に金型や枠などを用いて
塗布範囲を限定する必要はない（図６）。
【００２２】封止樹脂を放置、加熱、紫外線照射などの
方法で硬化させた後、導電材料３が端面に露出するよう
に、スルーホールを縦に切断する（図７）。本実施例で
は、図５，図７の、７に示す位置で基板１及び封止樹脂
６を切断することにより、本発明のリードレスパッケー
ジが得られる。
方法で硬化させた後、導電材料３が端面に露出するよう
に、スルーホールを縦に切断する（図７）。本実施例で
は、図５，図７の、７に示す位置で基板１及び封止樹脂
６を切断することにより、本発明のリードレスパッケー
ジが得られる。
【００２３】図１は、このようにして得られた本実施例
のＩＣパッケージの上面図であり、図２は、その概略断
面図である。
のＩＣパッケージの上面図であり、図２は、その概略断
面図である。
【００２４】以上の説明から明らかなように、本発明に
よる組立方法は、既存のプリント基板製造工程を利用で
き、樹脂封止用や、リードフレーム作製用などの金型が
不要であるという特長がある。
よる組立方法は、既存のプリント基板製造工程を利用で
き、樹脂封止用や、リードフレーム作製用などの金型が
不要であるという特長がある。
【００２５】また、このような形状のリードレスパッケ
ージは、既存の表面実装方法（リフロー半田付け等）に
より、容易かつ安価に実装することが出来る。
ージは、既存の表面実装方法（リフロー半田付け等）に
より、容易かつ安価に実装することが出来る。
【００２６】なお、本実施例では、基板１には三菱ガス
化学（株）製のＢＴレジン（商品名）、導電ペースト３
には（株）アサヒ化学研究所製の銅導電ペーストＡＣＰ
（商品名）を用いた。
化学（株）製のＢＴレジン（商品名）、導電ペースト３
には（株）アサヒ化学研究所製の銅導電ペーストＡＣＰ
（商品名）を用いた。
【００２７】（他の実施例）封止樹脂６として、日東電
工（株）製ＮＴ８０００（商品名）等の光透過性エポキ
シ樹脂を用い、ＩＣチップ４として、受光素子、発光素
子、ＥＰＲＯＭ等の光能動素子を用いることにより、光
半導体装置を、それぞれ金型を用いずに、上述した実施
例と同様な方法でリードレスパッケージとして作製する
ことができる。
工（株）製ＮＴ８０００（商品名）等の光透過性エポキ
シ樹脂を用い、ＩＣチップ４として、受光素子、発光素
子、ＥＰＲＯＭ等の光能動素子を用いることにより、光
半導体装置を、それぞれ金型を用いずに、上述した実施
例と同様な方法でリードレスパッケージとして作製する
ことができる。
【００２８】
【発明の効果】以上述べたように、本発明によれば、あ
らかじめプリントされた複数の適当な位置のスルーホー
ルを利用してＩＣチップの外部接続端子としてパッケー
ジを形成することができるため、従来のように、各種の
ＩＣチップごとにリードパターンの金型を作製する必要
がなくなる。このため、多品種少量の生産でも多くの設
備投資を必要とせず、また組み立てに要する費用も安価
で大量生産にも適用できるようになるという効果が得ら
れる。
らかじめプリントされた複数の適当な位置のスルーホー
ルを利用してＩＣチップの外部接続端子としてパッケー
ジを形成することができるため、従来のように、各種の
ＩＣチップごとにリードパターンの金型を作製する必要
がなくなる。このため、多品種少量の生産でも多くの設
備投資を必要とせず、また組み立てに要する費用も安価
で大量生産にも適用できるようになるという効果が得ら
れる。
【００２９】また、プリント基板のスルーホールに充填
された導電性材料を従来例のリードに代わる外部端子と
するため、構造的に強固となり、従来のようにリードを
破損するおそれが少なくなる。
された導電性材料を従来例のリードに代わる外部端子と
するため、構造的に強固となり、従来のようにリードを
破損するおそれが少なくなる。
【００３０】また、スルーホールを縦に切断して導電性
材料の面を露出するため、従来例のリードと同様の接続
面積を得ることができ、回路基板への半田付けも容易で
あるという効果が得られる。
材料の面を露出するため、従来例のリードと同様の接続
面積を得ることができ、回路基板への半田付けも容易で
あるという効果が得られる。
【図１】本発明の実施例を示す平面図。
【図２】本発明の実施例を示す断面図。
【図３】本発明の製造工程を示す平面図。
【図４】本発明の製造工程を示す平面図。
【図５】本発明の製造工程を示す平面図。
【図６】本発明の製造工程を示す断面概略図。
【図７】本発明の製造工程を示す断面概略図。
【図８】従来技術による工程を示す平面図。
【図９】従来技術による工程を示す平面図。
【図１０】従来技術による工程を示す平面図。
【図１１】従来技術による工程を示す平面図。
１ プリント基板
２ 回路パターン
２ａ スルーホール部
２ｂ パッド部
３ 導電材料
４ ＩＣチップ
５ 配線のワイヤ
６ 封止樹脂
８ リードフレーム
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 23/28
Claims (3)
- 【請求項１】 複数のＩＣチップが搭載され、前記複数
のＩＣチップ及びスルーホールの内部が導電材料で充填
されたプリント基板の一部又は全部を、液状封止樹脂で
封止し硬化させる工程と、 前記プリント基板、前記硬化させた液状封止樹脂及び前
記導電材料を同一工程で切断する工程と、 を有することを特徴とするＩＣパッケージの組立方法。 - 【請求項２】 前記スルーホールに電気的に接続された
パッド部と前記ＩＣチップの接続部とをワイヤーボンデ
ィングする工程を有する請求項１に記載のＩＣパッケー
ジの組立方法。 - 【請求項３】 前記封止樹脂は光透過性樹脂を用いてい
る請求項１に記載のＩＣパッケージの組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09646594A JP3431993B2 (ja) | 1994-05-10 | 1994-05-10 | Ｉｃパッケージの組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09646594A JP3431993B2 (ja) | 1994-05-10 | 1994-05-10 | Ｉｃパッケージの組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07307408A JPH07307408A (ja) | 1995-11-21 |
| JP3431993B2 true JP3431993B2 (ja) | 2003-07-28 |
Family
ID=14165787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09646594A Expired - Fee Related JP3431993B2 (ja) | 1994-05-10 | 1994-05-10 | Ｉｃパッケージの組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3431993B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294976A (ja) * | 2005-04-13 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JPWO2010140604A1 (ja) * | 2009-06-05 | 2012-11-22 | 先端フォトニクス株式会社 | サブマウント、これを備えた光モジュール、及びサブマウントの製造方法 |
| US20110170303A1 (en) * | 2010-01-14 | 2011-07-14 | Shang-Yi Wu | Chip package and fabrication method thereof |
-
1994
- 1994-05-10 JP JP09646594A patent/JP3431993B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07307408A (ja) | 1995-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507251B2 (ja) | 光センサｉｃパッケージおよびその組立方法 | |
| KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
| US5854512A (en) | High density leaded ball-grid array package | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US5663593A (en) | Ball grid array package with lead frame | |
| CN100350601C (zh) | 多行引线框架 | |
| CN209785926U (zh) | 半导体器件 | |
| JP4919103B2 (ja) | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 | |
| WO2007117819A2 (en) | Molded semiconductor package with integrated through hole heat spreader pin(s) | |
| KR20040007244A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN212182312U (zh) | 半导体封装件 | |
| KR100282290B1 (ko) | 칩규모패키지및그제조방법 | |
| KR20030076199A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH08250641A (ja) | 半導体装置とその製造方法 | |
| US6410977B1 (en) | Semiconductor device, circuit board electronic instrument and method of making a semiconductor device | |
| JP3431993B2 (ja) | Ｉｃパッケージの組立方法 | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| JP3214619B2 (ja) | 半導体パッケージの製造方法 | |
| KR100319400B1 (ko) | 반도체패키지및그제조방법 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |