JP3683434B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3683434B2 JP3683434B2 JP10993099A JP10993099A JP3683434B2 JP 3683434 B2 JP3683434 B2 JP 3683434B2 JP 10993099 A JP10993099 A JP 10993099A JP 10993099 A JP10993099 A JP 10993099A JP 3683434 B2 JP3683434 B2 JP 3683434B2
- Authority
- JP
- Japan
- Prior art keywords
- base film
- device hole
- semiconductor device
- resist material
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にＴＡＢ(Tape Automated Bonding)テープに半導体チップを配設した構造を有する半導体装置に関する。
近年の電子機器は高機能化・高性能化が進み、これに伴い半導体素子も小型化が要求され、これに対応しうるＢＧＡ(Ball Grid Array) タイプの半導体装置が広く用いられるようになってきている。また、ＢＧＡタイプの半導体装置のなかでも、ＴＡＢテープに半導体チップを配設した構造を有するＴ−ＢＧＡタイプの半導体装置は、バンプピッチをファイン化できることにより注目されている。
【０００２】
また一方において、半導体装置には高い信頼性が要求されており、使用環境の温度変化等に拘わらず安定した動作を実現できる半導体装置が望まれている。
【０００３】
【従来の技術】
図１乃至図３は、ＴＡＢ技術を用いた従来の半導体装置１を示している。図１は半導体装置１のデバイスホール７の近傍を拡大して示す平面図であり、図２は半導体装置１のデバイスホール７の近傍を拡大して示す断面図（図１におけるＡ１−Ａ１線に沿う断面図）であり、図３は半導体装置１のＴＡＢテープ３の切断前の状態を示す平面図である。尚、説明の便宜上、図１及び図３におていは、封止樹脂４の図示は省略している。
【０００４】
半導体装置１は、大略すると半導体素子２，ＴＡＢテープ３，封止樹脂４等により構成されている。半導体素子２はその上面に回路が形成されており、また回路形成領域を囲繞するように複数の電極５が形成されている。
ＴＡＢテープ３は、ベースフィルム６，配線パターン８，フォトソルダーレジスト１１，及び樹脂止めパターン１２等により構成されている。
【０００５】
ベースフィルム６は、例えばポリイミド等の樹脂よりなる樹脂基板であり、半導体素子２が搭載される中央位置に矩形状の開口部７（以下、デバイスホールという）が形成されている。
また、ベースフィルム６の上面には所定パターンに形成された配線パターン８が形成されている。この配線パターン８の中央側の端部はデバイスホール７内に延出しインナーリード９を形成している。また、配線パターン８の他端部には端子接続部が形成されており、この端子接続部には外部接続端子となる半田ボール１４（図３参照）が配設されている。
【０００６】
前記した半導体素子２は、デバイスホール７内に延出しインナーリード９にバンプ１０により接合されている。これにより、半導体素子２はバンプ１０を介してインナーリード９に電気的に接続され、またデバイスホール７内に固定された構成となる。
また、樹脂止めパターン１２はベースフィルム６上に形成されており、その形成位置はデバイスホール７の各コーナー部（四隅位置）に選定されている。この樹脂止めパターン１２は、前記した配線パターン８を形成する際に同時に形成されるものであり、よって配線パターン８と同一材質により形成されている。このように、デバイスホール７の各コーナー部においてベースフィルム６に樹脂止めパターン１２を形成することにより、封止樹脂４が過剰にデバイスホール７から背面側に流出することを防止することができる。
【０００７】
即ち、デバイスホール７の各コーナー部における半導体素子２とベースフィルム６との離間距離（図１に矢印Ｌ１で示す）は、コーナー部以外における半導体素子２とベースフィルム６との離間距離（図１に矢印Ｌ２で示す）に比べて大きくなっている（Ｌ１＞Ｌ２）。よって、樹脂止めパターン１２を設けない構成では、封止樹脂４を配設する際、コーナー部において半導体素子２とベースフィルム６との離間部分から流出する樹脂の量は、他の部位における樹脂の流出量に比べて多くなり、図２に示すように余剰樹脂４Ａが形成されてしまう。
【０００８】
しかるに、デバイスホール７の各コーナー部に樹脂止めパターン１２を形成し、コーナー部における樹脂の背面側に流れる領域を他の部分と略同等となるよう狭めることにより、封止樹脂４が過剰にデバイスホール７から背面側に流出することを防止することができる。
更に、ベースフィルム６の上面にはフォトソルダーレジスト１１が配設されている。このフォトソルダーレジスト１１は、従来ではデバイスホール７を囲繞するように矩形枠状形状（図３参照）に形成されていた。また、このフォトソルダーレジスト１１は通常ベースフィルム６よりも硬質な絶縁性樹脂（例えば、エポキシ系樹脂）により形成されており、配線パターン８の上部を覆うことにより、この配線パターン８を保護する機能を奏している。また、フォトソルダーレジスト１１は、樹脂止めパターン１２の一部も覆う構成とされている。
【０００９】
尚、配線パターン８のインナーリード９及び半田ボール１４が配設される端子接続部の形成位置においては、フォトソルダーレジスト１１は配設されておらず、よってインナーリード９及び端子接続部はフォトソルダーレジスト１１から露出した構成となっている。
前記のように、フォトソルダーレジスト１１は、配線パターン８の保護及び絶縁性の確保を図るためベースフィルム６と異なる樹脂を用いており、よってフォトソルダーレジスト１１の熱線膨張率とベースフィルム６の熱線膨張率は異なっている。
【００１０】
封止樹脂４は、図２に示されるように、デバイスホール７を覆うように形成されており、この封止樹脂４により半導体素子２及びインナーリード部８等は保護される構成となっている。
【００１１】
【発明が解決しようとする課題】
ところで、半導体装置１は半導体素子２をＴＡＢテープ３に接合後に封止樹脂４を配設する時、また半導体装置１を実装基板に実装する時等において加熱される。上記した従来構成の半導体装置１において、この加熱処理により急激な温度変化等の熱ストレスが印加されると、フォトソルダーレジスト１１とベースフィルム６の熱線膨張率差に起因してＴＡＢテープ３内には応力が発生する。
【００１２】
前記のようにベースフィルム６に対しフォトソルダーレジスト１１は硬度が高いため、この応力は主にフォトソルダーレジスト１１側に発生する。また、応力の発生は断面積の変化が急激な箇所に集中する特性がある（応力集中）。よって、前記のように矩形枠状形状を有したフォトソルダーレジスト１１では、特にデバイスホール７のコーナー部と対向する位置（図３に矢印Ｂで示す位置）に応力は集中する。
【００１３】
このため従来構成の半導体装置１では、図１に示すように、加熱処理時においてフォトソルダーレジスト１１のデバイスホール７のコーナー部と対向する位置にクラック１５や割れが発生してしまうという問題点があった。
また、このクラック１５が大きく発生した場合には、このクラック１５により配線パターン８が切断されてしまうおそれもあり、半導体装置１の信頼性が低下してしまうという問題点があった。
【００１４】
本発明は上記の点に鑑みてなされたものであり、クラックや割れの発生のない信頼性の高い半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に円弧形状の凹部が形成されていることを特徴とするものである。
【００１７】
また、請求項２記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数のスリットが形成されていることを特徴とするものである。
【００１８】
また、請求項３記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数の貫通孔が形成されていることを特徴とするものである。
【００２１】
上記した各手段は、次のように作用する。
請求項１乃至３記載の発明によれば、
レジスト材の矩形状のデバイスホールのコーナー部と対向する位置に、レジスト材内に発生する内部残留応力を緩和する応力緩和部を設けたことにより、レジスト材にベースフィルムとレジスト材の熱膨張差に起因して発生する応力が上記のコーナー部に集中することを防止することができる。
【００２２】
即ち、レジスト材とベースフィルムとの間に熱膨張差があると、封止樹脂の形成時或いは半導体装置の実装時等の熱印加時において、この熱膨張差に起因してテープ状基板内には応力が発生する。一般にベースフィルムに対しレジスト材は硬度が高いため、この応力は主にレジスト材側に発生する。また、この応力の発生は断面積の変化が急激な箇所に集中する特性があり（応力集中）、よってレジスト材の中でも、特にデバイスホールのコーナー部と対向する位置に応力は集中する。
【００２３】
よって、このレジスト材内で応力集中が発生しやすい位置、即ちデバイスホールのコーナー部と対向する位置に内部残留応力を緩和する応力緩和部を設けることにより、応力集中によりレジスト材にクラックが発生することを防止することができる。これにより、クラックの発生により配線パターンが切断されることもなくなり、半導体装置の信頼性を向上させることができる。
【００２４】
また、前記応力緩和部は、湾曲形状の面取り部，円弧形状凹部，スリットにより構成することができる。この面取り部，円弧形状凹部，及びスリットはレジスト材の配設時に同時にパターニングできるため、容易に形成することができる。また、応力緩和部として面取り部，円弧形状凹部，及びスリットを形成することにより、レジスト材の矩形状のデバイスホールのコーナー部と対向する位置における断面積の変化を、従来構成（平面視した状態で直角となる形状）に比べて緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００２５】
また、応力緩和部をレジスト材のデバイスホールのコーナー部と対向する位置に形し、少なくともレジスト材を貫通して形成された単数或いは複数の貫通孔により構成したことにより、仮に応力集中により前記レジスト材のコーナー部にクラックが発生したとしても、このクラックは貫通孔と連通することにより、それ以上の進行が防止される。よって、クラックの発生により配線パターンが切断されることを防止することができる。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図４及び図５は、本発明の第１実施例である半導体装置２０Ａを示している。図４は半導体装置２０ＡのＴＡＢテープ２３が切断される前の状態を示す平面図であり、図５は半導体装置２０Ａのデバイスホール２７の近傍を拡大して示す平面図である。
【００３０】
尚、本実施例に係る半導体装置２０Ａ、及び後に図６乃至図１６を用いて説明する各半導体装置２０Ｂ〜２０Ｌは、先に図２を用いて説明した従来の半導体装置１と同様に封止樹脂４が配設されるが、説明の便宜上、以下の説明で用いる各図において封止樹脂の図示は省略している。
半導体装置２０Ａは、大略すると半導体素子２２，ＴＡＢテープ２３（テープ状基板），封止樹脂（図示せず）等により構成されている。半導体素子２２はその上面に回路が形成されており、また回路形成領域を囲繞するように複数の電極２５が形成されている。
【００３１】
ＴＡＢテープ２３は、ベースフィルム２６，配線パターン２８，フォトソルダーレジスト３１（レジスト材），及び樹脂止めパターン３２等により構成されている。
ベースフィルム２６は、例えばポリイミド等の樹脂よりなる樹脂基板であり、半導体素子２２が搭載される中央位置に矩形状の開口部２７（以下、デバイスホールという）が形成されている。このベースフィルム２６の熱線膨張率は、例えば１５ｐｐｍである。
【００３２】
また、ベースフィルム２６の上面には所定パターンに形成された配線パターン２８が形成されている。この配線パターン２８は銅（Ｃｕ）により形成されており、その中央側の端部はデバイスホール２７内に延出しインナーリード２９を形成している。また、配線パターン２８の他端部には端子接続部が形成されており、この端子接続部には外部接続端子となる半田ボール３４が配設されている。
【００３３】
前記した半導体素子２２は、デバイスホール２７内に延出しインナーリード２９にバンプ３０により接合されている。これにより、半導体素子２２はバンプ３０を介してインナーリード２９に電気的に接続され、またデバイスホール２７内に固定された構成となる。
また、樹脂止めパターン３２はベースフィルム２６上に形成されており、その形成位置はデバイスホール２７の各コーナー部（四隅位置）に選定されている。この樹脂止めパターン３２は、配線パターン２８を形成する際に同時に形成されるものであり、よって配線パターン２８と同一材質である銅（Ｃｕ）により形成されている。前記したように、この樹脂止めパターン３２をデバイスホール２７の各コーナー部に配設することにより、封止樹脂（図示せず）が過剰にデバイスホール２７から背面側に流出することを防止することができる。
【００３４】
更に、ベースフィルム２６の上面にはフォトソルダーレジスト３１が配設されている。このフォトソルダーレジスト３１は、デバイスホール２７を囲繞するように形成されている。また、フォトソルダーレジスト３１は通常ベースフィルム２６よりも硬質な絶縁性樹脂（例えば、エポキシ系樹脂）により形成されており、配線パターン２８の上部を覆うことにより、この配線パターン２８を保護する機能を奏している。また、フォトソルダーレジスト３１は、樹脂止めパターン３２の一部も覆う構成とされている。
【００３５】
このフォトソルダーレジスト３１は、配線パターン２８の保護及び絶縁性の確保を図るためベースフィルム２６と異なる樹脂を用いており、よってフォトソルダーレジスト３１の熱線膨張率とベースフィルム２６の熱線膨張率は異なっている。具体的には、ベースフィルム２６の熱線膨張率が１５ｐｐｍであるのに対し、フォトソルダーレジスト３１の熱線膨張率は例えば１４０ｐｐｍであり、その値は大きく異なっている。
【００３６】
尚、配線パターン２８のインナーリード２９及び半田ボール３４が配設される端子接続部の形成位置においては、フォトソルダーレジスト３１は配設されておらず、よってインナーリード２９及び端子接続部はフォトソルダーレジスト３１から露出した構成となっている。
また、図示しない封止樹脂は、デバイスホール２７を覆うように形成されており、この封止樹脂により半導体素子２２及びインナーリード部８等は保護される構成となっている。
【００３７】
ここで、フォトソルダーレジスト３１の形成状に注目する。本実施例では、フォトソルダーレジスト３１のデバイスホール１７のコーナー部と対向する位置に湾曲形状を有した面取り部３５を形成したことを特徴としている。尚、ここで言う“対向”とは、ベースフィルム２６上において、平面方向に対し対峙した状態をいう。
【００３８】
この面取り部３５は、半径Ｒの円弧形状とされている。また、フォトソルダーレジスト３１は、例えばスクリーン印刷法等の印刷技術を用いて形成されるため、印刷時に面取り部３５に形状に対応したマスクを用いることにより、容易に面取り部３５を形成することができる。
ところで、前記のようにフォトソルダーレジスト３１とベースフィルム２６との間に熱膨張差があると、熱印加時においてＴＡＢテープ２３の内部に応力が発生する。また、ポリイミドよりなるベースフィルム２６に対してエポキシ系樹脂よりなるフォトソルダーレジスト３１の方が硬度が高いため、この応力は主にフォトソルダーレジスト３１側に発生し、また断面積の変化が急激なデバイスホール２７のコーナー部と対向する位置に集中する特性（応力集中）があることも前述した通りである。
【００３９】
本実施例では、この応力が集中しやすいフォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置に面取り部３５を形成している。このように面取り部３５を形成することにより、図１に示される従来のような直角な形状に比べ、フォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置における断面積の変化を緩やかにすることができ、よって応力集中の発生を有効に防止することが可能となる。即ち、面取り部３５は、フォトソルダーレジスト３１内に発生する内部残留応力を緩和する応力緩和部として機能する。
【００４０】
このように、フォトソルダーレジスト３１内に発生する内部残留応力を緩和する応力緩和部として機能する面取り部３５を、応力集中が発生し易い箇所に配設することにより、ベースフィルム２６とフォトソルダーレジスト３１との熱膨張差に起因して発生する応力が上記のコーナー部に集中することを防止でき、よって応力集中によりフォトソルダーレジスト３１にクラックが発生することを防止することができる。これにより、クラックの発生により配線パターン２８が切断されることもなくなり、半導体装置２０Ａの信頼性を向上させることができる。
【００４１】
また、面取り部３５の半径Ｒを大きくすることにより断面積の変化はより緩やかになり、応力集中を緩和する効果は増大する。一方、フォトソルダーレジスト３１とベースフィルム２６の熱線膨張率の差が大きい程、大きな応力集中が発生する。よって、フォトソルダーレジスト３１とベースフィルム２６の熱線膨張率差に基づき面取り部３５の半径Ｒを調整することにより、効果的に応力集中を緩和することができる。
【００４２】
図６は、本発明の第２実施例である半導体装置２０Ｂを示している。尚、図６において図４及び図５を用いて説明した第１実施例に係る半導体装置２０Ａの構成と対応する構成については同一符号を付し、その説明を省略する。また、図７乃至図１６に示す各実施例に係る半導体装置２０Ｃ〜２０Ｌについても同様とする。
【００４３】
本実施例に係る半導体装置２０Ｂは、フォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置（以下、この位置をコーナー部対向位置という）に、応力緩和部として円弧形状凹部３６を形成したことを特徴とするものである。
また、図７は本発明の第３実施例である半導体装置２０Ｃを示しており、フォトソルダーレジスト３１のコーナー部対向位置に１本のスリット３７を形成したことを特徴とするものである。
【００４４】
また、図８は本発明の第４実施例である半導体装置２０Ｄを示しており、フォトソルダーレジスト３１のコーナー部対向位置に複数（本実施例では２本）のスリット３７Ａ，３７Ｂを形成したことを特徴とするものである。
上記のように、フォトソルダーレジスト３１のコーナー部対向位置に応力緩和部として円弧形状凹部３６及びスリット３７，３７Ａ，３７Ｂを形成することにより、フォトソルダーレジスト３１のコーナー部対向位置における断面積の変化を緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００４５】
よって、前記した第１実施例に係る半導体装置２０Ａと同様に、応力集中によりフォトソルダーレジスト３１にクラックが発生することを防止でき、クラックの発生により配線パターン２８が切断されることもなくなり、半導体装置２０Ｂ〜２０Ｄの信頼性を向上させることができる。また、この円弧形状凹部３６及びスリット３７，３７Ａ，３７Ｂは、フォトソルダーレジスト３１の印刷時に同時にパターニングできるため、容易に形成することができる。
【００４６】
図９は、本発明の第５実施例である半導体装置２０Ｅを示している。本実施例に係る半導体装置２０Ｅは、応力緩和部としてフォトソルダーレジスト３１のコーナー部対向位置に円形ホール３８を形成したことを特徴とするものである。本実施例では、この円形ホール３８はフォトソルダーレジスト３１のみを貫通する貫通孔であり、その下部に位置するベースフィルム６及び配線パターン８は貫通しない構成としている。
【００４７】
本実施例の構成によれば、仮に前記した応力集中によりフォトソルダーレジスト３１のコーナー部対向位置にクラック３９が発生したとしても、図９に示されるように、このクラック３９は円形ホール３８と連通することによりそれ以上の進行が防止される。よって、クラック３９が長く発生することにより、配線パターン２８が切断されてしまうことを防止することができる。
【００４８】
また、図１０は、本発明の第６実施例である半導体装置２０Ｆを示している。前記した第５実施例に係る半導体装置２０Ｅでは円形ホール３８を１個のみ形成した構成としたが、本実施例に係る半導体装置２０Ｅは、複数（本実施例では２個）の円形ホール３８Ａ，３８Ｂをフォトソルダーレジスト３１のコーナー部対向位置に形成したことを特徴とするものである。
【００４９】
本実施例の構成によれば、非常に大きな応力集中がフォトソルダーレジスト３１のコーナー部対向位置に発生し、円形ホール３８Ａを超えてクラック３９が進行した場合であっても、クラック３９の進行方向に対し円形ホール３８Ａの後方に位置する円形ホール３８Ｂとクラック３９とが連通することにより、クラック３９のそれ以上の進行は阻止される。よって、クラック３９が長く発生することにより、配線パターン２８が切断されてしまうことをより確実に防止することができる。
【００５０】
図１１は本発明の本発明の第７実施例である半導体装置２０Ｇを示しており、また図１２は本発明の本発明の第８実施例である半導体装置２０Ｈを示している。尚、図１１（Ｂ）は図１１（Ａ）のＡ２−Ａ２線に沿う断面を示しており、また図１２（Ｂ）は図１２（Ａ）のＡ３−Ａ３線に沿う断面を示している。
前記した図９及び図１０に示した半導体装置２０Ｅ，２０Ｆでは、円形ホール３８，３８Ａ，３８Ｂがフォトソルダーレジスト３１のみを貫通する貫通孔により構成されていた。これに対し、第７及び第８実施例に係る半導体装置２０Ｇ，２０Ｈでは、フォトソルダーレジスト３１に加え、ベースフィルム２６及び配線パターン２８も貫通する貫通孔４３，４３Ａ，４３Ｂを形成し、クラック３９がこの貫通孔４３，４３Ａ，４３Ｂに連通することによりそれ以上の進行を防止しするよう構成したものである。
【００５１】
このように、貫通孔４３，４３Ａ，４３ＢをＴＡＢテープ２３を上下に貫通する貫通孔４３，４３Ａ，４３Ｂで構成することにより、クラック３９が貫通孔４３，４３Ａ，４３Ｂに達した際、それ以上の進行を確実に防止することができる。よって、図９及び図１０に示した第５及び第６実施例に係る半導体装置２０Ｅ，２０Ｆに比べ、クラック３９の発生により配線パターン２８が切断されてしまうことをより確実に防止することができる。
【００５２】
また、図１３は、本発明の第９実施例である半導体装置２０Ｉを示している。
前記した第１乃至第６実施例に係る半導体装置２０Ａ〜２０Ｆは、フォトソルダーレジスト３１に応力緩和部として機能する面取り部３５、円弧形状凹部３６、スリット３７，３７Ａ，３７Ｂ、及び円形ホール３８，３８Ａ，３８Ｂを形成した構成とした。
【００５３】
これに対し、本実施例に係る半導体装置２０Ｇでは、樹脂止めパターン４０Ａのコーナー部対向位置に面取り部４１を形成し、この面取り部４１を熱印加時に樹脂止めパターン４０Ａが熱変形するのを抑制する変形抑制部として用いたことを特徴とするものである。この面取り部４１を樹脂止めパターン４０Ａに設けることにより、この樹脂止めパターン４０Ａの変形に起因してフォトソルダーレジスト３１にクラックが発生することを防止することができる。
【００５４】
即ち、熱印加時に樹脂止めパターン４０Ａの熱変量が大きいと、フォトソルダーレジスト３１との熱変形量の相違からＴＡＢテープ２３内に応力が発生する。前記のように樹脂止めパターン４０Ａは、配線パターン２８と同一材質である銅（Ｃｕ）により形成されている。
また、このように金属よりなる樹脂止めパターン４０Ａに対し樹脂よりなるフォトソルダーレジスト３１は強度が弱いため、樹脂止めパターン４０Ａの変形により発生する応力は、主にフォトソルダーレジスト３１に発生する。また、前記のように応力の発生は断面積の変化が急激な箇所に集中する特性があり（応力集中）、よってフォトソルダーレジスト３１の中でもコーナー部対向位置に応力集中が発生する。
【００５５】
従って、本実施例のように樹脂止めパターン４０Ａのフォトソルダーレジスト３１に応力集中が発生しやすい位置の近傍に面取り部４１を形成することにより、樹脂止めパターン４０Ａとフォトソルダーレジスト３１との間に発生する応力を小さくすることができる。これにより、応力集中が発生しやすいコーナー部対向位置においてクラックが発生することを防止することができ、よって配線パターン２８が切断されることもなくなり、半導体装置２０Ｉの信頼性を向上させることができる。
【００５６】
図１４は本発明の第１０実施例である半導体装置２０Ｊを示しており、樹脂止めパターン４０Ｂのコーナー部対向位置に１本のスリット４２を形成したことを特徴とするものである。また、図１５は本発明の第１１実施例である半導体装置２０Ｋを示しており、樹脂止めパターン４０Ｃのコーナー部対向位置に複数（本実施例では２本）のスリット４２Ａ，４２Ｂを形成したことを特徴とするものである。
【００５７】
上記のように、樹脂止めパターン４０Ｂ，４０Ｃのコーナー部対向位置に変形抑制部としてスリット４２，４２Ａ，４２Ｂを形成することにより、樹脂止めパターン４０Ｂ，４０Ｃのコーナー部対向位置における変形量を低減することができ、応力集中の発生を有効に防止することができる。
よって、前記した第９実施例に係る半導体装置２０Ｉと同様に、応力集中によりフォトソルダーレジスト３１にクラックが発生及び配線パターン２８の断線を防止でき、半導体装置２０Ｉ〜２０Ｋの信頼性を向上させることができる。また、面取り部４１及びスリット４２，４２Ａ，４２Ｂは、配線パターン２８のパターニング処理（例えば、エッチング処理）時に同時に一括して行なえるため、容易に形成することができる。
【００５８】
図１６は、本発明の１２実施例である半導体装置２０Ｌを示している。同図に示す半導体装置２０Ｌは、フォトソルダーレジスト３１のコーナー部対向位置に第３実施例で設けたと同様のスリット３７Ｃ（図７参照）を形成すると共に、第７実施例で設けたと同様のＴＡＢテープ２３を貫通する貫通孔４３Ｃ（図１１参照）を形成し、更に樹脂止めパターン４０Ｂのコーナー部対向位置に第１０実施例で設けたと同様のスリット４２（図１４参照）を形成したことを特徴とするものである。
【００５９】
本実施例のように、図４乃至図１５を用いて説明した面取り部３５，４１、円弧形状凹部３６、スリット３７，３７Ａ，３７Ｂ，４２，４２Ａ，４２Ｂ、及び円形ホール３８，３８Ａ，３８Ｂは組み合わせて用いることが可能であり、これによりより確実にクラックの発生及び配線パターン２８の断線を防止することができる。
【００６０】
以上、本発明によってなされた発明を実施例に基づき記載したが、本発明は前記した各実施例に限定されるものでなく、その要旨を逸脱しない範囲で様々変更可能であることはいうまでもない。
【００６１】
【発明の効果】
上述の如く本発明によれば、次に述べる各種の効果を実現することができる。
請求項１乃至３の発明によれば、応力集中によりレジスト材にクラックが発生することを防止することができ、これによりクラックの発生により配線パターンが切断されることもなくなり、半導体装置の信頼性を向上させることができる。
【００６２】
また、応力緩和部として面取り部，円弧形状凹部，及びスリットを形成することにより、レジスト材の矩形状のデバイスホールのコーナー部と対向する位置における断面積の変化を緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００６３】
また、仮に応力集中により前記レジスト材のコーナー部にクラックが発生したとしても、貫通孔を設けることにより、このクラックは貫通孔と連通することによりそれ以上の進行が防止されるため、クラックの発生により配線パターンが切断されることを防止することができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図２】従来の一例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す断面図である。
【図３】従来の一例である半導体装置の平面図である。
【図４】本発明の第１実施例である半導体装置の平面図である。
【図５】本発明の第１実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図６】本発明の第２実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図７】本発明の第３実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図８】本発明の第４実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図９】本発明の第５実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１０】本発明の第６実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１１】本発明の第７実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１２】本発明の第８実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１３】本発明の第９実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１４】本発明の第１０実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１５】本発明の第１１実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１６】本発明の第１２実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【符号の説明】
２０Ａ〜２０Ｌ 半導体装置
２２ 半導体素子
２３ ＴＡＢテープ
２６ ベースフィルム
２７ デバイスホール
２８ 配線パターン
２９ インナーリード
３０ バンプ
３１ フォトソルダーレジスト
３２，４０Ａ，４０Ｂ 樹脂止めパターン
３５，４１ 面取り部
３６ 円弧形状凹部
３７，３７Ａ〜３７Ｃ，４２，４２Ａ，４２Ｂ スリット
３８，３８Ａ，３８Ｂ 円形ホール
３９ クラック
４３，４３Ａ〜４３Ｃ 貫通孔
【発明の属する技術分野】
本発明は半導体装置に係り、特にＴＡＢ(Tape Automated Bonding)テープに半導体チップを配設した構造を有する半導体装置に関する。
近年の電子機器は高機能化・高性能化が進み、これに伴い半導体素子も小型化が要求され、これに対応しうるＢＧＡ(Ball Grid Array) タイプの半導体装置が広く用いられるようになってきている。また、ＢＧＡタイプの半導体装置のなかでも、ＴＡＢテープに半導体チップを配設した構造を有するＴ−ＢＧＡタイプの半導体装置は、バンプピッチをファイン化できることにより注目されている。
【０００２】
また一方において、半導体装置には高い信頼性が要求されており、使用環境の温度変化等に拘わらず安定した動作を実現できる半導体装置が望まれている。
【０００３】
【従来の技術】
図１乃至図３は、ＴＡＢ技術を用いた従来の半導体装置１を示している。図１は半導体装置１のデバイスホール７の近傍を拡大して示す平面図であり、図２は半導体装置１のデバイスホール７の近傍を拡大して示す断面図（図１におけるＡ１−Ａ１線に沿う断面図）であり、図３は半導体装置１のＴＡＢテープ３の切断前の状態を示す平面図である。尚、説明の便宜上、図１及び図３におていは、封止樹脂４の図示は省略している。
【０００４】
半導体装置１は、大略すると半導体素子２，ＴＡＢテープ３，封止樹脂４等により構成されている。半導体素子２はその上面に回路が形成されており、また回路形成領域を囲繞するように複数の電極５が形成されている。
ＴＡＢテープ３は、ベースフィルム６，配線パターン８，フォトソルダーレジスト１１，及び樹脂止めパターン１２等により構成されている。
【０００５】
ベースフィルム６は、例えばポリイミド等の樹脂よりなる樹脂基板であり、半導体素子２が搭載される中央位置に矩形状の開口部７（以下、デバイスホールという）が形成されている。
また、ベースフィルム６の上面には所定パターンに形成された配線パターン８が形成されている。この配線パターン８の中央側の端部はデバイスホール７内に延出しインナーリード９を形成している。また、配線パターン８の他端部には端子接続部が形成されており、この端子接続部には外部接続端子となる半田ボール１４（図３参照）が配設されている。
【０００６】
前記した半導体素子２は、デバイスホール７内に延出しインナーリード９にバンプ１０により接合されている。これにより、半導体素子２はバンプ１０を介してインナーリード９に電気的に接続され、またデバイスホール７内に固定された構成となる。
また、樹脂止めパターン１２はベースフィルム６上に形成されており、その形成位置はデバイスホール７の各コーナー部（四隅位置）に選定されている。この樹脂止めパターン１２は、前記した配線パターン８を形成する際に同時に形成されるものであり、よって配線パターン８と同一材質により形成されている。このように、デバイスホール７の各コーナー部においてベースフィルム６に樹脂止めパターン１２を形成することにより、封止樹脂４が過剰にデバイスホール７から背面側に流出することを防止することができる。
【０００７】
即ち、デバイスホール７の各コーナー部における半導体素子２とベースフィルム６との離間距離（図１に矢印Ｌ１で示す）は、コーナー部以外における半導体素子２とベースフィルム６との離間距離（図１に矢印Ｌ２で示す）に比べて大きくなっている（Ｌ１＞Ｌ２）。よって、樹脂止めパターン１２を設けない構成では、封止樹脂４を配設する際、コーナー部において半導体素子２とベースフィルム６との離間部分から流出する樹脂の量は、他の部位における樹脂の流出量に比べて多くなり、図２に示すように余剰樹脂４Ａが形成されてしまう。
【０００８】
しかるに、デバイスホール７の各コーナー部に樹脂止めパターン１２を形成し、コーナー部における樹脂の背面側に流れる領域を他の部分と略同等となるよう狭めることにより、封止樹脂４が過剰にデバイスホール７から背面側に流出することを防止することができる。
更に、ベースフィルム６の上面にはフォトソルダーレジスト１１が配設されている。このフォトソルダーレジスト１１は、従来ではデバイスホール７を囲繞するように矩形枠状形状（図３参照）に形成されていた。また、このフォトソルダーレジスト１１は通常ベースフィルム６よりも硬質な絶縁性樹脂（例えば、エポキシ系樹脂）により形成されており、配線パターン８の上部を覆うことにより、この配線パターン８を保護する機能を奏している。また、フォトソルダーレジスト１１は、樹脂止めパターン１２の一部も覆う構成とされている。
【０００９】
尚、配線パターン８のインナーリード９及び半田ボール１４が配設される端子接続部の形成位置においては、フォトソルダーレジスト１１は配設されておらず、よってインナーリード９及び端子接続部はフォトソルダーレジスト１１から露出した構成となっている。
前記のように、フォトソルダーレジスト１１は、配線パターン８の保護及び絶縁性の確保を図るためベースフィルム６と異なる樹脂を用いており、よってフォトソルダーレジスト１１の熱線膨張率とベースフィルム６の熱線膨張率は異なっている。
【００１０】
封止樹脂４は、図２に示されるように、デバイスホール７を覆うように形成されており、この封止樹脂４により半導体素子２及びインナーリード部８等は保護される構成となっている。
【００１１】
【発明が解決しようとする課題】
ところで、半導体装置１は半導体素子２をＴＡＢテープ３に接合後に封止樹脂４を配設する時、また半導体装置１を実装基板に実装する時等において加熱される。上記した従来構成の半導体装置１において、この加熱処理により急激な温度変化等の熱ストレスが印加されると、フォトソルダーレジスト１１とベースフィルム６の熱線膨張率差に起因してＴＡＢテープ３内には応力が発生する。
【００１２】
前記のようにベースフィルム６に対しフォトソルダーレジスト１１は硬度が高いため、この応力は主にフォトソルダーレジスト１１側に発生する。また、応力の発生は断面積の変化が急激な箇所に集中する特性がある（応力集中）。よって、前記のように矩形枠状形状を有したフォトソルダーレジスト１１では、特にデバイスホール７のコーナー部と対向する位置（図３に矢印Ｂで示す位置）に応力は集中する。
【００１３】
このため従来構成の半導体装置１では、図１に示すように、加熱処理時においてフォトソルダーレジスト１１のデバイスホール７のコーナー部と対向する位置にクラック１５や割れが発生してしまうという問題点があった。
また、このクラック１５が大きく発生した場合には、このクラック１５により配線パターン８が切断されてしまうおそれもあり、半導体装置１の信頼性が低下してしまうという問題点があった。
【００１４】
本発明は上記の点に鑑みてなされたものであり、クラックや割れの発生のない信頼性の高い半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に円弧形状の凹部が形成されていることを特徴とするものである。
【００１７】
また、請求項２記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数のスリットが形成されていることを特徴とするものである。
【００１８】
また、請求項３記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数の貫通孔が形成されていることを特徴とするものである。
【００２１】
上記した各手段は、次のように作用する。
請求項１乃至３記載の発明によれば、
レジスト材の矩形状のデバイスホールのコーナー部と対向する位置に、レジスト材内に発生する内部残留応力を緩和する応力緩和部を設けたことにより、レジスト材にベースフィルムとレジスト材の熱膨張差に起因して発生する応力が上記のコーナー部に集中することを防止することができる。
【００２２】
即ち、レジスト材とベースフィルムとの間に熱膨張差があると、封止樹脂の形成時或いは半導体装置の実装時等の熱印加時において、この熱膨張差に起因してテープ状基板内には応力が発生する。一般にベースフィルムに対しレジスト材は硬度が高いため、この応力は主にレジスト材側に発生する。また、この応力の発生は断面積の変化が急激な箇所に集中する特性があり（応力集中）、よってレジスト材の中でも、特にデバイスホールのコーナー部と対向する位置に応力は集中する。
【００２３】
よって、このレジスト材内で応力集中が発生しやすい位置、即ちデバイスホールのコーナー部と対向する位置に内部残留応力を緩和する応力緩和部を設けることにより、応力集中によりレジスト材にクラックが発生することを防止することができる。これにより、クラックの発生により配線パターンが切断されることもなくなり、半導体装置の信頼性を向上させることができる。
【００２４】
また、前記応力緩和部は、湾曲形状の面取り部，円弧形状凹部，スリットにより構成することができる。この面取り部，円弧形状凹部，及びスリットはレジスト材の配設時に同時にパターニングできるため、容易に形成することができる。また、応力緩和部として面取り部，円弧形状凹部，及びスリットを形成することにより、レジスト材の矩形状のデバイスホールのコーナー部と対向する位置における断面積の変化を、従来構成（平面視した状態で直角となる形状）に比べて緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００２５】
また、応力緩和部をレジスト材のデバイスホールのコーナー部と対向する位置に形し、少なくともレジスト材を貫通して形成された単数或いは複数の貫通孔により構成したことにより、仮に応力集中により前記レジスト材のコーナー部にクラックが発生したとしても、このクラックは貫通孔と連通することにより、それ以上の進行が防止される。よって、クラックの発生により配線パターンが切断されることを防止することができる。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図４及び図５は、本発明の第１実施例である半導体装置２０Ａを示している。図４は半導体装置２０ＡのＴＡＢテープ２３が切断される前の状態を示す平面図であり、図５は半導体装置２０Ａのデバイスホール２７の近傍を拡大して示す平面図である。
【００３０】
尚、本実施例に係る半導体装置２０Ａ、及び後に図６乃至図１６を用いて説明する各半導体装置２０Ｂ〜２０Ｌは、先に図２を用いて説明した従来の半導体装置１と同様に封止樹脂４が配設されるが、説明の便宜上、以下の説明で用いる各図において封止樹脂の図示は省略している。
半導体装置２０Ａは、大略すると半導体素子２２，ＴＡＢテープ２３（テープ状基板），封止樹脂（図示せず）等により構成されている。半導体素子２２はその上面に回路が形成されており、また回路形成領域を囲繞するように複数の電極２５が形成されている。
【００３１】
ＴＡＢテープ２３は、ベースフィルム２６，配線パターン２８，フォトソルダーレジスト３１（レジスト材），及び樹脂止めパターン３２等により構成されている。
ベースフィルム２６は、例えばポリイミド等の樹脂よりなる樹脂基板であり、半導体素子２２が搭載される中央位置に矩形状の開口部２７（以下、デバイスホールという）が形成されている。このベースフィルム２６の熱線膨張率は、例えば１５ｐｐｍである。
【００３２】
また、ベースフィルム２６の上面には所定パターンに形成された配線パターン２８が形成されている。この配線パターン２８は銅（Ｃｕ）により形成されており、その中央側の端部はデバイスホール２７内に延出しインナーリード２９を形成している。また、配線パターン２８の他端部には端子接続部が形成されており、この端子接続部には外部接続端子となる半田ボール３４が配設されている。
【００３３】
前記した半導体素子２２は、デバイスホール２７内に延出しインナーリード２９にバンプ３０により接合されている。これにより、半導体素子２２はバンプ３０を介してインナーリード２９に電気的に接続され、またデバイスホール２７内に固定された構成となる。
また、樹脂止めパターン３２はベースフィルム２６上に形成されており、その形成位置はデバイスホール２７の各コーナー部（四隅位置）に選定されている。この樹脂止めパターン３２は、配線パターン２８を形成する際に同時に形成されるものであり、よって配線パターン２８と同一材質である銅（Ｃｕ）により形成されている。前記したように、この樹脂止めパターン３２をデバイスホール２７の各コーナー部に配設することにより、封止樹脂（図示せず）が過剰にデバイスホール２７から背面側に流出することを防止することができる。
【００３４】
更に、ベースフィルム２６の上面にはフォトソルダーレジスト３１が配設されている。このフォトソルダーレジスト３１は、デバイスホール２７を囲繞するように形成されている。また、フォトソルダーレジスト３１は通常ベースフィルム２６よりも硬質な絶縁性樹脂（例えば、エポキシ系樹脂）により形成されており、配線パターン２８の上部を覆うことにより、この配線パターン２８を保護する機能を奏している。また、フォトソルダーレジスト３１は、樹脂止めパターン３２の一部も覆う構成とされている。
【００３５】
このフォトソルダーレジスト３１は、配線パターン２８の保護及び絶縁性の確保を図るためベースフィルム２６と異なる樹脂を用いており、よってフォトソルダーレジスト３１の熱線膨張率とベースフィルム２６の熱線膨張率は異なっている。具体的には、ベースフィルム２６の熱線膨張率が１５ｐｐｍであるのに対し、フォトソルダーレジスト３１の熱線膨張率は例えば１４０ｐｐｍであり、その値は大きく異なっている。
【００３６】
尚、配線パターン２８のインナーリード２９及び半田ボール３４が配設される端子接続部の形成位置においては、フォトソルダーレジスト３１は配設されておらず、よってインナーリード２９及び端子接続部はフォトソルダーレジスト３１から露出した構成となっている。
また、図示しない封止樹脂は、デバイスホール２７を覆うように形成されており、この封止樹脂により半導体素子２２及びインナーリード部８等は保護される構成となっている。
【００３７】
ここで、フォトソルダーレジスト３１の形成状に注目する。本実施例では、フォトソルダーレジスト３１のデバイスホール１７のコーナー部と対向する位置に湾曲形状を有した面取り部３５を形成したことを特徴としている。尚、ここで言う“対向”とは、ベースフィルム２６上において、平面方向に対し対峙した状態をいう。
【００３８】
この面取り部３５は、半径Ｒの円弧形状とされている。また、フォトソルダーレジスト３１は、例えばスクリーン印刷法等の印刷技術を用いて形成されるため、印刷時に面取り部３５に形状に対応したマスクを用いることにより、容易に面取り部３５を形成することができる。
ところで、前記のようにフォトソルダーレジスト３１とベースフィルム２６との間に熱膨張差があると、熱印加時においてＴＡＢテープ２３の内部に応力が発生する。また、ポリイミドよりなるベースフィルム２６に対してエポキシ系樹脂よりなるフォトソルダーレジスト３１の方が硬度が高いため、この応力は主にフォトソルダーレジスト３１側に発生し、また断面積の変化が急激なデバイスホール２７のコーナー部と対向する位置に集中する特性（応力集中）があることも前述した通りである。
【００３９】
本実施例では、この応力が集中しやすいフォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置に面取り部３５を形成している。このように面取り部３５を形成することにより、図１に示される従来のような直角な形状に比べ、フォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置における断面積の変化を緩やかにすることができ、よって応力集中の発生を有効に防止することが可能となる。即ち、面取り部３５は、フォトソルダーレジスト３１内に発生する内部残留応力を緩和する応力緩和部として機能する。
【００４０】
このように、フォトソルダーレジスト３１内に発生する内部残留応力を緩和する応力緩和部として機能する面取り部３５を、応力集中が発生し易い箇所に配設することにより、ベースフィルム２６とフォトソルダーレジスト３１との熱膨張差に起因して発生する応力が上記のコーナー部に集中することを防止でき、よって応力集中によりフォトソルダーレジスト３１にクラックが発生することを防止することができる。これにより、クラックの発生により配線パターン２８が切断されることもなくなり、半導体装置２０Ａの信頼性を向上させることができる。
【００４１】
また、面取り部３５の半径Ｒを大きくすることにより断面積の変化はより緩やかになり、応力集中を緩和する効果は増大する。一方、フォトソルダーレジスト３１とベースフィルム２６の熱線膨張率の差が大きい程、大きな応力集中が発生する。よって、フォトソルダーレジスト３１とベースフィルム２６の熱線膨張率差に基づき面取り部３５の半径Ｒを調整することにより、効果的に応力集中を緩和することができる。
【００４２】
図６は、本発明の第２実施例である半導体装置２０Ｂを示している。尚、図６において図４及び図５を用いて説明した第１実施例に係る半導体装置２０Ａの構成と対応する構成については同一符号を付し、その説明を省略する。また、図７乃至図１６に示す各実施例に係る半導体装置２０Ｃ〜２０Ｌについても同様とする。
【００４３】
本実施例に係る半導体装置２０Ｂは、フォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置（以下、この位置をコーナー部対向位置という）に、応力緩和部として円弧形状凹部３６を形成したことを特徴とするものである。
また、図７は本発明の第３実施例である半導体装置２０Ｃを示しており、フォトソルダーレジスト３１のコーナー部対向位置に１本のスリット３７を形成したことを特徴とするものである。
【００４４】
また、図８は本発明の第４実施例である半導体装置２０Ｄを示しており、フォトソルダーレジスト３１のコーナー部対向位置に複数（本実施例では２本）のスリット３７Ａ，３７Ｂを形成したことを特徴とするものである。
上記のように、フォトソルダーレジスト３１のコーナー部対向位置に応力緩和部として円弧形状凹部３６及びスリット３７，３７Ａ，３７Ｂを形成することにより、フォトソルダーレジスト３１のコーナー部対向位置における断面積の変化を緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００４５】
よって、前記した第１実施例に係る半導体装置２０Ａと同様に、応力集中によりフォトソルダーレジスト３１にクラックが発生することを防止でき、クラックの発生により配線パターン２８が切断されることもなくなり、半導体装置２０Ｂ〜２０Ｄの信頼性を向上させることができる。また、この円弧形状凹部３６及びスリット３７，３７Ａ，３７Ｂは、フォトソルダーレジスト３１の印刷時に同時にパターニングできるため、容易に形成することができる。
【００４６】
図９は、本発明の第５実施例である半導体装置２０Ｅを示している。本実施例に係る半導体装置２０Ｅは、応力緩和部としてフォトソルダーレジスト３１のコーナー部対向位置に円形ホール３８を形成したことを特徴とするものである。本実施例では、この円形ホール３８はフォトソルダーレジスト３１のみを貫通する貫通孔であり、その下部に位置するベースフィルム６及び配線パターン８は貫通しない構成としている。
【００４７】
本実施例の構成によれば、仮に前記した応力集中によりフォトソルダーレジスト３１のコーナー部対向位置にクラック３９が発生したとしても、図９に示されるように、このクラック３９は円形ホール３８と連通することによりそれ以上の進行が防止される。よって、クラック３９が長く発生することにより、配線パターン２８が切断されてしまうことを防止することができる。
【００４８】
また、図１０は、本発明の第６実施例である半導体装置２０Ｆを示している。前記した第５実施例に係る半導体装置２０Ｅでは円形ホール３８を１個のみ形成した構成としたが、本実施例に係る半導体装置２０Ｅは、複数（本実施例では２個）の円形ホール３８Ａ，３８Ｂをフォトソルダーレジスト３１のコーナー部対向位置に形成したことを特徴とするものである。
【００４９】
本実施例の構成によれば、非常に大きな応力集中がフォトソルダーレジスト３１のコーナー部対向位置に発生し、円形ホール３８Ａを超えてクラック３９が進行した場合であっても、クラック３９の進行方向に対し円形ホール３８Ａの後方に位置する円形ホール３８Ｂとクラック３９とが連通することにより、クラック３９のそれ以上の進行は阻止される。よって、クラック３９が長く発生することにより、配線パターン２８が切断されてしまうことをより確実に防止することができる。
【００５０】
図１１は本発明の本発明の第７実施例である半導体装置２０Ｇを示しており、また図１２は本発明の本発明の第８実施例である半導体装置２０Ｈを示している。尚、図１１（Ｂ）は図１１（Ａ）のＡ２−Ａ２線に沿う断面を示しており、また図１２（Ｂ）は図１２（Ａ）のＡ３−Ａ３線に沿う断面を示している。
前記した図９及び図１０に示した半導体装置２０Ｅ，２０Ｆでは、円形ホール３８，３８Ａ，３８Ｂがフォトソルダーレジスト３１のみを貫通する貫通孔により構成されていた。これに対し、第７及び第８実施例に係る半導体装置２０Ｇ，２０Ｈでは、フォトソルダーレジスト３１に加え、ベースフィルム２６及び配線パターン２８も貫通する貫通孔４３，４３Ａ，４３Ｂを形成し、クラック３９がこの貫通孔４３，４３Ａ，４３Ｂに連通することによりそれ以上の進行を防止しするよう構成したものである。
【００５１】
このように、貫通孔４３，４３Ａ，４３ＢをＴＡＢテープ２３を上下に貫通する貫通孔４３，４３Ａ，４３Ｂで構成することにより、クラック３９が貫通孔４３，４３Ａ，４３Ｂに達した際、それ以上の進行を確実に防止することができる。よって、図９及び図１０に示した第５及び第６実施例に係る半導体装置２０Ｅ，２０Ｆに比べ、クラック３９の発生により配線パターン２８が切断されてしまうことをより確実に防止することができる。
【００５２】
また、図１３は、本発明の第９実施例である半導体装置２０Ｉを示している。
前記した第１乃至第６実施例に係る半導体装置２０Ａ〜２０Ｆは、フォトソルダーレジスト３１に応力緩和部として機能する面取り部３５、円弧形状凹部３６、スリット３７，３７Ａ，３７Ｂ、及び円形ホール３８，３８Ａ，３８Ｂを形成した構成とした。
【００５３】
これに対し、本実施例に係る半導体装置２０Ｇでは、樹脂止めパターン４０Ａのコーナー部対向位置に面取り部４１を形成し、この面取り部４１を熱印加時に樹脂止めパターン４０Ａが熱変形するのを抑制する変形抑制部として用いたことを特徴とするものである。この面取り部４１を樹脂止めパターン４０Ａに設けることにより、この樹脂止めパターン４０Ａの変形に起因してフォトソルダーレジスト３１にクラックが発生することを防止することができる。
【００５４】
即ち、熱印加時に樹脂止めパターン４０Ａの熱変量が大きいと、フォトソルダーレジスト３１との熱変形量の相違からＴＡＢテープ２３内に応力が発生する。前記のように樹脂止めパターン４０Ａは、配線パターン２８と同一材質である銅（Ｃｕ）により形成されている。
また、このように金属よりなる樹脂止めパターン４０Ａに対し樹脂よりなるフォトソルダーレジスト３１は強度が弱いため、樹脂止めパターン４０Ａの変形により発生する応力は、主にフォトソルダーレジスト３１に発生する。また、前記のように応力の発生は断面積の変化が急激な箇所に集中する特性があり（応力集中）、よってフォトソルダーレジスト３１の中でもコーナー部対向位置に応力集中が発生する。
【００５５】
従って、本実施例のように樹脂止めパターン４０Ａのフォトソルダーレジスト３１に応力集中が発生しやすい位置の近傍に面取り部４１を形成することにより、樹脂止めパターン４０Ａとフォトソルダーレジスト３１との間に発生する応力を小さくすることができる。これにより、応力集中が発生しやすいコーナー部対向位置においてクラックが発生することを防止することができ、よって配線パターン２８が切断されることもなくなり、半導体装置２０Ｉの信頼性を向上させることができる。
【００５６】
図１４は本発明の第１０実施例である半導体装置２０Ｊを示しており、樹脂止めパターン４０Ｂのコーナー部対向位置に１本のスリット４２を形成したことを特徴とするものである。また、図１５は本発明の第１１実施例である半導体装置２０Ｋを示しており、樹脂止めパターン４０Ｃのコーナー部対向位置に複数（本実施例では２本）のスリット４２Ａ，４２Ｂを形成したことを特徴とするものである。
【００５７】
上記のように、樹脂止めパターン４０Ｂ，４０Ｃのコーナー部対向位置に変形抑制部としてスリット４２，４２Ａ，４２Ｂを形成することにより、樹脂止めパターン４０Ｂ，４０Ｃのコーナー部対向位置における変形量を低減することができ、応力集中の発生を有効に防止することができる。
よって、前記した第９実施例に係る半導体装置２０Ｉと同様に、応力集中によりフォトソルダーレジスト３１にクラックが発生及び配線パターン２８の断線を防止でき、半導体装置２０Ｉ〜２０Ｋの信頼性を向上させることができる。また、面取り部４１及びスリット４２，４２Ａ，４２Ｂは、配線パターン２８のパターニング処理（例えば、エッチング処理）時に同時に一括して行なえるため、容易に形成することができる。
【００５８】
図１６は、本発明の１２実施例である半導体装置２０Ｌを示している。同図に示す半導体装置２０Ｌは、フォトソルダーレジスト３１のコーナー部対向位置に第３実施例で設けたと同様のスリット３７Ｃ（図７参照）を形成すると共に、第７実施例で設けたと同様のＴＡＢテープ２３を貫通する貫通孔４３Ｃ（図１１参照）を形成し、更に樹脂止めパターン４０Ｂのコーナー部対向位置に第１０実施例で設けたと同様のスリット４２（図１４参照）を形成したことを特徴とするものである。
【００５９】
本実施例のように、図４乃至図１５を用いて説明した面取り部３５，４１、円弧形状凹部３６、スリット３７，３７Ａ，３７Ｂ，４２，４２Ａ，４２Ｂ、及び円形ホール３８，３８Ａ，３８Ｂは組み合わせて用いることが可能であり、これによりより確実にクラックの発生及び配線パターン２８の断線を防止することができる。
【００６０】
以上、本発明によってなされた発明を実施例に基づき記載したが、本発明は前記した各実施例に限定されるものでなく、その要旨を逸脱しない範囲で様々変更可能であることはいうまでもない。
【００６１】
【発明の効果】
上述の如く本発明によれば、次に述べる各種の効果を実現することができる。
請求項１乃至３の発明によれば、応力集中によりレジスト材にクラックが発生することを防止することができ、これによりクラックの発生により配線パターンが切断されることもなくなり、半導体装置の信頼性を向上させることができる。
【００６２】
また、応力緩和部として面取り部，円弧形状凹部，及びスリットを形成することにより、レジスト材の矩形状のデバイスホールのコーナー部と対向する位置における断面積の変化を緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００６３】
また、仮に応力集中により前記レジスト材のコーナー部にクラックが発生したとしても、貫通孔を設けることにより、このクラックは貫通孔と連通することによりそれ以上の進行が防止されるため、クラックの発生により配線パターンが切断されることを防止することができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図２】従来の一例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す断面図である。
【図３】従来の一例である半導体装置の平面図である。
【図４】本発明の第１実施例である半導体装置の平面図である。
【図５】本発明の第１実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図６】本発明の第２実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図７】本発明の第３実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図８】本発明の第４実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図９】本発明の第５実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１０】本発明の第６実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１１】本発明の第７実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１２】本発明の第８実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１３】本発明の第９実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１４】本発明の第１０実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１５】本発明の第１１実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１６】本発明の第１２実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【符号の説明】
２０Ａ〜２０Ｌ 半導体装置
２２ 半導体素子
２３ ＴＡＢテープ
２６ ベースフィルム
２７ デバイスホール
２８ 配線パターン
２９ インナーリード
３０ バンプ
３１ フォトソルダーレジスト
３２，４０Ａ，４０Ｂ 樹脂止めパターン
３５，４１ 面取り部
３６ 円弧形状凹部
３７，３７Ａ〜３７Ｃ，４２，４２Ａ，４２Ｂ スリット
３８，３８Ａ，３８Ｂ 円形ホール
３９ クラック
４３，４３Ａ〜４３Ｃ 貫通孔
Claims (3)
- 半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に円弧形状の凹部が形成されていることを特徴とする半導体装置。 - 半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数のスリットが形成されていることを特徴とする半導体装置。 - 半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置にであって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数の貫通孔が形成されていることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10993099A JP3683434B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
| US09/532,774 US6268645B1 (en) | 1999-04-16 | 2000-03-22 | Semiconductor device |
| TW089105577A TW448520B (en) | 1999-04-16 | 2000-03-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10993099A JP3683434B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306958A JP2000306958A (ja) | 2000-11-02 |
| JP3683434B2 true JP3683434B2 (ja) | 2005-08-17 |
Family
ID=14522724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10993099A Expired - Fee Related JP3683434B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6268645B1 (ja) |
| JP (1) | JP3683434B2 (ja) |
| TW (1) | TW448520B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4685978B2 (ja) * | 2001-01-18 | 2011-05-18 | 日本特殊陶業株式会社 | 配線基板 |
| US7190069B2 (en) * | 2001-10-02 | 2007-03-13 | Cardiac Pacemakers, Inc. | Method and system of tape automated bonding |
| JP2003249743A (ja) * | 2002-02-26 | 2003-09-05 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置並びに電子機器 |
| TWI229426B (en) * | 2002-09-18 | 2005-03-11 | Mitsui Mining & Smelting Co | Film carrier tape for mounting electronic part and screen mask for solder resist coating |
| KR100747393B1 (ko) * | 2003-04-25 | 2007-08-07 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린 |
| JP2005273790A (ja) | 2004-03-25 | 2005-10-06 | Miki Pulley Co Ltd | 撓み軸継手 |
| KR101070897B1 (ko) | 2004-07-22 | 2011-10-06 | 삼성테크윈 주식회사 | 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지 |
| TWI267972B (en) * | 2005-02-05 | 2006-12-01 | Himax Tech Ltd | Substrate with slot |
| JP5463092B2 (ja) * | 2009-07-07 | 2014-04-09 | アルプス電気株式会社 | 電子回路ユニットおよびその製造方法 |
| US8434222B2 (en) * | 2010-08-27 | 2013-05-07 | International Business Machines Corporation | Method to manufacture a circuit apparatus having a rounded differential pair trace |
| KR102214512B1 (ko) * | 2014-07-04 | 2021-02-09 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
| TWI823452B (zh) | 2022-06-30 | 2023-11-21 | 頎邦科技股份有限公司 | 半導體封裝構造及其電路板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3564970B2 (ja) * | 1997-02-17 | 2004-09-15 | セイコーエプソン株式会社 | テープキャリアおよびこれを用いたテープキャリアデバイス |
| US6049122A (en) * | 1997-10-16 | 2000-04-11 | Fujitsu Limited | Flip chip mounting substrate with resin filled between substrate and semiconductor chip |
-
1999
- 1999-04-16 JP JP10993099A patent/JP3683434B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-22 US US09/532,774 patent/US6268645B1/en not_active Expired - Lifetime
- 2000-03-27 TW TW089105577A patent/TW448520B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000306958A (ja) | 2000-11-02 |
| US6268645B1 (en) | 2001-07-31 |
| TW448520B (en) | 2001-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3640876B2 (ja) | 半導体装置及び半導体装置の実装構造体 | |
| JP3963484B2 (ja) | 電子部品及び半導体装置並びにこれらの製造方法 | |
| US6734557B2 (en) | Semiconductor device | |
| US6927489B1 (en) | Semiconductor device provided with rewiring layer | |
| JP3683434B2 (ja) | 半導体装置 | |
| KR100541649B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
| JP2000269369A (ja) | 半導体装置 | |
| JP4097660B2 (ja) | 半導体装置 | |
| JP2001257232A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100361084B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 | |
| JP3658162B2 (ja) | 半導体装置 | |
| US11538775B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JP3173488B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3681571B2 (ja) | 半導体装置 | |
| US6472759B1 (en) | Ball grid array type semiconductor device | |
| JP2956647B2 (ja) | 半導体装置用キャリヤ及びそれを用いた半導体装置 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| KR100433863B1 (ko) | 반도체장치및그제조방법 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007042702A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |