KR100556239B1 - 테이프캐리어및이것을사용한테이프캐리어디바이스 - Google Patents

테이프캐리어및이것을사용한테이프캐리어디바이스 Download PDF

Info

Publication number
KR100556239B1
KR100556239B1 KR1019980004515A KR19980004515A KR100556239B1 KR 100556239 B1 KR100556239 B1 KR 100556239B1 KR 1019980004515 A KR1019980004515 A KR 1019980004515A KR 19980004515 A KR19980004515 A KR 19980004515A KR 100556239 B1 KR100556239 B1 KR 100556239B1
Authority
KR
South Korea
Prior art keywords
device hole
tape carrier
pattern
semiconductor chip
protruding
Prior art date
Application number
KR1019980004515A
Other languages
English (en)
Other versions
KR19980071370A (ko
Inventor
마사히코 야나기사와
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19980071370A publication Critical patent/KR19980071370A/ko
Application granted granted Critical
Publication of KR100556239B1 publication Critical patent/KR100556239B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

과제
테이프 캐리어 및 테이프 캐리어 디바이스로, 외형 사이즈의 소형화와 형상안정성의 향상을 실현하는 것.
해결수단
테이프 캐리어에 있어서, 이너 리드(2)의 피치가 세밀하지 않은 부분이나, 디바이스 홀 코너부의 이너 리드 공백 부분에, 반도체 칩(1)의 단부 도달 이하의 길이를 갖는 돌출 패턴(4)을, 그 넓이에 따라서 한 개 또는 복수개 설치하였다. 그것에 의해 밀봉 수지(6)의 테이프 이면(裏面)측으로의 회전이 억제되고, 또한 기계적인 조치이기 때문에 안정된 수지 밀봉 범위의 제어를 할 수 있다. 본 기술을 실시한 결과로서는, 테이프 이면측의 수지 밀봉 범위는, 20개 평균으로서 0.8mm, 격차 1 시그마는 0.06mm라는 결과이다.
효과
밀봉 수지 범위의 축소화·위치 안정성의 향상이 도모되고, 그것에 의하여 제품형상의 안정화에 의한 신뢰성 향상과 제품 사이즈의 소형화가 도모된다는 효과를 갖는다.

Description

테이프 캐리어 및 이것을 사용한 테이프 캐리어 디바이스
본 발명은 테이프 캐리어(tape carrier) 및 반도체 칩(IC)을 설치한 테이프 캐리어 디바이스에 관한 것이다.
종래의 기술
반도체 장치는, 일반적으로 리드 프레임에 설치한 다이 패드에 반도체 소자를 장착, 반도체 소자의 외부 전극과 리드 프레임의 단자를 각각 와이어로 접속하고 이것을 에폭시 수지와 같이 열경화성 수지로 패키지한 다음 각 단자를 절단하여 제조하고 있다.
그런데, 최근에는 전자기기의 소형화, 박형화에 따라, 이것에 사용하는 반도체 장치도 고밀도로 설치하기 때문에, 얇고 소형인 반도체 장치의 출현이 요망되고 있다. 이러한 요청에 따르기 위해, 폴리이미드 필름과 같은 캐리어 필름의 디바이스 홀에 반도체 칩(IC)을 설치하고, 이 반도체 소자의 전극과 캐리어 필름의 이너 리드를 직접 접속하고, 이것에 액상 수지(예를들면 엑폭시 수지)로부터 이루어지는 밀봉재를 인쇄 혹은 포팅하여 패키지한 방식의 반도체 장치(테이프 캐리어 디바이스)가 사용되도록 되었다.
종래부터 이 밀봉재로서는, 주로 액상의 엑폭시계 수지, 예를들면 나믹스의 칩 코드(8118)나 마쯔시따 덴코(電工)의 파나시러 CV57550등이 사용되고 있지만, 최근의 테이프 캐리어 디바이스에 있어서의 외형 사이즈의 소형화의 진행으로 액상 수지의 도포시 유출됨으로써 수지 밀봉 범위의, 테이프 캐리어 외형 사이즈에 대한 상대적인 대형화가, 테이프 캐리어 디바이스 사이즈 또한 소형화의 저해 요인으로 되어 있다.
이러한 종래의 테이프 캐리어와 그것에 반도체 칩을 설치한 테이프 캐리어 디바이스를 각각 도 6a 및 도 6b에 나타낸다. 도 6a 및 도 6b에 있어서, 7은 디바이스 홀, 3은 절연성 필름(베이스 필름), 8은 동박 패턴, 9는 패턴 오버코트용의 솔더 레지스트, 10은 아우터리드, 2는 이너 리드, 6은 반도체 칩 밀봉 수지를 각각 나타낸다.
도 6a 및 도 6b는 액정 드라이버용 테이프 캐리어이고, 디바이스 홀(7)에 돌출된 이너 리드(2)와 IC(반도체 칩)의 전극을 접속 후, 이 접속부와 반도체 칩의 회로 형성면 및 측면·반도체 칩단으로부터 디바이스 홀 단부 사이·디바이스 홀 단부로부터 테이프 캐리어 외측으로 1.5mm 정도의 범위를 주로 엑폭시계 IC 밀봉 수지(6)로 덮혀 있다.
이 밀봉 수지(6) 유출의 범위는 수지가 액상이기 때문에 제어가 어렵고 특히 테이프 이면측에 관해서는, 테이프 상면측으로부터 인쇄 혹은 디스펜스에 의해 도포된 밀봉 수지가 반도체 칩 단부와 디바이스 홀 단부의 사이에서 테이프 이면측으로 회전되지만, 그 회전량을 결정하는 요소로서 가장 큰 상기 반도체 칩 단부와 디바이스 홀 단부 사이의 치수나, 기타 상측으로부터의 도포 압력·수지의 자중·수지의 점도·모세관현상·표면장력 등의 모든 요소에 의하여 결정, 수지의 회전량과 그것에 따르는 밀봉 범위의 확대를 억제하기 위한 제어가 무척 어렵다. 이것 때문에, 종래의 제품으로서는, 디바이스 홀 단부로부터 테이프 캐리어 외측에의 유출 범위로서 1.5mm 정도가 필수이고, 그 이하로 유출 범위를 억제하기는 매우 곤란하다. 그러나, 최근에 테이프 캐리어 디바이스의 사이즈 축소화 중, 테이프 캐리어 디바이스 전체의 사이즈에 차지하는 수지 밀봉 범위의 비율이 상대적으로 커지고, 이 수지 밀봉 범위의 제약에 의해 테이프 캐리어 사이즈의 축소화가 진행하지 않는 등의 문제가 발생되고 있다.
또한, 상기한 종래의 테이프 캐리어 디바이스는, 디바이스 홀(7)의 부분이 도 7a 내지 도 7c와 같이 이루어져 있다. 도 7a는 디바이스 홀 부근의 확대도이고, 도 7b는 도 7a의 I-I 선에 따른 단면도의 일 예이고, 도 7c는 같은 I-I 선에 따른 단면도의 다른 예를 나타낸 것이다. 도 7a 내지 도 7c에 있어서, 1은 반도체 칩, 2는 이너 리드, 3은 베이스 필름, 5의 사선부는 디바이스 홀 표면적의 반도체 칩 설치 후 남은 면적이고, 또한 밀봉 수지의 테이프 이면측 회전시의 통과 표면적, 6은 밀봉 수지이다. 이 종래 기술 실시예의 경우, 이너 리드(2)의 피치가 세밀하지 않은 부분에 있어서, 디바이스 홀(7)의 면적중 반도체 칩 설치 후 남은 면적(5)이 너무 커서 밀봉 수지(6)가 베이스 필름(테이프)(3)의 이면측으로 대량 회전함으로써, 도 7b와 같이 테이프 이면측의 수지 밀봉 범위가 커진다. 이것에 의해 몰드 범위의 규격은, 디바이스 홀(7)의 가장자리(끝)로부터 테이프 캐리어 외측으로 1.5mm 정도의 위치로 설정하지 않을 수 없다. 또한 도 7c와 같이, 회전 수지량이 너무 많으면, 밀봉 수지(6)가 반도체 칩(1)의 이면측에까지 미칠 때가 있다. 이 밀봉 수지 위치의 제어는, 수지(6)가 액상이기 때문에 매우 어렵고 또한 격차도 많다. 종래 기술의 실시예에서의 결과에서는 테이프 이면측의 수지 밀봉 범위(디바이스 홀 단부로부터의 거리)는, 20개 측정으로 평균 1.2mm, 격차의 1 시그마는 0.2mm이었다.
또한, 종래 사이즈의 테이프 캐리어에서도, 액정 드라이버용 반도체 칩과 같이 입력측과 출력측으로 단자 수에 차가 있고, 또한 회로상의 제약으로 반도체 칩의 대향하는 2변으로 입력측 단자·출력측 단자를 나누어 배치되고 있는 반도체 칩의 경우, 입력측의 단자간 거리가 출력측 단자간 거리에 비하여 무척 넓고, 그 때문에 단자간 거리의 넓은 입력측은 밀봉 수지의 테이프 이면으로의 회전이 많아지고, 그것에 의한 표면측의 밀봉 수지 두께 부족을 보충하기 위하여, 보다 많은 수지량을 도포함으로써 또한 밀봉 범위의 확대나 테이프 이면측 수지량의 과다 등의 문제도 있다.
본 발명은, 이러한 종래 기술의 과제를 해결하기 위하여 이루어진 것이며, 밀봉 수지의 테이프 이면측으로의 회전량을 제어하는 것으로 수지 밀봉 범위를 억제, 외형 사이즈의 축소화를 가능하게 하는 테이프 캐리어 및 테이프 캐리어 디바이스를 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명의 상기의 목적은, 다음에 나타내는 테이프 캐리어에 의해서 달성된다. 즉 본 발명의 제 1은, 디바이스 홀을 갖는 절연성 필름과, 상기 절연성 필름 상에서 상기 디바이스 홀 안까지 형성된 배선 패턴을 갖는 테이프 캐리어이고 인접하는 상기 배선 패턴 사이에 있어서, 상기 절연성 필름 상에서 상기 디바이스 홀 안에 연장 설치되는 동시에, 상기 디바이스 홀 안에 설치되는 반도체 칩 단부 도달 이하의 길이를 갖는 돌출 패턴이 형성되어 있는 것을 특징으로 하는 테이프 캐리어에 있다.
이와 같이 구성된 본 발명의 제 1은, 배선 패턴간에 돌출 패턴을 설치함으로써, 배선 패턴의 간격이 넓은 경우에 있어서도 밀봉 수지의 유로 면적을 조정할 수 있고, 반도체 칩의 각 주변에 있어서의 밀봉 수지의 테이프 측에의 회전량을 거의 같게 할 수 있고, 테이프 캐리어 외측에의 유출 범위를 용이하게 제어할 수 있고, 테이프 캐리어 디바이스의 외경 사이즈의 소형화를 도모할 수 있는 동시에, 밀봉 수지의 형상이 안정되고 반도체 장치(디바이스)의 원료에 대한 제품의 비율을 향상시킬 수 있다. 더구나, 돌출 패턴은 선단이 반도체 칩에 도달하지 않도록 하기 때문에, 돌출 패턴이 반도체 칩에 접촉하여 에지 쇼트가 생기거나, 반도체 칩의 능동면을 손상시킬 염려가 없다.
본 발명의 제 2는, 디바이스 홀을 갖는 절연성 필름과, 상기 절연성 필름 상에서 상기 디바이스 홀 안까지 형성된 배선 패턴을 갖는 테이프 캐리어이고, 상기 디바이스 홀의 코너부에 있어서의 상기 배선 패턴이 비존재의 영역에 있어서, 상기 절연성 필름 상에서 상기 디바이스 홀 안에 연장 설치되는 동시에, 상기 디바이스 홀 안에 설치되는 반도체 칩 단부 도달 이하의 길이를 갖는 돌출 패턴이 형성되어 이루어지는 것을 특징으로 하는 테이프 캐리어이다.
이와 같이 형성된 본 발명의 제 2는, 일반적으로 배선 패턴이 배치되지 않는 디바이스 홀의 코너부에 돌출 패턴을 설치함으로써, 디바이스 홀 코너부에 있어서 도포된 밀봉 수지의 테이프 이면측으로의 회전량을 배선 패턴이 설치되어 있는 부분과 같게 할 수 있고, 제 1의 발명과 같은 효과를 얻을 수 있다.
상기의 각 발명에 있어서는, 돌출 패턴의 폭을 배선 패턴의 폭보다 넓게 형성할 수 있고, 돌출 패턴의 폭을 넓게함으로써 패턴의 형성이 용이하게 된다. 또한, 배선 패턴보다 폭이 넓은 돌출 패턴의 선단부를 빗살 형상으로 형성하면, 실질적으로 배선 패턴을 배치한 바와 같은 효과를 얻을 수 있고, 밀봉 수지 유출의 제어를 고정밀도로 행할 수 있다.
또한, 인접하는 배선 패턴과 상기 돌출 패턴과의 사이, 또는 인접하는 돌출 패턴간의 거리는, 30 내지 100μm으로 하면 좋다. 배선 패턴과 돌출 패턴과의 사이의 거리가 30μm보다 작으면, 도포된 밀봉 수지가 소정 처리 시간 내에 테이프의 이면측으로 충분히 회전하지 못할 염려가 있다. 또한, 배선 패턴과 돌출 패턴과의 사이의 거리가 100μm보다 커지면, 밀봉 수지의 테이프 이면측으로의 회전을 충분히 제어할 수 없고, 밀봉 수지 형상의 격차가 커질 염려가 있다.
그리고, 본 발명의 제 3은 절연성 필름과 그 위에 금속 박막으로 형성된 도체 패턴을 갖는 테이프 캐리어에 있어서, 적어도 상기 디바이스 홀의 코너부에, 디바이스 홀에 돌출하면서 반도체 칩 단부 도달 이하의 길이를 갖는 한 쌍의 돌출 패턴을 서로 직교시켜 설치하고, 상기 반도체 칩 배치시의 정렬(alignment) 마크로 한 것을 특징으로 하고 있다.
이와 같이 구성된 본 발명의 제 3은, 배선 패턴이 설치되어 있지 않은 디바이스 홀의 코너부에 있어서의 밀봉 수지의 테이프 이면측으로의 여분 회전을 억제할 수 있고, 테이프 캐리어의 디바이스 홀 주변에의 유출을 제어할 수 있고, 격차를 작게 할 수 있다. 또한, 디바이스 홀 안으로 돌출시킨 돌출 패이 반도체 칩을 디바이스 홀에 배치할 때의 정렬로 되기 때문에, 반도체 칩의 위치 맞춤을 용이하고, 정확하게 행할 수 있다.
이것들의 어느 본 발명에 있어서도. 돌출 패턴의 디바이스 홀에의 돌출양은, 디바이스 홀에 배치된 반도체 칩과 디바이스 홀의 끝 부분과의 간격의 1／3 내지 3／4으로 하는 것이 바람직하다.
돌출 패턴의 돌출양이 상기 간격의 1／3보다 작은 경우, 밀봉 수지의 테이프 이면측으로의 회전 제어를 충분히 행할 수 없는 우려가 있다. 또한, 돌출 패턴의 돌출양이 상기 사이의 3／4 보다 큰 경우, 반도체 칩을 테이프 캐리어의 디바이스 홀에 배치할 때에 있어서의 반도체 칩의 위치 어긋남이나, 반도체 칩과 테이프 캐리어와의 상대 회전에 의해 돌출 패턴이 반도체 칩에 접촉될 염려가 있다.
본 발명의 제 4는, 디바이스 홀을 갖는 절연성 필름과, 상기 절연성 필름 상애서 상기 디바이스 홀 안까지 형성된 배선 패턴을 갖는 테이프 캐리어로서, 상기 배선 패턴은 상기 디바이스 홀의 일변측에 모인 입력용 배선 패턴과, 상기 일변측으로 상대하는 타변측에 모인 출력용 배선 패턴을 가지며, 상기 입력용 배선 패턴측에 있어서, 인접하는 상기 배선 패턴 사이에, 상기 절연성 필름 상에서 상기 디바이스 홀 안에 연장 설치되는 동시에, 상기 디바이스 홀 안에 설치되는 반도체 칩 단부 도달 이하의 길이를 갖는 돌출 패턴이 형성되어 이루어지는 것을 특징으로 하는 테이프 캐리어이다.
이와 같이 구성된 본 발명의 제 4는, 예를들면 액정 표시 장치(LCD)의 구동 회로용 반도체 칩과 같이, 입력측과 출력측에 배선 패턴의 배치 간격이 크게 다른 반도체 칩을 탑재하는 경우, 간격이 큰 입력측의 배선 패턴 사이에 돌출 패턴을 형성함으로써, 입력측과 출력측과의 밀봉 수지의 테이프 이면측으로의 회전량을 거의 같게 할 수 있고, 테이프 캐리어 외측에의 유출 범위를 용이하게 제어할 수 있고, 테이프 캐리어 디바이스의 외경 사이즈의 소형화를 도모할 수 있는 동시에, 밀봉 수지의 형상이 안정되고 반도체 장치(디바이스)의 제품에 대한 원료의 비율을 향상시킬 수 있다. 더구나, 돌출 패턴은, 선단이 반도체 칩에 도달하지 않도록 하고 있기 때문에, 돌출 패턴이 반도체 칩에 접촉하여 에지 쇼트를 일으키거나, 반도체 칩의 능동면을 손상시킬 염려가 없다.
본 발명의 제 5는, 반도체 칩을 유지시킨 테이프 캐리어가 상기 제 1항 내지 제 8항 중 어느 한 항에 기재된 테이프 캐리어인 것을 특징으로 하는 캐리어 디바이스이다. 이와 같이 구성된 제 5의 발명은, 상기의 각 발명에 관한 테이프 캐리어를 사용하고 있기 때문에, 소형화가 도모되는 동시에 제품에 대한 원료의 비율이 향상되어, 비용의 저감을 도모할 수 있다.
발명의 실시예
다음에, 본 발명에 관한 실시예를 첨부 도면에 따라서 상세하게 설명한다.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 관한 테이프 캐리어 디바이스의 설명도로서, 도 1a는 디바이스 홀부의 코너부 주변의 확대도이고, 반도체 칩이 설치된 상태를 나타내고 있다. 도 1b는 도 1a의 A-A 선에 따른 단면도이다. 도 1a 및 도 1b에 있어서, l은 반도체 칩, 2는 배선 패턴을 구성하고 있는 이너 리드이고, 동박 등의 금속 박막을 패턴화하여 형성된다. 3은 베이스 필름(절연성으로, 가요성(可撓性)을 갖는 필름이 바람직하다), 4(4a 내지 4c)는 디바이스 홀로부터 돌출하여, 반도체 칩 단부 도달 이하의 길이를 갖는 본 발명에 의한 돌출 패턴, 5의 사선부는 디바이스 홀 표면적의 반도체 칩 설치 후 남은 면적이고, 또한 밀봉 수지의 테이프 이면측 회전시의 통과 표면적, 6은 밀봉 수지이다.
이 본 발명의 기술에 있어서의 실시예의 경우, 이너 리드(2)의 피치가 세밀하지 않은 부분이나, 디바이스 홀 코너부의 이너 리드 공백 부분에, 반도체 칩 단부 도달 이하의 길이를 갖는 돌출 패턴(4)을, 그 넓이에 따라서 한 개 또는 복수개 설치하였다. 또한, 디바이스 홀 안으로 돌출하는 이너 리드(2)는 인접하는 리드 사이를 나타내는 피치 간격이 모두 균등하게 되도록 설치하는 것이 가장 바람직하다. 이 점에서는, 모두 같은 피치로 이너 리드를 형성하고, 접속이 불필요한 곳에 있어서 돌출 패턴(4)을 더미 패턴과 같이 이용하는 것이 바람직하다. 단, 장소에 따라 설계 룰이 다르고, 모든 이너 리드(2)를 균등하게 배치할 수 없는 경우에는, 적어도 디바이스 홀(7)의 공통변에 위치하는(모인) 이너 리드에 관해서는, 상기 구성을 채용하는 것이 바람직하다. 또한, 동일 도면상에서는 이너 리드(2)의 피치가 세밀하지 않은 부분과 이너 리드 공백 부분과의 양쪽에 돌출 패턴(4)이 형성되어 있지만, 이중 한 쪽에만 형성되어 있는 경우도 있을 수 있다.
이 실시예의 경우, 돌출 패턴(4a)은 폭이 이너 리드(2)의 폭과 거의 같게 형성되어 있고, 돌출 패턴(4b)은 폭이 이너 리드(2)의 폭보다 넓게 형성되어 있다. 또한, 각 돌출 패턴(4)은 인접한 돌출(4)간의 거리(△)와, 돌출 패턴(4)과 이너 리드(2)와의 사이의 거리(δ)가 30 내지 100μm이 되도록 돌출 패턴(4)이 형성되어 있는 동시에, 거리(△)와 거리(δ)가 거의 같아지도록 배치되어 있다. 그리고, 디바이스 홀(7)의 코너부에 설치된 돌출 패턴(4c)은, 인접하는 이너 리드(2)와 돌출 패턴(4b)과의 사이의 거리가 미리 정한 값(실시예에서는 30 내지 100μm)이 되도록 큰 섬 형상으로 형성되어 있다.
이들의 거리(갭)(△, δ)가 30μm보다 작아지면, 도포된 밀봉 수지(6)의 소정 처리 시간 내에 있어서의 베이스 필름(3)의 이면측으로의 회전이 적어지고, 밀봉 수지(6)를 통한 반도체 칩(1)과 베이스 필름(3)과의 접착 강도가 저하될 염려가 있을 뿐만 아니라, 밀봉 수지(6)의 디바이스 홀(7) 주변 외측에의 유출에 격차가 생긴다. 즉, 발명자 등의 실험에 의한 이너 리드(2)와 돌출 패턴(4)과의 사이의 거리(갭)와, 밀봉 수지(6)의 디바이스 홀 주변 외측에의 유출량과의 관계는, 도 2와 같이 구성된다.
또한, 사용된 밀봉 수지(6)는, 통상, 제조 공정에 있어서 사용되고 있는 점성이 600 푸아즈(poise)의 것을 사용하였다. 그리고, 도 2에 있어서의 평가란의 ○표는, 밀봉 수지(6)에 의한 몰드 형상이 양호한 것을 나타내며, ×표는 불량인 것을, △표는 일부에 불량이 생긴 것을 나타내고 있다.
도 2에 나타내는 바와 같이, 갭이 30μm보다 작아지면, 격차가 커지는 동시에 몰드의 형상 불량을 일으키기 쉽게 된다. 또한, 갭이 100μm을 초월한 경우에도 같은 것을 말할 수 있다. 따라서, 갭(△, δ)은 30 내지 100μm으로 하는 것이 바람직하다.
한편, 각 돌출 패턴(4)의 베이스 필름(3)으로부터의 디바이스 홀(7)에의 돌출량은, 반도체 칩(1)의 끝과 디바이스 홀(7)의 끝부분과의 간격의 1／3 내지 3／4으로 하는 것이 바람직하다. 즉, 반도체 칩과 디바이스 홀(7)의 끝과의 거리가 도 1a와 같이 W인 경우, 돌출 패턴(4)의 돌출량은 1／3W 내지 3／4W 이다.
D가 1／3W 보다 작은 경우, 돌출 패턴(4)을 설치한 효과가 작고, 몰드 형상의 격차가 생기기 쉽다. 또한, D가 3／4W 보다 크면, 반도체 칩(1)을 디바이스 홀(7)의 내부에 배치할 때의 반도체 칩의 위치 어긋남이나 회전에 의해서 돌출 패턴(4)이 반도체 칩과 접촉될 염려가 있고, 에지 쇼트나 반도체 칩(1)의 능동면을 손상시킬 염려가 있다.
이와 같이 하여 형성된 테이프 캐리어 디바이스는, 밀봉 수지(6)의 테이프 이면측으로의 회전이 억제되고, 또한 기계적인 조치이기 때문에 안정된 수지 밀봉 범위의 제어를 할 수 있다. 본 기술을 실시한 결과로서는, 테이프 이면측의 수지 밀봉 범위(디바이스 홀 단에서의 거리)는, 20개 평균으로 0.8mm, 격차 l 시그마는 0.06mm라는 결과이다.
이것에 의해 종래, 밀봉 수지 범위가 제어할 수 없었던 것에 의한 수지 밀봉 범위의 불필요한 확대나 위치의 격차 크기를 방지할 수 있기 때문에, 제품형상의 안정성의 현저한 향상과, 고밀도화가 진행하는 전자기기에 요구되는 테이프 캐리어 디바이스의 소형화를 도모할 수 있다.
또한, 본 발명은 테이프 캐리어의, 인접하는 이너 리드간 또는 디바이스 홀 코너부의 이너 리드 공백부에, 디바이스 홀에 돌출하면서 반도체 칩 단부 도달 이하의 길이를 갖는 돌출 패턴을 한 개 또는 복수개 설치한 것을 특징으로 하는 것이기 때문에, 반도체 소자의 방향이나, 그 구성 부재의 재질·구조 등은 적당히 변경할 수 있다.
도 3은 제 2 실시예에 관한 테이프 캐리어 디바이스의 요부 설명도이다. 이 실시예에 관한 테이프 캐리어 디바이스(20)는, 예를들면 LCD 용의 구동 회로와 같이 반도체 칩(1)에 전극이 설치되어 있지 않은 변(22)을 가지며, 이 변(22)과 대응한 부분의 베이스 필름(3)에 이너 리드(2)가 설치되어 있지 않다. 그래서, 변(22)과 대향한 부분에, 폭이 넓은 돌출 패턴(24)이 설치되어 있다. 또한, 이너 리드(2)의 간격이 넓은 부분에도 폭이 넓은 돌출 패턴(26)이 설치되어 있다. 이러한 돌출 패턴(24, 26)을 설치함으로써, 상기의 실시예와 같은 효과를 얻을 수 있다.
도 4는 제 3 실시예의 요부 설명도이다. 이 실시예에 있어서는, 폭이 넓은 돌출 패턴(22, 24)의 디바이스 홀(7)에 돌출하고 있는 선단부에 복수의 노치(27)를 형성하고, 선단부를 빗살형상으로 하고 있다. 이 노치(27)의 폭, 깊이, 피치 등은, 도포하는 밀봉 수지(6)나 이너 리드(2)의 피치 등을 고려하여 적당히 정한다. 이것에 의해, 수지의 유출 제어를 보다 효과적으로 행할 수 있다.
도 5는 제 4 실시예의 요부 설명도이다. 본 실시예는, 디바이스 홀(7) 코너부의 이너 리드 공백부에 한 쌍의 돌출 패턴(28a, 28b)이 직교 좌표계에 맞도록 배치되어 있다. 이들의 돌출 패턴(28a, 28b)은, 이너 리드(2)의 공백부에 있어서의 밀봉 수지(6)의 베이스 필름(3)의 이면측으로의 회전 제어를 행하는 동시에, 반도체 칩(1)을 디바이스 홀(7)에 배치할 때의 정렬 마크로서 사용된다. 이와 같이 디바이스 홀(7)에 돌출된 돌출 패턴(28a, 28b)을 정렬 마크로서 사용하면, 반도체 칩(1)의 위치 결정을 보다 정확하게 행할 수 있다.
또한, 돌출 패턴(28a, 28b)은 디바이스 홀(7)의 4개의 코너부에 설치하여도 좋고, 대각선상의 2개의 코너부에 설치하고, 다른 2개의 코너부에, 도 5에 나타내는 바와 같이 정렬 마크로 이루어지지 않는 돌출 패턴(4c)을 설치하여도 좋다.
이상 설명한 바와 같이, 본 발명의 테이프 캐리어에 의해서, 밀봉 수지 범위의 축소화와 위치의 안정성 향상이 가능해지고, 그것에 의하여 제품형상의 안정화에 의한 신뢰성 향상과 제품 사이즈의 소형화를 도모할 수 있다는 효과를 갖는다.
도 1a는 본 발명의 제 1 실시예에 관한 테이프 캐리어 디바이스의 디바이스 홀부의 확대도.
도 1b는 도 1a의 A-A 선에 따른 단면도.
도 2는 이너 리드와 돌출 패턴(4)과의 사이의 거리와, 밀봉 수지의 디바이스 홀 주변 외측에의 유출량과의 관계를 나타내는 도면.
도 3은 제 2 실시예에 관한 요부 설명도.
도 4는 제 3 실시예에 관한 요부 설명도.
도 5는 제 4 실시예에 관한 요부 설명도.
도 6a는 종래의 테이프 캐리어를 나타내는 도면.
도 6b는 종래의 테이프 캐리어 디바이스를 나타내는 도면.
도 7a는 종래의 테이프 캐리어 디바이스의 디바이스 홀부의 확대도.
도 7b는 도 7a의 Ⅰ-Ⅰ 선에 따른 단면도의 일례를 나타내는 도면.
도 7c는 도 7a의 Ⅰ-Ⅰ 선에 따른 단면도의 다른 예를 나타내는 도면.
♥도면부호의 주요 부분에 대한 부호의 설명♥
1 : 반도체 칩
2 : 배선 패턴(이너 리드)
3 : 베이스 필름
4, 4a 내지 4c : 디바이스 홀 돌출 패턴
5 : 디바이스 홀 표면적의 반도체 칩 설치후 남은 면적
6 : 밀봉 수지
7 : 디바이스 홀
8 : 동박 패턴
9 : 솔더 레지스트
10 : 아우터 리드
20 : 테이프 캐리어 디바이스
24, 26 : 돌출 패턴
27 : 돌출 패턴 선단의 노치부
28a, 28b : 돌출 패턴

Claims (9)

  1. 디바이스 홀을 갖는 절연성 필름과, 상기 절연성 필름 상에서 상기 디바이스 홀 안까지 형성된 배선 패턴을 갖는 테이프 캐리어로서,
    인접하는 상기 배선 패턴의 사이에서, 상기 절연성 필름 상에서 상기 디바이스 홀 안에 연장 설치되는 동시에, 상기 디바이스 홀 안에 설치되는 반도체 칩 단부 도달 이하의 길이를 갖는 돌출 패턴이 형성되어 있는 것을 특징으로 하는 테이프 캐리어.
  2. 디바이스 홀을 갖는 절연성 필름과, 상기 절연성 필름 상에서 상기 디바이스 홀 안까지 형성된 배선 패턴을 갖는 테이프 캐리어로서,
    상기 디바이스 홀의 코너부에서의 상기 배선 패턴이 존재하지 않는 영역에서, 상기 절연성 필름 상에서 상기 디바이스 홀 안에 연장 설치되는 동시에, 상기 디바이스 홀 안에 설치되는 반도체 칩 단부 도달 이하의 길이를 갖는 돌출 패턴이 형성되어 이루어지는 것을 특징으로 하는 테이프 캐리어.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 돌출 패턴은 폭이 상기 배선 패턴의 폭보다 넓게 형성되어 있는 것을 특징으로 하는 테이프 캐리어.
  4. 제 3 항에 있어서,
    상기 배선 패턴보다 폭이 넓은 상기 돌출 패턴은, 선단부가 빗살 형상으로 형성되어 있는 것을 특징으로 하는 테이프 캐리어.
  5. 제 1 항 또는 제 2 항에 있어서,
    인접하는 배선 패턴과 상기 돌출 패턴과의 사이, 또는 인접하는 돌출 패턴사이의 거리는, 30 내지 100μm인 것을 특징으로 하는 테이프 캐리어.
  6. 절연성 필름과 그 위에 금속 박막으로 형성된 도체 패턴을 갖는 테이프 캐리어에 있어서,
    적어도 상기 디바이스 홀의 코너부에, 디바이스 홀에 돌출하면서 반도체 칩 단부 도달 이하의 길이를 갖는 한 쌍의 돌출 패턴을 서로 직교시켜 설치하고, 상기 반도체 칩 배치시의 정렬 마크로 한 것을 특징으로 하는 테이프 캐리어.
  7. 제 1 항, 제 2 항 또는 제 6 항 중 어느 한 항에 있어서,
    상기 돌출 패턴의 상기 디바이스 홀로의 돌출량은, 상기 디바이스 홀에 배치된 상기 반도체 칩과 디바이스 홀의 끝 부분 사이의 간격의 1／3 내지 3／4인 것을 특징으로 하는 테이프 캐리어.
  8. 디바이스 홀을 갖는 절연성 필름과, 상기 절연성 필름 상에서 상기 디바이스 홀 안까지 형성된 배선 패턴을 갖는 테이프 캐리어로서,
    상기 배선 패턴은, 상기 디바이스 홀의 일변측에 모인 입력용 배선 패턴과, 상기 일변측으로 상대하는 타변측에 모인 출력용 배선 패턴을 가지며,
    상기 입력용 배선 패턴측에서, 인접하는 상기 배선 패턴 사이에, 상기 절연성 필름 상에서 상기 디바이스 홀 안에 연장 설치되는 동시에, 상기 디바이스 홀안에 설치되는 반도체 칩 단부 도달 이하의 길이를 갖는 돌출 패턴이 형성되어 이루어지는 것을 특징으로 하는 테이프 캐리어.
  9. 반도체 칩을 유지시킨 테이프 캐리어가 상기 제 1 항, 제 2 항, 제 6 항 및 제 8 항 중 어느 한 항에 기재된 테이프 캐리어인 것을 특징으로 하는 테이프 캐리어 디바이스.
KR1019980004515A 1997-02-17 1998-02-16 테이프캐리어및이것을사용한테이프캐리어디바이스 KR100556239B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP97-032472 1997-02-17
JP97-32472 1997-02-17
JP3247297 1997-02-17
JP97-278901 1997-10-13
JP27890197A JP3564970B2 (ja) 1997-02-17 1997-10-13 テープキャリアおよびこれを用いたテープキャリアデバイス

Publications (2)

Publication Number Publication Date
KR19980071370A KR19980071370A (ko) 1998-10-26
KR100556239B1 true KR100556239B1 (ko) 2006-05-09

Family

ID=26371056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004515A KR100556239B1 (ko) 1997-02-17 1998-02-16 테이프캐리어및이것을사용한테이프캐리어디바이스

Country Status (7)

Country Link
US (2) US5949134A (ko)
JP (1) JP3564970B2 (ko)
KR (1) KR100556239B1 (ko)
CN (1) CN1150618C (ko)
HK (1) HK1015529A1 (ko)
SG (1) SG71755A1 (ko)
TW (1) TW579067U (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
KR100427541B1 (ko) * 1997-06-30 2004-07-19 주식회사 하이닉스반도체 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JP3683434B2 (ja) * 1999-04-16 2005-08-17 富士通株式会社 半導体装置
US6163068A (en) * 1999-04-22 2000-12-19 Yao; Hsia Kuang Multi-chip semiconductor encapsulation method and its finished product
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
KR100726769B1 (ko) * 2001-04-06 2007-06-11 삼성테크윈 주식회사 티비지에이 반도체 패키지용 금속 프레임의 캐비티 가공방법
US6664618B2 (en) 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US6686651B1 (en) * 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP4757083B2 (ja) * 2006-04-13 2011-08-24 日東電工株式会社 配線回路基板集合体シート
US8164168B2 (en) 2006-06-30 2012-04-24 Oki Semiconductor Co., Ltd. Semiconductor package
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
JP2008098547A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd フレキシブルプリント配線基板
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
JP4337898B2 (ja) 2007-03-29 2009-09-30 セイコーエプソン株式会社 半導体装置
CN101882605B (zh) * 2009-05-07 2012-07-04 日月光半导体制造股份有限公司 芯片封装结构
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465253A2 (en) * 1990-07-05 1992-01-08 Hewlett-Packard Company Integrated circuit and lead frame assembly

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113459A (ja) * 1985-11-13 1987-05-25 Matsushita Electric Ind Co Ltd フイルムキヤリア
JPS63124433A (ja) * 1986-11-13 1988-05-27 Rohm Co Ltd フイルムキヤリア
US5250842A (en) * 1990-09-07 1993-10-05 Nec Corporation Semiconductor devices using tab tape
JPH04263446A (ja) * 1991-02-18 1992-09-18 Hitachi Cable Ltd Ｔａｂ用テープキャリア
JP3197291B2 (ja) * 1991-04-30 2001-08-13 株式会社リコー Ｔａｂ実装体
JP2699949B2 (ja) * 1995-09-28 1998-01-19 日本電気株式会社 半導体装置
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465253A2 (en) * 1990-07-05 1992-01-08 Hewlett-Packard Company Integrated circuit and lead frame assembly

Also Published As

Publication number Publication date
JP3564970B2 (ja) 2004-09-15
SG71755A1 (en) 2000-04-18
US5949134A (en) 1999-09-07
US6066888A (en) 2000-05-23
TW579067U (en) 2004-03-01
HK1015529A1 (en) 1999-10-15
CN1191393A (zh) 1998-08-26
KR19980071370A (ko) 1998-10-26
CN1150618C (zh) 2004-05-19
JPH10289931A (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
KR100556239B1 (ko) 테이프캐리어및이것을사용한테이프캐리어디바이스
KR100505665B1 (ko) 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
US20050051875A1 (en) Lead frame, manufacturing method of the same, and semiconductor device using the same
EP0145862B1 (en) Metallization of a ceramic substrate
CN100459115C (zh) 带式电路衬底及使用该衬底的半导体芯片封装
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JP2702839B2 (ja) 配線基板の電極構造
US5406119A (en) Lead frame
KR100356323B1 (ko) 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
KR100457482B1 (ko) 테이프캐리어패키지
KR20010056778A (ko) 칩 사이즈 패키지
JP2772828B2 (ja) ダイボンディング方法
JPH0669638A (ja) プリント配線板のランド部構造
JPH05335438A (ja) リードレスチップキャリア
JPH10321651A (ja) 半導体装置
JPH10214911A (ja) 半導体装置搭載用基板
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
KR100395694B1 (ko) 지그재그 배열의 본딩패드를 가지는 표면 실장기판
JPH0810192Y2 (ja) 半導体の実装構造
JPS63136550A (ja) 半導体装置
JP3425917B2 (ja) Ｔｃｐ半導体装置
JPH118275A (ja) 半導体装置の製造方法
JP2586736B2 (ja) Ｔａｂ型半導体装置用キャリアテープ
JPS62216292A (ja) メツキ厚測定パツド付きプリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 12

EXPY Expiration of term