JP2772828B2 - ダイボンディング方法 - Google Patents
ダイボンディング方法Info
- Publication number
- JP2772828B2 JP2772828B2 JP1195779A JP19577989A JP2772828B2 JP 2772828 B2 JP2772828 B2 JP 2772828B2 JP 1195779 A JP1195779 A JP 1195779A JP 19577989 A JP19577989 A JP 19577989A JP 2772828 B2 JP2772828 B2 JP 2772828B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- semiconductor element
- adhesive
- wall
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を基板に装着するためのダイボ
ンディング方法に関する。
ンディング方法に関する。
IC製造工程では、半導体チップがリードフレーム上に
設けたボンディングパッドに接着剤等で接合（ダイボン
ディング）される。また近年、半導体素子の高集積化、
小型化に伴い、プリント基板への半導体素子の実装方式
が従来のDIP等を用いるピン挿入方式から表面実装方式
へと変化しつつあり、この場合は、フラットパック（F
P）やチップキャリヤ（CC）等の半導体素子がプリント
基板へ同様にダイボンディングされる。
設けたボンディングパッドに接着剤等で接合（ダイボン
ディング）される。また近年、半導体素子の高集積化、
小型化に伴い、プリント基板への半導体素子の実装方式
が従来のDIP等を用いるピン挿入方式から表面実装方式
へと変化しつつあり、この場合は、フラットパック（F
P）やチップキャリヤ（CC）等の半導体素子がプリント
基板へ同様にダイボンディングされる。
従来から、これらのダイボンディング工程では素子裏
面の接着剤層から導電性の接着剤がはみ出して半導体素
子の電極をその周辺回路に付着し、これらをショートさ
せるという解決を要する課題があった。そのため、この
ようなトラブルを防止すべく接着剤の塗布制御（印刷
法、スタンプ法等）が行われている。また、チップをダ
イボンディングする位置に複数の突子を形成したり（特
開昭63−258026号）、ダイボンディング位置の近傍に溝
を形成したり（特開昭63−92048号）することも提案さ
れているが、接着剤の粘度、外気温管理等の難しい事項
があるため、十分な成果を挙げ得ない場合がある。
面の接着剤層から導電性の接着剤がはみ出して半導体素
子の電極をその周辺回路に付着し、これらをショートさ
せるという解決を要する課題があった。そのため、この
ようなトラブルを防止すべく接着剤の塗布制御（印刷
法、スタンプ法等）が行われている。また、チップをダ
イボンディングする位置に複数の突子を形成したり（特
開昭63−258026号）、ダイボンディング位置の近傍に溝
を形成したり（特開昭63−92048号）することも提案さ
れているが、接着剤の粘度、外気温管理等の難しい事項
があるため、十分な成果を挙げ得ない場合がある。
そこで本発明は、基板のパターン構造に工夫を加える
ことにより上記の課題を解決し、半導体素子の電極また
はその周辺回路への接着剤の回り込みを生じないように
したダイボンディング方法を提供することを目的とす
る。
ことにより上記の課題を解決し、半導体素子の電極また
はその周辺回路への接着剤の回り込みを生じないように
したダイボンディング方法を提供することを目的とす
る。
上記の課題を解決するために、本発明に係るダイボン
ディング方法では、基板上に形成されてその上に半導体
素子を接合するボンディングパッドの周囲に、このボン
ディングパッドを実効的に囲む断面が凸形状の段差を形
成することを特徴とする。
ディング方法では、基板上に形成されてその上に半導体
素子を接合するボンディングパッドの周囲に、このボン
ディングパッドを実効的に囲む断面が凸形状の段差を形
成することを特徴とする。
この段差はボンディングパッドを周囲に設けた壁また
は溝、あるいはその両方を含むものであってもよい。こ
の壁は、ボンディングパッドの周縁部を直接立ち上げた
ものでもよいし、あるいはその周縁部から一定の間隔を
隔ててボンディングパッドを囲む枠状のものであっても
よい。また、必ずしもボンディングパッドの全周を囲む
必要はなく、本発明の目的を達成できる限り実効的に囲
んでいれば十分であり、一部に切り目があっても構わな
い。さらに、この壁はボンディングパッドと共に、また
は別々に、例えば厚膜印刷法により形成することができ
る。この壁の高さをボンディングパッドの厚さの整数倍
にすれば、ボンディングパッドと壁とを共に厚膜印刷法
等で形成する場合に好都合である。さらに、ボンディン
グパッド面の一部を上記の壁と同じ高さに突出させ、こ
の突出面と壁とに半導体素子を差し渡す形でダイボンデ
ィングするようにしてもよい。上記の溝としては、上記
のボンディングパッドの周縁部とこれを囲む枠との間隙
部分がこの溝に相当する。さらにこの間隙の底部となる
基板面（セラミック基板の場合はグリーンシート面）に
あらかじめ例えば印加加工（コインニング）により、例
えばＶ溝を形成しておいてもよい。
は溝、あるいはその両方を含むものであってもよい。こ
の壁は、ボンディングパッドの周縁部を直接立ち上げた
ものでもよいし、あるいはその周縁部から一定の間隔を
隔ててボンディングパッドを囲む枠状のものであっても
よい。また、必ずしもボンディングパッドの全周を囲む
必要はなく、本発明の目的を達成できる限り実効的に囲
んでいれば十分であり、一部に切り目があっても構わな
い。さらに、この壁はボンディングパッドと共に、また
は別々に、例えば厚膜印刷法により形成することができ
る。この壁の高さをボンディングパッドの厚さの整数倍
にすれば、ボンディングパッドと壁とを共に厚膜印刷法
等で形成する場合に好都合である。さらに、ボンディン
グパッド面の一部を上記の壁と同じ高さに突出させ、こ
の突出面と壁とに半導体素子を差し渡す形でダイボンデ
ィングするようにしてもよい。上記の溝としては、上記
のボンディングパッドの周縁部とこれを囲む枠との間隙
部分がこの溝に相当する。さらにこの間隙の底部となる
基板面（セラミック基板の場合はグリーンシート面）に
あらかじめ例えば印加加工（コインニング）により、例
えばＶ溝を形成しておいてもよい。
本発明に係るダイボンディング方法においては、段差
によってボンディングパッドの周囲に形成される溝状の
部分は、半導体素子の裏面の接着剤層からはみ出した接
着剤を滞留させる貯留池として作用し、段差の壁の部分
はこの接着剤の流れをせき止めて基板上へ広がることを
防止する作用をする。また、ボンディングパッド面の一
部を突出させ、この突出面と壁とに半導体素子を差し渡
す形でダイボンディングする場合は、接着剤の厚みが均
一化されると共に半導体素子表面への接着剤の回り込み
を防止できる。
によってボンディングパッドの周囲に形成される溝状の
部分は、半導体素子の裏面の接着剤層からはみ出した接
着剤を滞留させる貯留池として作用し、段差の壁の部分
はこの接着剤の流れをせき止めて基板上へ広がることを
防止する作用をする。また、ボンディングパッド面の一
部を突出させ、この突出面と壁とに半導体素子を差し渡
す形でダイボンディングする場合は、接着剤の厚みが均
一化されると共に半導体素子表面への接着剤の回り込み
を防止できる。
以下、本発明のいくつかの実施例を添付図面に従って
説明する。なお図面の説明上、各実施例の対応図面には
同一符号を付して重複する説明を省略する。
説明する。なお図面の説明上、各実施例の対応図面には
同一符号を付して重複する説明を省略する。
第１図は、第１の実施例の係るダイボンディング方法
により製造された基板10の一部を示すものであり、同図
（ａ）はその平面図、同図（ｂ）は断面図、同図（ｃ）
および（ｄ）はボンディングパッド上に異なる半導体素
子を接着剤で接着した様子を示す断面図である。図示の
通り、ボンディングパッド１の周縁から一定の間隙を隔
ててこれを囲む段差としての枠状の壁２を有する。両者
の厚さは同一で、本実施例ではこのボンディングパッド
１と枠状の壁２を１回の厚膜印刷で同時に形成してい
る。これによれば、半導体素子61,62の裏面から流出し
た接着剤５はボンディングパッド１と枠状の壁２とに囲
まれた溝部に溜り、また、枠状の壁２にせき止められて
その内部に止まる。
により製造された基板10の一部を示すものであり、同図
（ａ）はその平面図、同図（ｂ）は断面図、同図（ｃ）
および（ｄ）はボンディングパッド上に異なる半導体素
子を接着剤で接着した様子を示す断面図である。図示の
通り、ボンディングパッド１の周縁から一定の間隙を隔
ててこれを囲む段差としての枠状の壁２を有する。両者
の厚さは同一で、本実施例ではこのボンディングパッド
１と枠状の壁２を１回の厚膜印刷で同時に形成してい
る。これによれば、半導体素子61,62の裏面から流出し
た接着剤５はボンディングパッド１と枠状の壁２とに囲
まれた溝部に溜り、また、枠状の壁２にせき止められて
その内部に止まる。
第２図は第２の実施例に係るものを示し、同図（ａ）
は平面図、同図（ｂ）は断面図、同図（ｃ），（ｄ）は
半導体素子を実装した状態を示す図である。図示の通
り、この実施例では壁２をボンディングパッド１の周縁
部から直接立ち上げている。この場合は、まず第１回目
の厚膜印刷でボンディングパッド１が形成され、第２回
目でこのボンディングパッド１の周縁部上に重ねて枠状
に印刷し壁２が形成される。本実施例では第１実施例と
異なり、周囲に壁２を有するボンディングパッド１の全
体が貯留池となって、流出した接着剤５を内部に止める
作用をする。また、同図（ｄ）の如く半導体素子62が縦
長のもの（カンチレバー状のもの）である場合は、その
一部が壁２の頂面に載る形となり、その姿勢の安定性は
上記の第１実施例におけるものより優れる。
は平面図、同図（ｂ）は断面図、同図（ｃ），（ｄ）は
半導体素子を実装した状態を示す図である。図示の通
り、この実施例では壁２をボンディングパッド１の周縁
部から直接立ち上げている。この場合は、まず第１回目
の厚膜印刷でボンディングパッド１が形成され、第２回
目でこのボンディングパッド１の周縁部上に重ねて枠状
に印刷し壁２が形成される。本実施例では第１実施例と
異なり、周囲に壁２を有するボンディングパッド１の全
体が貯留池となって、流出した接着剤５を内部に止める
作用をする。また、同図（ｄ）の如く半導体素子62が縦
長のもの（カンチレバー状のもの）である場合は、その
一部が壁２の頂面に載る形となり、その姿勢の安定性は
上記の第１実施例におけるものより優れる。
第３図は第３の実施例に係るものを示し、同図（ａ）
は平面図、同図（ｂ）は断面図、同図（ｃ），（ｄ）は
半導体素子を実装した状態を示す図である。図示の通
り、この実施例では、ボンディングパッド１の周縁から
一定の間隙を隔てた位置に、これを囲む壁２を形成して
おり、しかも壁２の高さがボンディングパッド１の厚さ
の２倍になっている。すなわち、第１実施例と同様の方
法でボンディングパッド１とこれを囲む枠状の壁２の下
側部分を厚膜印刷法で形成した後、第２回目の印刷で枠
状の上側部分のみを重ねて印刷して壁２の高さを２倍に
している。流出した接着剤５を壁２で囲まれた部分の内
部に止める作用は第１実施例と同様であるが、壁２の高
さを２倍にした分、貯留容量が増大している。また、同
図（ｄ）のように縦長の半導体素子62に対する作用は、
第２図（ｄ）に示す第２実施例と同様である。
は平面図、同図（ｂ）は断面図、同図（ｃ），（ｄ）は
半導体素子を実装した状態を示す図である。図示の通
り、この実施例では、ボンディングパッド１の周縁から
一定の間隙を隔てた位置に、これを囲む壁２を形成して
おり、しかも壁２の高さがボンディングパッド１の厚さ
の２倍になっている。すなわち、第１実施例と同様の方
法でボンディングパッド１とこれを囲む枠状の壁２の下
側部分を厚膜印刷法で形成した後、第２回目の印刷で枠
状の上側部分のみを重ねて印刷して壁２の高さを２倍に
している。流出した接着剤５を壁２で囲まれた部分の内
部に止める作用は第１実施例と同様であるが、壁２の高
さを２倍にした分、貯留容量が増大している。また、同
図（ｄ）のように縦長の半導体素子62に対する作用は、
第２図（ｄ）に示す第２実施例と同様である。
第４図は第４の実施例に係るもの示し、同図（ａ）は
平面図、同図（ｂ）は断面図、同図（ｃ），（ｄ）は半
導体素子を実装した状態を示す図である。図示の通り、
この実施例では上記の第３実施例のものと異なり、ボン
ディングパッド１と壁２との間隙の基板10の上面にＶ溝
４を形成してある。このＶ溝４は、ボンディングパッド
１の形成に先立ってコインニングにより形成されたもの
であり、Ｖ溝４の容積分だけ流出する接着剤５に対する
貯留容量が増大する。その他の作用は第３実施例と同様
である。なお、このＶ溝４を形成する方法は、第１実施
例に対しても効果的に適用することができる。
平面図、同図（ｂ）は断面図、同図（ｃ），（ｄ）は半
導体素子を実装した状態を示す図である。図示の通り、
この実施例では上記の第３実施例のものと異なり、ボン
ディングパッド１と壁２との間隙の基板10の上面にＶ溝
４を形成してある。このＶ溝４は、ボンディングパッド
１の形成に先立ってコインニングにより形成されたもの
であり、Ｖ溝４の容積分だけ流出する接着剤５に対する
貯留容量が増大する。その他の作用は第３実施例と同様
である。なお、このＶ溝４を形成する方法は、第１実施
例に対しても効果的に適用することができる。
第５図は第５の実施例に係るもの示し、同図（ａ）は
平面図、同図（ｂ）は断面図、同図（ｃ）は半導体素子
を実装した状態を示す図である。図示の通り、この実施
例では上記の第３実施例のものと異なり、ボンディング
パッド１の上面に半導体素子62を水平に保持するための
パッドとして突起８を付加している。この突起８を設け
たことにより、同図（ｃ）に示すように、カンチレバー
状の縦長の半導体素子62を水平かつ安定に保持すること
ができるほか、接着剤５の厚みが均一化され、半導体素
子62の表面への接着剤５の回り込みを防止できる。その
他の作用は前述の実施例と同様である。
平面図、同図（ｂ）は断面図、同図（ｃ）は半導体素子
を実装した状態を示す図である。図示の通り、この実施
例では上記の第３実施例のものと異なり、ボンディング
パッド１の上面に半導体素子62を水平に保持するための
パッドとして突起８を付加している。この突起８を設け
たことにより、同図（ｃ）に示すように、カンチレバー
状の縦長の半導体素子62を水平かつ安定に保持すること
ができるほか、接着剤５の厚みが均一化され、半導体素
子62の表面への接着剤５の回り込みを防止できる。その
他の作用は前述の実施例と同様である。
本発明においては、基板や半導体素子として各種のも
のを用い得る。
のを用い得る。
例えば、基板の材料は目的とする回路の性質に応じて
選択できるが、一般的なガラスエポキシ材は勿論、アル
ミナセラミック材等でもよい。また半導体素子とはIC製
造工程におけるダイシング直後の半導体チップと共に、
パッケージング工程を経たFPないしはCCその他の形式の
ICないしLSIをも指す。
選択できるが、一般的なガラスエポキシ材は勿論、アル
ミナセラミック材等でもよい。また半導体素子とはIC製
造工程におけるダイシング直後の半導体チップと共に、
パッケージング工程を経たFPないしはCCその他の形式の
ICないしLSIをも指す。
上記のボンディングパッドや実効的段差の形成用材料
としては、使用する半導体素子の種類に応じて、例えば
Ag系導電塗料やガラス絶縁塗料等を用いることができ
る。またダイボンディング用接着剤としては、例えばAg
ペーストや半田ペーストないし熱硬化もしくはUV硬化タ
イプの接着剤等、各種の金属系、高分子系接着剤が挙げ
られる。
としては、使用する半導体素子の種類に応じて、例えば
Ag系導電塗料やガラス絶縁塗料等を用いることができ
る。またダイボンディング用接着剤としては、例えばAg
ペーストや半田ペーストないし熱硬化もしくはUV硬化タ
イプの接着剤等、各種の金属系、高分子系接着剤が挙げ
られる。
以上、詳細に説明したように、本発明においては、ボ
ンディングパッドの周囲に半導体素子等の裏面の接着剤
層からはみ出した接着剤を滞留させる溝状部分を段差に
よって形成するので、流出した接着剤が基板上に拡がっ
て半導体素子の電極やその周辺回路に回り込むことがな
く、これらの回路をショートさせるトラブルを確実に防
止することができる。また、これにより接着剤塗布管理
に対する依存度が軽減される。
ンディングパッドの周囲に半導体素子等の裏面の接着剤
層からはみ出した接着剤を滞留させる溝状部分を段差に
よって形成するので、流出した接着剤が基板上に拡がっ
て半導体素子の電極やその周辺回路に回り込むことがな
く、これらの回路をショートさせるトラブルを確実に防
止することができる。また、これにより接着剤塗布管理
に対する依存度が軽減される。
また、本発明によれば、ボンディングパッドと同材質
の材料で、１回の厚膜印刷により、断面凸形状の段差を
形成するようにしたので、ダイボンディング方法の製造
工程を少くとも一つ削減することができ、生産性を向上
させることができるようになる。
の材料で、１回の厚膜印刷により、断面凸形状の段差を
形成するようにしたので、ダイボンディング方法の製造
工程を少くとも一つ削減することができ、生産性を向上
させることができるようになる。
第１図は本発明の第１実施例の工程を示す基板部分の構
造説明図、第２図ないし第５図はそれぞれ本発明の第２
ないし第５実施例の工程を示す基板部分の構造説明図で
ある。 １……ボンディングパッド、２……壁、４……Ｖ溝、５
……接着剤、61,62……半導体素子、８……突起、10…
…基板。
造説明図、第２図ないし第５図はそれぞれ本発明の第２
ないし第５実施例の工程を示す基板部分の構造説明図で
ある。 １……ボンディングパッド、２……壁、４……Ｖ溝、５
……接着剤、61,62……半導体素子、８……突起、10…
…基板。
Claims (2)
- 【請求項１】基板上にボンディングパッドを形成し、そ
の上に半導体素子を接合するダイボンディング方法にお
いて、 前記ボンディングパッドの周囲に、該ボンディングパッ
ドを実効的に囲む断面凸形状の段差を、該ボンディング
パッドと同材質の材料で、１回の厚膜印刷により形成す
るようにしたことを特徴とするダイボンディング方法。 - 【請求項２】前記ボンディングパッド面の一部を前記段
差の高さと等しい高さに突出させ、半導体素子をその突
出面と前記段差の上面とに差し渡してボンディングする
ことを特徴とする請求項１記載のダイボンディング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195779A JP2772828B2 (ja) | 1989-07-28 | 1989-07-28 | ダイボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195779A JP2772828B2 (ja) | 1989-07-28 | 1989-07-28 | ダイボンディング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360133A JPH0360133A (ja) | 1991-03-15 |
| JP2772828B2 true JP2772828B2 (ja) | 1998-07-09 |
Family
ID=16346827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195779A Expired - Lifetime JP2772828B2 (ja) | 1989-07-28 | 1989-07-28 | ダイボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772828B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3247533B2 (ja) * | 1994-02-04 | 2002-01-15 | 本田技研工業株式会社 | 半導体ガスレートセンサの製造方法 |
| KR100373117B1 (ko) * | 2000-05-25 | 2003-02-25 | 현대자동차주식회사 | 자동차의 라디에이터 그릴 결합구조 |
| DE10213609B4 (de) | 2002-03-27 | 2006-02-09 | Infineon Technologies Ag | Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial |
| JP2004119944A (ja) * | 2002-09-30 | 2004-04-15 | Toyota Industries Corp | 半導体モジュールおよび実装基板 |
| JP4832015B2 (ja) * | 2005-07-11 | 2011-12-07 | 参天製薬株式会社 | オキシグルタチオン含有水溶液 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918648A (ja) * | 1982-07-21 | 1984-01-31 | Mitsubishi Electric Corp | 混成集積回路装置の製造方法 |
| JPS63181437A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | プリント基板 |
-
1989
- 1989-07-28 JP JP1195779A patent/JP2772828B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0360133A (ja) | 1991-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| US7960816B2 (en) | Semiconductor package with passive device integration | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| US5388029A (en) | Semiconductor chip carrier capable of stably mounting a semiconductor chip | |
| JPH06224334A (ja) | マルチチップモジュール | |
| JPH0519310B2 (ja) | ||
| JP2772828B2 (ja) | ダイボンディング方法 | |
| GB2026234A (en) | Circuit element package having lead patterns | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| US20020182774A1 (en) | Die-attach method and assemblies using film and epoxy bonds | |
| JPS63143A (ja) | リ−ドレス部品 | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| KR20020045747A (ko) | 메모리 모듈의 제조방법 및 장치 | |
| JP2812313B2 (ja) | 半導体装置 | |
| KR102480261B1 (ko) | 반도체 패키지용 메탈 바 및 그 제조방법 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
| EP0711104A1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
| JPH08306715A (ja) | 半導体チップのダイボンディング用導電性ペーストの塗布方法及びその装置 | |
| JP3157249B2 (ja) | 半導体装置実装体及び実装方法 | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| JP2641405B2 (ja) | 電子部品の実装装置及び実装方法 |