DE10213609B4 - Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial - Google Patents

Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial Download PDF

Info

Publication number
DE10213609B4
DE10213609B4 DE10213609A DE10213609A DE10213609B4 DE 10213609 B4 DE10213609 B4 DE 10213609B4 DE 10213609 A DE10213609 A DE 10213609A DE 10213609 A DE10213609 A DE 10213609A DE 10213609 B4 DE10213609 B4 DE 10213609B4
Authority
DE
Germany
Prior art keywords
edge strip
contacting surface
contacting
contact
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10213609A
Other languages
English (en)
Other versions
DE10213609A1 (de
Inventor
Detlef Nagel
Reinhart Buhr
Hanns-Georg Ochsenkühn
Jens Paul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10213609A priority Critical patent/DE10213609B4/de
Priority to US10/401,187 priority patent/US6791349B2/en
Publication of DE10213609A1 publication Critical patent/DE10213609A1/de
Application granted granted Critical
Publication of DE10213609B4 publication Critical patent/DE10213609B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

Elektrisches Bauelement, insbesondere integrierte Halbleiterschaltung (2), mit wenigstens einer Kontaktierungsfläche (3) aus elektrisch leitfähigem Material zum Aufsetzen eines Kontaktierungselements (14) und einem elektrisch leitenden Randstreifen (4, 24, 34) im Bereich der Kontaktierungsfläche (3), der von der Kontaktfläche (3) elektrisch isoliert ist, dadurch gekennzeichnet, dass die Kontaktierungsfläche (3) zum Aufsetzen einer Testnadel für Funktionstests und/oder zur Befestigung eines Verbindungsdrahtes ausgebildet ist und der Randstreifen (4, 24, 34) einen Anschluss (13b) an eine Auswertelogik (16) zum Nachweis eines elektrischen Kurzschlusses aufweist.

Description

  • Die Erfindung betrifft ein elektrisches Bauelement, insbesondere eine integrierte Halbleiterschaltung mit einer Kontaktierungsfläche und ein Verfahren zum Ausbilden einer Kontaktierungsfläche.
  • Halbleiterbauelemente enthalten in der Regel auf einem Halbleitermaterial wie Silicium oder binären, ternären oder quaternären Verbindungshalbleitern durch Oberflächen-Strukturierung hergestellte integrierte Schaltungen und Kontaktanordnungen. Das Halbleitermaterial wird in Form von dünnen Scheiben (Wafer) bereitgestellt. Dabei ermöglicht es die immer weiter voranschreitende Miniaturisierung, bei der derzeitig Strukturbreiten von weniger als einem Mikrometer (Sub-μm-Bereich) realisiert werden, die Herstellung von einer Vielzahl von integrierten Schaltungen auf einem Wafer.
  • Nach Abschluss des Herstellungsprozesses der integrierten Schaltungen werden die Wafer in einzelne integrierte Schaltungen und/oder Gruppen davon getrennt. Diese werden dann in elektrisch isolierende Gehäuse eingebracht und sind über Außenkontakte, die an den Gehäusen vorgesehen sind, elektrisch ansteuerbar.
  • Bei Halbleiterbauelementen werden in der Regel bereits während des Herstellungsprozesses Funktionalitätstests nach einzelnen und/oder einer bestimmten Zahl von Herstellungsschritten durchgeführt. Testuntersuchungen werden dabei insbesondere nach aufwändigen Prozessschritten oder auch nach solchen Prozessschritten unternommen, die sich in der Vergangenheit als sehr fehleranfällig erwiesen haben.
  • Bei den üblichen Funktionalitätstests einzelner Strukturelemente oder auch einzelner aufgebrachter Schichten, wie etwa von Dotierschichten, Metallisierungsschichten oder auch isolierenden Oxidschichten, werden in der Regel elektrische Größen wie etwa Spannung oder Strom gemessen. Weiterhin werden während des Herstellungsprozesses oft auch unfassende Tests zur Überprüfung der Funktionalität der gesamten Schaltung ausgeführt. So können dabei z.B. zu Testzwecken einzelne Speicherzellen des Chips angesteuert und getestet werden.
  • Im Testbetrieb werden auf dem Halbleiterchip im Allgemeinen auf Kontaktierungsflächen (pads) Kontaktstifte etwa in Form von Testnadeln aufgesetzt. Diese Testnadeln sind mit äußeren Kontroll- oder Steuergeräten verbunden, mit welchen die von der integrierten Schaltung in dem jeweiligen Herstellungszustand zu fordernden Strom-Spannungs-Abhängigkeiten oder auch Kapazitäten einzelner Bauteile, wie etwa Transistoren, oder Kondensatoren überprüft werden.
  • Aufgrund der Komplexität der Schaltungsanordnungen werden dazu nicht einzelne Kontaktstifte bzw. Testnadeln benutzt, sondern es wird eine in Form eines Testboards ausgeführte Mehrfachnadelkarte verwendet. Bei dieser Nadelkarte sind die Abstände der Nadeln gemäß den Abständen der zu kontaktierenden Kontaktierungsflächen der integrierten Schaltung gewählt.
  • Sowohl die Vielzahl der zu den Testzwecken zu kontaktierenden Kontaktierungsflächen als auch vielmehr deren geringe Größe erfordern eine hohe Präzisionsgenauigkeit beim Aufsetzen der Testnadeln einer Mehrfachnadelkarte auf die Oberfläche des Halbleitermaterials. Daher kann es vorkommen, dass zur Ausführung eines Funktionalitätstests das Aufsetzen der Testnadeln erst nach mehreren Anläufen gelingt, um die Positionierungsgenauigkeit gewährleisten zu können, was sehr zeitaufwändig ist. Außerdem kann es beim Aufsetzen der Testnadeln auf den Kontaktierungsflächen zu einer geringfügigen Verformung der Nadelspitzen kommen. Dies kann einerseits dazu füh ren, dass der gewünschte Kontakt von Testnadel und Kontaktierungsfläche nicht besteht, und andererseits die verformte Nadel nicht wieder zu weiteren Funktionalitätstests eingesetzt werden kann, sondern vielmehr ausgetauscht werden muss.
  • Darüber hinaus kann beim Aufsetzen eine Testnadelspitze über den Rand der Kontaktierungsfläche hinaus rutschen und diese benachbarten Schichten auf der Halbleiteroberfläche zerstören. So kann eine Nadel etwa eine elektrisch isolierende Oxidschicht zerstören und dadurch möglicherweise einen unerwünschten elektrischen Kontakt herstellen. Auch ist es möglich, dass durch eine nicht korrekt auf einer Kontaktierungsfläche abgesetzte Nadelspitze eine Passivierungsschicht oder sonstige Schicht wie etwa eine isolierende Lackschicht verletzt wird. Dabei kann es neben der direkt auftretenden Beeinträchtigung der elektrischen Eigenschaften auch zu Spätfolgen kommen. So kann etwa in einem durch die Nadel verursachten Riss in einer Isolierschicht Feuchtigkeit in die integrierte Schaltung eindringen und dazu führen, dass die integrierte Schaltung nicht mehr den Erfordernissen entsprechend arbeitet.
  • Zum Nachweis derartiger unerwünschter Schädigungen sind bisher lichtoptische Untersuchungen durchgeführt worden. Verletzungen des Randes von Kontaktierungsfläche, sogenannte Padrand-Verletzungen, werden mit solchen lichtoptischen Untersuchungen erst am Ende des Herstellungsprozesses erkannt, was dazu führt, dass beim Feststellen einer Schädigung der gesamte Wafer verworfen werden muss. Insbesondere ist es mit den herkömmlichen lichtoptischen Untersuchungen nicht möglich präventiv Nadelverformungen oder nicht zentrisches Kontaktieren zu erkennen, bevor diese zu einer Schädigung der Oberfläche führen.
  • Aus der JP 09-107011 A ist ein Justierkontaktpad bekannt, bei dem eine zentrale Kontaktfläche von einem segmentierten leitenden Randstreifen umgeben ist, wobei alle Teile des Kon taktpads auf einen unterschiedlichen Widerstand gegen Erde gesetzt sind. Mit Hilfe einer Strommessung lässt sich dann ermitteln, auf welchen der Teile des Kontaktpads eine Justiersonde aufsitzt.
    •
  • Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Bauelement mit einer Kontaktierungsfläche bereitzustellen, auf dem sich ohne weitere zusätzliche Analysegeräte eine bei einem Funktionalitätstest aufgetretene Fehljustierungen bzw. Verformungen von Kontaktierungselementen einfach und unmittelbar erkennen lassen.
  • Diese Aufgabe wird mit einem elektrischen Bauelement nach Anspruch 1 und einem Verfahren nach Anspruch 7 gelöst. Bevorzugten Ausführungsformen sind in den abhängigen Ansprüche angegeben.
  • Auf dem erfindungsgemäßen elektrischen Bauelement sind eine oder mehrere Kontaktierungsflächen aus elektrisch leitfähigem Material vorgesehen, die zum Aufsetzen von Kontaktierungselementen dienen. Gemäß der Erfindung weisen die Kontaktierungsflächen jeweils einen elektrisch leitenden Randstreifen auf, der von den Kontaktflächen elektrisch isoliert ist. Vorteilhaft hierbei ist es, dass über einen elektrischen Kontakt des Randstreifens und der Kontaktierungsfläche eine Fehljustierung bzw. Verformung von Kontaktierungselementen angezeigt wird.
  • Im Rahmen der Erfindung wird als elektrisches Bauelement vor allem ein Halbleiterelement verstanden, auf dem durch Strukturierungsprozesse integrierte Schaltungen, wie beispielsweise dynamische Schreib/Lese-Speicher einschließlich entsprechender Deck- und/oder Isolierschichten sowie entsprechender Kontaktbahnen und Anschlussverbindungen vorgesehen sind. Das Halbleiterbauelement weist dazu in der Regel einen mehrlagigen Aufbau aus Schichten verschiedener Materialien auf. Er findungsgemäß können daher die Kontaktierungsfläche und der Randstreifen als letzte Metallisierungslage aufgebracht sein.
  • Die Erfindung bringt den Vorteil mit sich, dass mittels einer quasi interaktiven Korrektur Fehljustierungen bzw. Verformungen von Kontaktierungselementen vor einer Schädigung einer Kontaktierungsfläche ermittelt lassen. Gleichzeitig ergibt sich als weiterer Vorteil eine Verhinderung von Sekundärschäden, welche dadurch entstehen, dass eine Schädigung nicht zu einem frühen oder frühest möglichen Zeitpunkt erkannt worden ist.
  • Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Halbleiterbauelements befindet sich zwischen der Kontaktierungsfläche und dem Randstreifen ein Graben, um die Kontaktfläche und den Randstreifen elektrisch zu isolieren. Diese Ausgestaltung sorgt für eine einfache und damit kostengünstige Herstellung.
  • Bevorzugt weist der Randstreifen einen Anschluss für eine Auswertelogik zum Nachweis eines elektrischen Kurzschlusses auf. Mit Vorteil kann hierbei ein Kurzschluss durch ein Aufsetzen einer Testnadel sowohl auf dem Kontaktstreifen als auch auf der Kontaktierungsfläche nachgewiesen werden. Über die Auswertelogik können geeignete Maßnahmen zu einer erneuten Positionierung der Testnadel unmittelbar eingeleitet werden.
  • Umgibt der Randstreifen die Kontaktierungsfläche dabei umlaufend mit gleichem Abstand, so können derartige Fehlpositionierungen entlang des gesamten Umfangs der Kontaktierungsfläche ermittelt werden.
  • Eine bevorzugte Segmentierung des Randstreifens hat weiter den Vorteil, dass über die Lage eines Kurzschlusses die Position einer Fehljustierung eines Kontaktierungselementes genau bestimmt und auch deshalb exakt korrigiert werden kann.
  • Erfindungsgemäß kann die Kontaktierungsfläche auch Teil einer Teststruktur sein. Vorzugsweise kann die Teststruktur auch in der Halbleitervorrichtung integriert sein (on chip). Auch ist es im Rahmen der Erfindung denkbar, die Auswertelogik in der Halbleitervorrichtung zumindest weitestgehend zu integrieren.
  • In einer besonders bevorzugten Ausführungsform ist das Kontaktierungselement eine Testnadel und/oder ein Verbindungs draht. Die Testnadel kann dann zu einem Funktionalitätstest auf der Kontaktfläche aufgesetzt werden. Die Kontaktfläche kann aber auch dazu ausgebildet sein, dass ein etwa als Bonddraht ausgeführter Verbindungsdraht mit ihr verbunden wird. Hierdurch kann mit der erfindungsgemäßen Kontaktanordnung die Qualität der Bondverbindungen etwa mittels der Auswertelogik überprüft werden.
  • Bei dem erfindungsgemäßen Verfahren zum Ausbilden eines Kontaktes aus elektrisch leitendem Material auf einem mit wenigstens einer integrierten Schaltung versehenen Halbleitermaterial wird der Kontakt so erzeugt, dass er zum Aufsetzen eines Kontaktierungselementes geeignet ist. Der Kontakt wird als zweiteiliger Kontakt mit einer Kontaktierungsfläche und einem angrenzenden Randstreifen jeweils aus elektrisch leitendem Material so auf dem Halbleitermaterial aufgebracht, dass die beiden Kontaktabschnitte elektrisch voneinander isoliert sind. Bevorzugt wird der Randstreifen den inneren Kontaktabschnitt umgebend aufgebracht. Das führt zu einem Vorteil durch eine Anpassung der zum Aufbringen notwendigen Masken oder Maskenstrukturen.
  • Besonders bevorzugt wird zwischen der Kontaktierungsfläche und dem Randstreifen in eine die beiden Kontaktabschnitte tragende Schicht ein Graben eingebracht. Der Vorteil des erfindungsgemäßen Verfahrens liegt darin, dass die beiden Kontaktabschnitte dann einfach in einem Prozessschritt etwa durch Abscheidung oder Bedampfung aufgebracht werden können.
    •
  • Die Erfindung wird nachfolgend anhand einer Ausführungsform im Zusammenhang mit den beiliegenden Zeichnungen näher erläutert. Dabei zeigen:
  • 1 eine Draufsicht auf eine erfindungsgemäße Ausführungsform einer Kontaktierungsfläche mit einem Randstreifen, die durch das Aufsetzen einer Testnadel geschädigt worden ist, in extremer Vergrößerung; und
  • 2 einen Schnitt durch eine erfindungsgemäße Halbleitervorrichtung im Bereich einer Kontaktierungsfläche in vereinfachter Darstellung.
  • Ein in der 1 im Ausschnitt gezeigtes Halbleiterbauelement 1 in Form eines aus einem Halbleitermaterial gebildeten Wafers, auf welchem integrierte Schaltung gebildet worden sind, weist neben elektronischen Elementen 2 der integrierten Schaltungen eine Kontaktierungsfläche 3 auf. Die in Aufsicht gezeigte Kontaktierungsfläche 3 ist aus einem Metall, vorzugsweise Aluminium, gebildet. Die von der strukturierten Seite des Wafers gezeigte Kontaktierungsfläche dient nach Fertigstellung der integrierten Schaltungen und Verpackung der Schaltung in einem Gehäuse mit zusätzlichen Verbindungen als Außenkontakt.
  • Dazu werden in der Regel Drahtverbindungen in Form von Bondverbindungen von einzelnen integrierten Schaltungen oder Gruppen von integrierten Schaltungen zur Kontaktierungsfläche 3 gebildet. Die Drähte der Bondverbindungen werden im Zentrum der Kontaktierungsfläche 3 aufgesetzt und befestigt. Nach 1 ist die vorzugsweise quadratisch ausgeführte Kontaktierungsfläche 3 von einem aus einem elektrisch leitfähigen Material, vorzugsweise Metall gebildeten, geschlossenen Randstreifen 4 elektrisch isoliert umgeben. Zwischen dem Randstreifen 4 und der Kontaktierungsfläche 3 befindet sich gemäß 2 ein elektrisch isolierender Graben 5, vorzugsweise gleichmäßiger Breite.
  • Nach 2 weist die Kontaktierungsfläche 3 vorzugsweise zwei durch Stege 6 leitend miteinander verbundene Metallisierungsschichten 7, 8 auf. Dabei befindet sich zwischen den Stegen 6 und den Schichten 7, 8 isolierendes Material 9, welches vorzugsweise als Oxid ausgeführt ist. Auf einer Unter seite 8a der unteren Schicht 8 sind aus Halbleitermaterial gebildete Anschlussstege 10 vorzugsweise rechtwinklig weggeführt. Zwischen den Anschlussstegen 10 befinden sich aus einem dielektrischen Material gebildete Stege 11.
  • Die Kontaktierungsfläche 3 ist nach 2 von dem Randstreifen 4 durch den sich ins Innere des Halbleitermaterials von der Oberfläche ausgehend Graben 5 getrennt, der sich vorzugsweise nach unten verjüngt. Auf einer einer freien Oberfläche 4a des Randstreifens gegenüberliegenden Seite ist ein vorzugsweise konischer Verbindungssteg 12 etwa rechtwinklig weggeführt. Der Verbindungssteg 12 verbindet den Randstreifen 4 mit einer in etwa parallel zum Randstreifen geführten Leitungsschicht 13. Vorzugsweise sind der Randstreifen 4, der Verbindungssteg 12 und die Leitungsschicht 13 aus demselben Material hergestellt worden. Zur Passivierung schließt sich an den Randstreifen 4 vorzugsweise eine Imid-Schicht 17 an.
  • Zu einem Test auf Funktionalität der fertigen integrierten Schaltung als auch ihrer Zwischenstufen wird, wie in der 2 einfach stilisiert dargestellt, eine Nadel 14 einer Nadelkarte mit ihrer Spitze auf die Kontaktierungsoberfläche 3 gesetzt. Über die Nadelkarte werden mit daran verbundener Auswerteelektronik elektrische Größen wie Strom, Spannung und/oder Kapazität gemessen, um Informationen über die ordnungsgemäße Wirkungsweise der teilweise oder vollständig hergestellten integrierten Schaltung zu erhalten.
  • In Folge einer Dejustierung der Nadelkarte und/oder eines falschen Aufsetzens der Nadelspitze kann es dazu kommen, dass die Nadelspitze nicht in der Mitte der Kontaktierungsfläche aufgesetzt wird. Beim Aufsetzen gleitet, wie in 1 gezeigt, die Nadelspitze streifend über die Kontaktierungsfläche. Dabei kann die Nadelspitze Material aus der Kontaktierungsfläche herauskratzen und dieses am Ende der Streifspur, dem sogenannten scratch ablagern. Eine solche, durch ein streifendes Aufsetzen einer Nadelspitze erfolgte Ablagerung von Material ist in 1 durch das Bezugszeichen 15 dargestellt.
  • Nach 1 ist das Material über die Kontaktierungsfläche 3 hinaus auch, den Graben 5 überbrückend, auf dem Randstreifen 4 abgelagert worden. Dadurch sind der Randstreifen 4 und die Kontaktierungsfläche 3 elektrisch leitend verbunden. Gemäß der Erfindung kann eine solche elektrische, kurzschlussartige Verbindung der Kontaktierungsfläche 3 und des Randstreifens 4 über eine Auswertelogik 16, welche wie in der 2 einfach dargestellt mit der Leitungsschicht 13 über deren Anschluss 13b und mit der Kontaktierungsfläche 3 über die Metallisierungsschicht 8 elektrisch leitend verbunden ist, festgestellt werden. Wird nun durch die Auswertelogik, welche als einfache Schaltung oder auch computergesteuert ausgelegt und sowohl im Halbleiterbauelement 1 selbst oder extern angeordnet sein kann, ein solcher Kurzschluss detektiert, wird dem Prozessingenieur angezeigt, dass ein Fehler beim Aufsetzen der Nadel oder der Nadelkarte aufgetreten ist.
  • Es kann nun neben zusätzlichen weiteren elektrischen Untersuchungen etwa mittels der Auswertelogik 16 auch eine optische Inspektion vorgenommen werden, um festzustellen, wodurch der Kurzschluss verursacht worden ist. Dabei wird erfindungsgemäß insbesondere darauf Wert zu legen sein, ob der Kurzschluss von einer beseitigbaren Kurzschluss-erzeugenden Verbindung verursacht worden ist oder ob darüber hinaus eine irreparable Schädigung der Kontaktierungsfläche 3d.h. eine sogenannte Padrandverletzung vorliegt.
  • Sofern, wie in der 1 dargestellt, das übertragene Material nicht über den Randstreifen 4 hinaus, etwa in weitere diesen Randstreifen umgebende Teile bzw. Teilschichten der Halbleitervorrichtung übertragen worden ist und dabei z.B. die Passivierungsschicht 17 beschädigt wurde, ist davon auszugehen, dass die Halbleitervorrichtung in ihrer Funktions weise bzw. Zuverlässigkeit nicht wesentlich beeinträchtigt worden ist.
  • Weiterhin kann erfindungsgemäß bereits ein falsches Aufsetzen der Nadelspitze etwa am Rande der Kontaktierungsfläche 3 festgestellt werden. Wie in 2 bei Buchstabe (b) vereinfachend durch eine aufgesetzte Nadel 14 dargestellt, kann eine elektrisch leitende Verbindung zwischen der Kontaktierungsfläche 3 und dem Randstreifen 4 durch ein verbindendes Aufsetzen der Nadel sowohl auf der Kontaktierungsfläche 3 als auch auf dem Randstreifen 4 erzeugt werden. Über die Auswertelogik 16 kann in diesem Fall ebenfalls ein Kurzschluss detektiert werden. Erfindungsgemäß wird nun sofort auf die Steuerung der Nadelkarte bzw. fernerhin der Nadeln und Nadelspitzen zugegriffen. Zunächst wird die Nadelkarte von dem Halbleitermaterial abgehoben, um erneut eine bessere Positionierung zu erreichen.
  • Wird nach dem Abheben der Nadelkarte von der Kontaktierungsfläche 3 bzw. dem Randstreifen 4 die Auswertelogik 16 festgestellt, dass kein elektrischer Kurzschluss zwischen dem Randstreifen 4 und Kontaktierungsfläche 3 mehr vorliegt, so wird durch eine in der Regel über einen Prozessrechner ausgeführte Positionsbestimmung die Nadel 14 in Richtung auf die Mitte der Kontaktierungsfläche 3 hin bewegt und erneut versucht, auf der Kontaktierungsfläche 3 abzusetzen. Sofern bei einem neuen Absetzen der Nadel auf der Kontaktierungsfläche durch die Auswertelogik 16 ein elektrischer Kurzschluss nicht detektiert wird, muss davon ausgegangen werden, dass die Nadelposition ordnungsgemäß ist, wie in 2 bei Position (a) dargestellt. Es kann dann mit dem Funktionalitätstest in der zuletzt erzeugten Einheit der integrierten Schaltung begonnen werden.
  • Die Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt, das in vielfacher Art und Weise abgewandelt sein kann. So kann etwa die Funktionsweise der Auswertelogik 16 auf das gleichzeitige Absetzen einer hohen Zahl von Nadeln 14 auf einer ebensolchen Vielzahl von Kontaktierungsflächen 3 abgestimmt sein. Dabei kann durch eine logische Auswertung detektiert werden, ob ein elektrischer Kurzschluss nur an einer Kontaktierungsfläche 3 oder an mehreren Kontaktierungsflächen 3 vorliegt. Entsprechend kann die Nadelkarte insgesamt abgehoben werden. Es ist aber auch eine Korrektur der Position etwa einer, einen Kurzschluss verursachenden Nadel 14, (b) allein denkbar.
  • Auch ist es möglich, über Positionsangaben der einzelnen Kontaktierungsflächen 3 diese mit einem Relevanzfaktor hinsichtlich der Überprüfungsfunktionalität der integrierten Schaltung zu versehen. Wird nach einem Aufsetzen einer Nadelkarte durch die Auswertelogik 16 ein Kurzschluss auf einer bezüglich des Tests der integrierten Schaltung hochrelevanten Kontaktierungsfläche festgestellt, so muss in jedem Fall eine erneute Positionierung der Nadelkarte vorgenommen werden. Wird dagegen durch die Auswertelogik 16 ein Kontakt zwischen einer Kontaktierungsfläche 3 und einem diese umgebenden Randstreifen 4 festgestellt, und handelt es sich dabei um eine Kontaktierungsfläche, die hinsichtlich der Funktionalitätstestung der integrierten Schaltung nicht sehr relevant ist, so kann mit dem weiteren Funktionalitätstest fortgefahren werden. Es braucht dann in diesem Falle eine erneute Positionierung der Nadelkarte nicht durchgeführt zu werden. Ferner ist in diesem Fall eine erneute Überprüfung der mit einem Kurzschluss gemeldeten Kontaktierungsfläche 3 in einem der weiteren folgenden Funktionalitätstests denkbar.
  • Es versteht sich, dass im Rahmen der Erfindung eine Trennung zwischen der Kontaktierungsfläche 3 und dem diese umgebenden Randstreifen 4 auch anders als durch den in den Figuren dargestellten Graben ausgeführt sein kann. So ist es beispielsweise denkbar, dass zwischen der Kontaktierungsfläche 3 und dem Randstreifen 4 ein elektrisch isolierendes Material aufgetragen wird, etwa ein Fotolack und/oder eine natürlich auf einer Halbleiteroberfläche wachsende Oxidschicht. Entscheidend für die Erfindung ist dabei, dass zwar ein Aufsetzen einer Nadel aus elektrisch leitendem Material sowohl auf der Kontaktierungsfläche als auch auf dem Randstreifen ein elektrisches Stromflusssignal zwischen beiden erzeugen kann.
  • Der Randstreifen 4 muss dabei die Kontaktierungsfläche auch nicht vollständig umgeben. Er kann z.B. dann, wenn die Testnadel immer nur in eine Richtung über die Kontaktierungsfläche hinaus bewegt werden kann, nur in dem entsprechenden Randabschnitt ausgeführt sein. Weiterhin kann der umgebende Randstreifen auch segmentiert sein. Eine Segmentierung des Randstreifens hat den Vorteil, dass über die Lage eines Kurzschlusses die Position einer Fehljustierung eines Kontaktierungselementes genau bestimmt und auch deshalb exakt korrigiert werden kann.
  • Der Graben 5 kann erfindungsgemäß durch unterschiedliche Methoden der Prozesstechnologie in der Halbleitertechnik erzeugt werden. Unter den entsprechenden Anforderungen an die Breite und Tiefe des Grabens können unterschiedliche Methoden des Abtrags, wie etwa reaktives Ionenätzen, nasschemische Ätzverfahren oder sonstige in der Fotolithografie oder Röntgenlithografie übliche Abtragverfahren gewählt werden.
  • Auch ist die Erfindung nicht auf den Nachweis eines fehlerhaften Aufsetzens einer Nadel einer konventionellen Nadelkarte wie etwa einer sogenannten cantilever-card beschränkt. Vielmehr ist unter Anpassung auf sich ändernde Größenverhältnisse auch ein Nachweis des fehlerhaften Aufsetzens einer weiterentwickelten, etwa lithografisch hergestellten Kon trollkarte (probe card) mit der vorliegenden Erfindung machbar.
  • Schließlich und endlich versteht sich, dass die einzelnen Merkmale der Erfindung auch in anderen als den dargestellten und beschriebenen Kombination verwendet werden können.
    • 1
    Halbleitervorrichtung
    2
    elektronische Elemente
    3
    Kontaktierungsfläche
    4
    Randstreifen
    4a
    Oberfläche des Randstreifens
    5
    Graben
    6
    Steg
    7
    Metallisierungschicht
    8
    Metallisierungschicht
    8a
    Unterseite der Metallisierungschicht
    9
    dielektrisches Material
    10
    Anschlusssteg aus Halbleitermaterial
    11
    Steg aus dielektrischem Material
    12
    Verbindungssteg
    13
    Leitungsschicht
    13b
    Anschluss für Auswertelogik
    14
    Nadelspitze
    15
    Materialablagerung auf der Kontaktierungsfläche
    16
    Auswertelogik
    17
    Passivierungsschicht
    24a, b, c, d
    Randstreifen
    34
    Randstreifen
    (a)
    Positionen einer Nadelspitze auf der Kontaktierungsfläche
    (b)
    Positionen einer Nadelspitze auf der Kontaktierungsfläche

Claims (12)

  1. Elektrisches Bauelement, insbesondere integrierte Halbleiterschaltung (2), mit wenigstens einer Kontaktierungsfläche (3) aus elektrisch leitfähigem Material zum Aufsetzen eines Kontaktierungselements (14) und einem elektrisch leitenden Randstreifen (4, 24, 34) im Bereich der Kontaktierungsfläche (3), der von der Kontaktfläche (3) elektrisch isoliert ist, dadurch gekennzeichnet, dass die Kontaktierungsfläche (3) zum Aufsetzen einer Testnadel für Funktionstests und/oder zur Befestigung eines Verbindungsdrahtes ausgebildet ist und der Randstreifen (4, 24, 34) einen Anschluss (13b) an eine Auswertelogik (16) zum Nachweis eines elektrischen Kurzschlusses aufweist.
  2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktierungsfläche (3) von dem elektrisch leitenden Randstreifen (4, 24, 34) berührungsfrei umgeben ist.
  3. Bauelement nach Anspruch 2, dadurch gekennzeichnet, der Randstreifen (24, 34) segmentiert ist.
  4. Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zwischen der Kontaktierungsfläche (3) und dem Randstreifen (4, 24, 34) ein Graben (5) vorgesehen ist.
  5. Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass sich zwischen der Kontaktierungsfläche (3) und dem Randstreifen (4, 24, 34) eine elektrisch isolierende Zwischenschicht befindet.
  6. Bauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kontaktierungsfläche (3) Teil einer Teststruktur ist.
  7. Verfahren zum Ausbilden eines Kontaktes aus elektrisch leitendem Material auf einem mit wenigstens einer elektrischen Schaltung versehenen Halbleitermaterial, wobei eine Kontaktierungsfläche (3) zum Aufsetzen eines Kontaktierungselementes (14) ausgebildet wird und im Bereich der Kontaktierungsfläche (3) ein elektrisch leitender Randstreifen (4, 24, 34) auf dem Halbleitermaterial aufgebracht wird, wobei die Kontaktfläche (3) und der Randstreifen (4, 24, 34) elektrisch gegeneinander isoliert sind, dadurch gekennzeichnet, dass die Kontaktierungsfläche (3) zum Aufsetzen einer Testnadel für Funktionstests und/oder zur Befestigung eines Verbindungsdrahtes ausgebildet wird und der Randstreifen (4, 24, 34) mit einem Anschluss (13b) an eine Auswertelogik (16) zum Nachweis eines elektrischen Kurzschlusses versehen wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der elektrisch leitende Randstreifen umlaufend um die Kontaktierungsfläche (3) ausgeführt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, der Randstreifen (24, 34) segmentiert wird.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass zwischen der Kontaktierungsfläche (3) und dem Randstreifen (4, 24, 34) ein Graben (5) ausgebildet wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass sich zwischen der Kontaktierungsfläche (3) und dem Randstreifen (4, 24, 34) eine elektrisch isolierende Zwischenschicht ausgeführt wird.
  12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass die Kontaktierungsfläche (3) und der Randstreifen (4, 24, 34) im Rahmen der Ausbildung der obersten Metallisierungsschicht (7) aufgebracht werden.
DE10213609A 2002-03-27 2002-03-27 Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial Expired - Fee Related DE10213609B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10213609A DE10213609B4 (de) 2002-03-27 2002-03-27 Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial
US10/401,187 US6791349B2 (en) 2002-03-27 2003-03-27 Electrical component with a contact and method for forming a contact on a semiconductor material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10213609A DE10213609B4 (de) 2002-03-27 2002-03-27 Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial

Publications (2)

Publication Number Publication Date
DE10213609A1 DE10213609A1 (de) 2003-10-23
DE10213609B4 true DE10213609B4 (de) 2006-02-09

Family

ID=28050883

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10213609A Expired - Fee Related DE10213609B4 (de) 2002-03-27 2002-03-27 Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial

Country Status (2)

Country Link
US (1) US6791349B2 (de)
DE (1) DE10213609B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675115A (zh) * 2002-08-16 2005-09-28 电子科学工业公司 电子组件的模块化传送带
DE10328007A1 (de) * 2003-06-21 2005-01-13 Infineon Technologies Ag Strukturiertes Halbleiterelement zur Reduzierung von Chargingeffekten
US7759955B2 (en) * 2007-12-21 2010-07-20 Infineon Technologies Ag Method and device for position detection using connection pads
IT1397222B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico.
IT1402434B1 (it) 2010-06-10 2013-09-04 St Microelectronics Srl Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati
US9570446B1 (en) * 2015-10-08 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device
KR102577263B1 (ko) * 2015-10-08 2023-09-12 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360133A (ja) * 1989-07-28 1991-03-15 Honda Motor Co Ltd ダイボンディング方法
JPH09107011A (ja) * 1995-10-11 1997-04-22 Sharp Corp 半導体装置、およびこの半導体装置の位置合わせ方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2672675A (en) * 1950-02-04 1954-03-23 Ralph E Cross Locating and clamping mechanism
US4148400A (en) * 1977-03-07 1979-04-10 The Cross Company Pallet locator and clamping assembly
US4201284A (en) * 1978-11-02 1980-05-06 Brems John Henry Pallet registry system
FR2537108B1 (fr) * 1982-12-01 1987-04-03 Dubuit Mach Dispositif de transfert pour la circulation de supports porte-objet au droit d'au moins un poste de traitement
US4674620A (en) * 1985-03-26 1987-06-23 Sanshin Shokai Co. Ltd. Method of positioning pallets and device thereof
US4793261A (en) * 1987-02-11 1988-12-27 Durr Industries, Inc. Accumulating pallet chain-dog conveyor and method of conveying pallets
KR100273317B1 (ko) * 1998-11-04 2000-12-15 김영환 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
US6551916B2 (en) * 1999-06-08 2003-04-22 Winbond Electronics Corp. Bond-pad with pad edge strengthening structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360133A (ja) * 1989-07-28 1991-03-15 Honda Motor Co Ltd ダイボンディング方法
JPH09107011A (ja) * 1995-10-11 1997-04-22 Sharp Corp 半導体装置、およびこの半導体装置の位置合わせ方法

Also Published As

Publication number Publication date
US20030184333A1 (en) 2003-10-02
DE10213609A1 (de) 2003-10-23
US6791349B2 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
DE102006043484B4 (de) Fuse-Struktur und Verfahren zum Herstellen derselben
DE3727142C2 (de) Verfahren zur Herstellung von Mikrosensoren mit integrierter Signalverarbeitung
DE69813715T2 (de) Halbleitervorrichtung mit abwechselnd kurzen und langen Kontaktflächen mit einem feinen Kontaktabstand
EP0078339B1 (de) Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf
DE102012105848A1 (de) Rissdetektionslinien-Einrichtung und Verfahren
DE19531691A1 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE10228720A1 (de) Verbesserte Impuls-Spannungsdurchbruch(VBD-)Technik zur Inline-Kontrolle der Gateoxidzuverlässigkeit
WO2016180756A1 (de) Kontaktviakette als korrosionsdetektor
DE102010002453B4 (de) Verfahren und Messystem zur Bewertung der Metallstapelintegrität in komplexen Halbleiterbauelementen durch mechanisches Verspannen von Chipkontakten
DE60202208T2 (de) Leistungskontakte zum aufschlag hoher ströme pro anschluss in siliziumtechnologie
DE19835840A1 (de) Struktur eines Halbleiter-Wafers und Herstellungsverfahren für einen Halbleiterchip
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102008053956A1 (de) Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke
DE112018003756T5 (de) Prüfung und initialisierung von klein-chips auf wafer-niveau
DE10213609B4 (de) Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102004058411B3 (de) Halbleiterwafer mit einer Teststruktur und Verfahren
EP1532682B1 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
DE102021117633A1 (de) Silizium-durchkontaktierungs(tsv)-schlüssel zur überlagerungsmessung, sowie halbleitervorrichtung und halbleiterpackage mit tsv-schlüssel
DE112021005663T5 (de) Metall-oxid-metall (mom) kondensatoren zur integrierten schaltkreisüberwachung
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter
DE10125029A1 (de) Built Off Self Test (BOST) im Kerf
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
EP2073262B1 (de) Halbleiterbauelement
DE102022102730A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee