DE69813715T2 - Halbleitervorrichtung mit abwechselnd kurzen und langen Kontaktflächen mit einem feinen Kontaktabstand - Google Patents

Halbleitervorrichtung mit abwechselnd kurzen und langen Kontaktflächen mit einem feinen Kontaktabstand Download PDF

Info

Publication number
DE69813715T2
DE69813715T2 DE69813715T DE69813715T DE69813715T2 DE 69813715 T2 DE69813715 T2 DE 69813715T2 DE 69813715 T DE69813715 T DE 69813715T DE 69813715 T DE69813715 T DE 69813715T DE 69813715 T2 DE69813715 T2 DE 69813715T2
Authority
DE
Germany
Prior art keywords
pillows
contact
openings
parts
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69813715T
Other languages
English (en)
Other versions
DE69813715D1 (de
Inventor
Kazuo Kawasaki-shi Takamori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE69813715D1 publication Critical patent/DE69813715D1/de
Application granted granted Critical
Publication of DE69813715T2 publication Critical patent/DE69813715T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Diese Erfindung bezieht sich auf eine Halbleitervorrichtung, und insbesondere auf eine Halbleitervorrichtung, die Kissen mit einem feinen Kontaktabstand aufweist, ohne das Abtasten während einer Untersuchung zu beeinträchtigen.
  • Als erstes werden drei Arten von herkömmlichen Anordnungen der Kissen nachfolgend beschrieben. Unter Bezug auf die 1 und 2 der Zeichnungen werden die Kissen 1 auf einer isolierenden Schicht 2 und die isolierende Schicht 2 auf einem Halbleitersubstrat 3 gebildet. Die Kissen 1 sind an rechteckigen Öffnungen 4 freigelegt, die in einer Passivationsschicht 5 gebildet werden, und die Passivationsschicht 5 ist mit einer Polyimid-Deck-schicht 6 bedeckt. Öffnungen werden auch in der Polyimid-Deckschicht 6 gebildet und werden mit den rechteckigen Öffnungen 4 der Passivationsschicht 5 ausgerichtet. Daher sind die Kissen 1 über der Polyimid-Deckschicht 6 sichtbar. Der in 2 gezeigte geschichtete Aufbau wird als ein Halbleiterchip bezeichnet.
  • Eine Aluminiumplatte 1a bildet einen wesentlichen Teil des Kissens 1, und die Kissen 1 werden durch leitende Streifen 7 mit einer integrierten Schaltung verbunden, die auf dem Halbleitersubstrat 3 hergestellt wird. Die Kissen 1 werden am Rand des Halbleiterchips gebildet und bilden eine einzelne Linie entlang jeder Kantenlinie des Halbleiterchips. Die Kissen 1 sind voneinander beabstandet, und der Kontaktabstand D1 der Kissen 1 beträgt z. B. 100 Mikron (Mikron = μm).
  • Die integrierte Schaltung wurde verbessert, um multifunktional zu sein. Eine verbesserte integrierte Halbleiterschaltervorrichtung hat mehr als 1000 Kissen in dem Randbereich. Wenn die integrierte Halbleiterschaltungsvorrichtung auf einem Halbleiterchip mit den Abmessungen 10 Millimeter mal 10 Millimeter hergestellt wird, muß der Hersteller 250 Kissen in einer Linie entlang jeder Kantenlinie anordnen. Die 250 Kissen 1 entlang der Kante von 10 Millimetern ergeben einen Kontaktabstand D1 von 40 Mikron. Somit ergibt ein Anstieg der Kissen 1 einen Abfall des Kontaktabstandes D1. Allerdings gibt es eine Grenze für den Kontaktabstand D1. Wenn der Kontaktabstand D1 auf 80 Mikron abgesenkt wird, werden für den Hersteller die Tests schwierig, die nach der Fertigstellung des Produktes durchgeführt werden. Ein Prüfsystem drückt eine Prüfplantine auf die Kissen 1 und führt ein Prüfmuster zu, um zu sehen ob die integrierte Schaltung fehlerhaft ist oder nicht. Die Prüfplatine hat eine große Anzahl von Sonden, und die Sonden sind ungefähr 70 Mikron dick. Wenn die Sonden dünn gemacht werden, werden sie anfällig dafür, gebogen und gebrochen zu werden. Daher beträgt der minimale Kontaktabstand ungefähr 80 Mikron.
  • Um die Kissen zu vergrößern, ist vorgeschlagen worden, die Kissen 11 auf eine versetzte Art, wie in 3 gezeigt, anzuordnen. Aluminiumplatten 11a bilden die Kissen 11, und leitende Streifen 12 werden jeweils mit den Aluminiumplatten 11a verbunden. Die Sonden werden in die durch den Pfeil AR1 angezeigte Richtung bewegt. Die Aluminiumplatten 11a sind jeweils an rechteckigen Öffnungen 13 freigelegt, die in einer Schutzschicht 14 gebildet werden. Die versetzt angeordneten Kissen 11a bilden zwei Reihen 15a/15b, und die Kissen 11a in jeder Reihe 15a/15b sind mit dem Kontaktabstand D2 angeordnet. Obwohl der Kontaktabstand D2 120 Mikron beträgt, entsprechen die beiden Reihen der Kissen mit 120 Mikron Kontaktabstand einer einzelnen Reihe von Kissen mit einem Kontaktabstand von 60 Mikron. Daher kann der Tester die integrierte Halbleiterschaltervorrichtung mit der Prüfplatine überprüfen.
  • Somit erhöhen die versetzt angeordneten Kissen 11 den Kontaktabstand D2, und der Hersteller überprüft die integrierte Halbleiterschaltungsanordnung mit der Prüfplatine. Wenn allerdings der Kontaktabstand D2 auf 60 bis 80 Mikron variiert wird, tritt eine Schwierigkeit bei der Verdrahtung auf. Die Kissen 11 werden teilweise zum Prüfen benutzt, und teilweise werden sie mit den Zuführungen eines Gehäuses über Verbindungsdrähte verbunden. Die Verbindungsdrähte werden gegen die Aluminiumplatten 11a gedrückt und verbinden die integrierte Schaltung mit Zuleitungen eines Gehäuses. Wenn die Kissen 11 den Kontaktabstand D2 verringern, werden die Verbindungsdrähte anfällig dafür, kurzge schlossen, gebrochen und von den Kissen 11 abgeblättert zu werden. Wenn die integrierte Halbleiterschaltervorrichtung Kissen 11 von 60 bis 80 Mikron Kontaktabstand erfordert, wird daher die integrierte Schaltung mit den inneren Zuleitungen durch ein automatisches Bandverbindungsverfahren verbunden.
  • Die inneren Zuleitungen werden durch Ätzen aus einer dünnen leitenden Schicht gebildet, die ein isolierendes Band bedeckt. Wenn die Kissen in einer einzelnen Reihe angeordnet sind, werden die inneren Zuleitungen einfach wiederholt, und die Ätzbedingungen werden einfach optimiert. Wenn allerdings die Kissen 11 versetzt angeordnet sind, bilden die inneren Zuleitungen ein kompliziertes Muster, und die Ätzbedingungen sind schwierig zu optimieren. Wenn daher eine integrierte Halbleiterschaltungsvorrichtung erfordert, daß der Kissenkontaktabstand gleich oder weniger als 60 Mikron ist, werden die versetzt angeordneten Kissen 11 für den Zusammenbau mit einem Gehäuse benutzt, und die einzelne Reihe von Kissen 11 wird für die Prüfplatine vorbereitet. Somit werden die Kissen in einer einzelnen Reihe oder versetzt angeordnet.
  • 4 stellt eine andere herkömmliche Kissenanordnung dar. Die herkömmliche Kissenanordnung ist ein Kompromiß der in den 1 und 3 gezeigten herkömmlichen Anordnungen. Die Kissen 31 werden mit dem Kontaktabstand D3 in der Richtung angeordnet, die senkrecht zu der Bewegungsrichtung AR2 einer Prüfplatine ist. Aluminiumplatten 31a werden jeweils mit leitenden Streifen 32 verbunden und liegen an rechteckigen Öffnungen 33a frei, die in einer Schutzschicht 33 gebildet sind. In diesem Fall sind die rechteckigen Öffnungen 33a enger als die Aluminiumplatten 31a. Die Aluminiumplatten 31a sind in der Richtung AR2 verlängert. Die Sonden werden mit den Flächen 31b in Kontakt gebracht, und die inneren Zuleitungen werden mit den Flächen 31c verbunden. Die Flächen 31b sind versetzt angeordnet, und die Flächen 31c bilden eine Reihe in der Richtung, die senkrecht zu dem Pfeil AR2 ist. Obwohl diese herkömmliche Kissenanordnung nicht üblich ist, erlaubt die herkömmliche Anordnung dem Hersteller, die Sonden auf eine versetzte Art und die inneren Zuleitungen einfach anzuordnen. Die Kompromißanordnung der Kissen erlaubt dem Hersteller, den Kontaktabstand der Kissen auf weniger als 80 Mikron zu verringern. Allerdings ist es schwierig einen Kontaktabstand des Kissens zu verwirklichen, der gleich oder weniger als 40 Mikron ist. Dies gilt aufgrund der Tatsache, daß die rechteckige Öffnungen 33a sich innerhalb des Randes der Aluminiumplatten 31a befinden. Wenn der Kontaktabstand des Kissens zusammen mit der Breite der Aluminiumplatten 31a variiert wird, wird die Breite der rechteckigen Öffnungen 33a kleiner als 40 Mikron, und die Sonden werden nicht immer mit den Aluminiumplatten 31a in Kontakt gebracht.
  • Nachfolgend werden bekannte Kissenstrukturen beschrieben. Die erste bekannte Kissenstruktur wird in der japanischen Patentschrift der ungeprüften Anmeldung Nr. 2-166744 offenbart, und die 4 und 5 zeigen die erste bekannte Kissenstruktur. Ein Halbleitersubstrat 21 wird mit einer isolierenden Schicht 22 bedeckt, und eine Aluminiumplatte 23 und ein leitender Streifen 24 werden auf der isolierenden Schicht 22 gebildet. Die isolierende Schicht 22 wird mit einer Passivationsschicht 25 bedeckt, und eine rechteckige Öffnung 25a wird in der Passivationsschicht 25 gebildet. Die rechteckige Öffnung 25a ist breiter als die Aluminiumplatte 23 und die Aluminiumplatte 23, und ein Teil des leitenden Streifens 24 liegt an der rechteckigen Öffnung 25a frei. Die Passivationsschicht 25 wird mit einer Polyimidschicht 26 bedeckt, und eine Öffnung 26a wird in der Polyimidschicht 26 auf solch eine Weise gebildet, daß sie sich mit der Öffnung 25a deckt. Die breiten Öffnungen 25a schützen die Passivationsschicht 25 vor Sprüngen, die aufgrund eines Zusammenstosses zwischen einer Sonde und der Passivationsschicht 25 auftreten. Daß die rechteckige Öffnung 25a breiter als das Aluminiumkissen 23 ist, dient dem Schutz der Passivationsschicht 25 gegen die Sonde, und die Ausrichtung zwischen der Sonde und dem Aluminiumkissen 23 wird nicht beachtet.
  • Ein anderer Kissenaufbau wird in der japanischen Patentschrift der ungeprüften Anmeldung Nr. 6-252201 offenbart, und die 7 und 8 stellen das bekannte Kissen dar. Ein Halbleitersubstrat 41 wird mit einer isolierenden Schicht 42 bedeckt, und ein unterer Aluminiumstreifen 43 wird auf der isolierenden Schicht 42 strukturiert. Der untere Aluminiumstreifen 43 liegt an einer Kontaktöffnung 44a frei, die in einer isolierenden Schicht 44 gebildet wird, und eine obere Aluminiumplatte 45 wird auf der isolierenden Schicht 44 strukturiert. Die obere Aluminiumplatte 45 gelangt durch die Kontaktöffnung 44a und wird mit dem unteren Aluminiumstreifen 43 in Kontakt gehalten. Der untere Aluminiumstreifen ist enger als das obere obere Aluminiumkissen 45 und drückt einen Teil der oberen Aluminiumplatte 45 hoch. Daher wird die obere Aluminiumplatte 45 gebogen und eine Stufe in der oberen Aluminiumplatte 45 gebildet. Eine schräge Oberfläche 45a der Stufe erhöht einen Kontaktbereich zwischen der oberen Aluminiumplatte 45 und einem Verbindungsdraht oder einer Kontaktstelle. Die obere Aluminiumplatte 45 liegt an einer rechteckigen Öffnung 46a einer Passivationsschicht 46 frei, und die rechteckige Öffnung 46a deckt sich mit einer Öffnung 47 einer Polyimidschicht 47. Somit dient der herkömmliche Aufbau einem Anstieg des Kontaktbereiches zwischen dem Verbindungsdraht/Anschluß und dem oberen Aluminiumkissen 45. Die innere Oberfläche der Polyimidschicht 47 wird gerundet, und eine Sonde würde durch die gerundete innere Oberfläche so geleitet werden, daß sie in Kontakt mit dem oberen Aluminiumkissen 45 gebracht wird.
  • Die Vorteile der Stufe gehen bei einer Ultrahöchstintegration verloren, da die isolierenden Zwischenschichtschichten vor der Abscheidung des leitenden Materials chemisch und mechanisch poliert werden. Mit anderen Worten, die flache isolierende Schicht 44 bildet nicht die Stufe 45a in dem Aluminiumkissen 45, und der Kontaktbereich wird nicht vergrößert. Die 9 und 10 zeigen die Ultrahöchstintegrations-Halbleitervorrichtung. Die isolierende Zwischenschicht 44b wird vor der Abscheidung von Aluminium chemisch und mechanisch poliert, und der untere Aluminiumstreifen 43 wird mit leitenden Steckern 48 mit der oberen Aluminiumplatte 45 verbunden. Die leitenden Stecker 48 messen 0,5 Mikron mal 0,5 Mikron. Die obere Aluminiumplatte 45 wird auf der flachen Oberfläche der isolierenden Zwischenschicht 44b strukturiert, die durch chemisches und mechanisches Polieren erzeugt wird, und eine Stufe wird in der oberen Aluminiumplatte 45 gebildet.
  • Schließlich wird unter Bezug auf die 11A und 11B ein bekannte Verfahren zum Bilden der Kissen 45 beschrieben. Zuerst wird die isolierende Zwischenschichtschicht 42 über dem Halbleitersubstrat 41 abgeschieden. Durch Sputtern wird Aluminium 0,5 Mikron dick über der isorlierenden Zwischenschichtschicht 42 abgeschieden, und eine Photolack-Ätzmaske (nicht gezeigt) wird auf der Aluminiumschicht durch photolithographische Techniken gebildet. Mit der Photolack-Ätzmaske wird die Aluminiumschicht selektiv weggeätzt und in den unteren Aluminiumstreifen 43 umgeformt.
  • Nachfolgend wird isolierendes Material 0,8 Mikron dick über die gesamte Oberfläche der resultierenden Struktur abgeschieden, und die isolierende Zwischenschichtschicht 44 erstreckt sich gleichförmig über der isolierenden Zwischenschichtschicht 42 und dem unteren Aluminiumstreifen 43. Daher wird die isolierende Zwischenschichtschicht 43 teilweise durch den unteren Aluminiumstreifen 43 angehoben. Eine Photolack-Ätzmaske (nicht gezeigt) wird auf der isolierenden Zwischenschichtschicht 44 gebildet, und die isolierende Zwischenschichtschicht 44 wird teilweise weggeätzt, um die Kontaktöffnung 44a zu bilden.
  • Mittels Sputtern wird Aluminium über der gesamten Oberfläche der resultierenden Struktur abgeschieden. Das Aluminium füllt die Kontaktöffnung 44a und wächst auf eine Aluminiumschicht von 0,7 Mikron Dicke. Die Aluminiumschicht erstreckt sich gleichförmig, und die schräge Oberfläche 45a bildet die Stufe. Eine Photolack-Ätzmaske (nicht gezeigt) wird auf der Aluminiumschicht gebildet, und die Aluminiumschicht wird durch Ätzen in die obere Aluminiumplatte 45 strukturiert. Die resultierende Struktur ist in 11A gezeigt.
  • Siliziumnitrid wird 0,3 Mikron dick über die gesamte Oberfläche der resultierenden Struktur abgeschieden und eine Polyimidschicht von 5 Mikron Dicke wird auf die Sliziumnitridschicht geschichtet. Die Siliziumnitridschicht dient als die Passivationsschicht 46, und die Passivationsschicht 46 wird mit der Polyimidschicht 47 überzogen. Eine Photolack-Ätzmaske (nicht gezeigt) wird auf der Polyimidschicht 47 gebildet, und die Polyimidschicht 47 wird teilweise mit Naßätzmitteln weggeätzt, um die Öffnung 47a zu bilden. Die Naßätzmittel runden die innere Oberfläche der Polyimidschicht 47, und die Passivationsschicht 46 wird teilweise weggeätzt, um die rechteckförmige Öffnung 46a wie in 11b gezeigt zu bilden.
  • Wie beschrieben sind drei Arten von Kissenanordnungen und drei Arten von Kissenstrukturen bekannt. Die drei Arten der Kissenanordnung sind die Einzelreihenkissenanordnung, die versetzte Kissenanordnung und der Kompromiß dazwischen, und die zwei Arten der Kissenstrukturen sind das breite flache Kissen, das an der engen Öffnung freiliegt, das enge Kissen, das in einer weiten Öffnung eingebettet ist, und das breite gestufte Kissen, das an der engen Öffnung freiliegt.
  • Obwohl der Kompromiß für die ultrahöchstintegrierte Halbleiterschaltervorrichtung am geeignetesten ist, wird die Kissenstruktur in der ersten Struktur kategorisiert, d. h., daß das breite flache Kissen an der engen Öffnung frei liegt und daß der Kissenkontaktabstand kaum auf 40 Mikron verringert wird. Da im einzelnen die Öffnung weniger als 40 Mikron breit ist wird die Sonde nicht immer im Kontakt mit der Aluminiumplatte 31a gebracht. Daher wird der Kompromiß selten für eine höchstintegrierte Halbleiterschaltervorrichtung der nächsten Generation benutzt. Die anderen Kombinationen zwischen dem Kompromiß und den übrigen Arten der Kissenstruktur sind nicht bekannt.
  • Patent Abstracts of Japan, vol. 097, no. 009 & JP-A-09129809 offenbaren eine Halbleitervorrichtung mit einer Anordnung von ersten und zweiten Kissen, die jeweils einen engen und weiten Bereich haben. Die planare Form der zweiten Kissen ist in der Ebene um 180° hinsichtlich der ersten Kissen gedreht, und die ersten und zweiten Kissen sind abwechselnd entlang einer virtuellen Linie so angeordnet, daß die engen und weiten Bereiche nebeneinander liegen.
  • Patent Abstracts of Japan, vol. 095, no. 007 & JP-A-07106384 zeigen eine Schutzschicht mit Öffnungen in einer Verbindungskissenstruktur.
  • Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung bereitzustellen, die Kissen hat, die ohne Fehlausrichtung mit einer Sonde in einem Kontaktabstand von weniger als 40 Mikrometer angeordnet sind.
  • Diese Aufgabe wird durch eine Halbleitervorrichtung nach Anspruch 1 gelöst; die übrigen Ansprüche beziehen sich auf weitere Entwicklungen der Erfindung.
  • Die Eigenschaften und Vorteile der Halbleitervorrichtung werden von der folgenden Beschreibung im Zusammenhang mit den beiliegenden Zeichnungen verständlicher, bei denen:
  • 1 eine Draufsicht ist, die die Anordnung der Kissen zeigt, wie sie in einer herkömmlichen Halbleitervorrichtung ausgeführt ist;
  • 2 eine Querschnittsansicht entlang der Linie A-A von 1 ist und den Aufbau der herkömmlichen Halbleitervorrichtung zeigt;
  • 3 eine Draufsicht ist, die die versetzte Anordnung der Kissen zeigt, die einer anderen herkömmlichen Halbleitervorrichtung ausgeführt ist;
  • 4 eine Draufsicht ist, die einen Kompromiß zwischen den in 1 und 3 gezeigten herkömmlichen Kissen zeigt;
  • 5 eine Draufsicht, die das Kissen zeigt, daß in einer anderen Halbleiterspeichervorrichtung ausgeführt ist, die in der japanischen Patentschrift der nicht geprüften Anmeldung Nr. 2-166744 offenbart wird;
  • 6 eine Querschnittsansicht entlang der Linie B-B von 5 ist und den Aufbau der herkömmlichen Halbleitervorrichtung zeigt;
  • 7 eine Draufsicht ist, die das Kissen zeigt, das in einer andern herkömmlichen Halbleitervorrichtung aufgeführt ist, die in der japanischen Patentschrift der ungeprüften Anmeldung Nr. 6-252201 offenbart ist;
  • 8 eine Querschnittsansicht entlang der Linie C-C von 7 ist und die Struktur der herkömmlichen Halbleitervorrichtung zeigt;
  • 9 eine Draufsicht ist, die ein herkömmliches Kissen zeigt, das auf der isolierenden Zwischenschichtschicht gebildet wird, die chemischen und mechanischen Polieren unterworfen wird;
  • 10 eine Querschnittsansicht entlang der Linie D-D von 9 ist und den Aufbau des herkömmlichen Kissens zeigt;
  • 11A u. 11B Querschnittsansichten sind, die das bekannte Verfahren zum Bilden der bekannten Kissen zeigen;
  • 12 eine Draufsicht ist, die die Anordnung von Kissen zeigt, die in einer Halbleitervorrichtung nach der vorliegenden Erfindung enthalten sind;
  • 13 eine Querschnittsansicht entlang der Linie E-E von 12 ist und den Aufbau der Halbleitervorrichtung zeigt;
  • 14 eine Querschnittsansicht entlang der Linie F-F von 12 ist und den Aufbau der Halbleitervorrichtung zeigt;
  • 15 eine Querschnittsansicht entlang der Linie G-G von 12 ist und den Aufbau der Halbleitervorrichtung zeigt;
  • 16 eine Draufsicht ist, die die Anordnung von Kissen zeigt, die in einer anderen Halbleitervorrichtung nach der vorliegenden Erfindung enthalten sind;
  • 17 eine Querschnittsansicht entlang der Linie H-H von 16 ist und den Aufbau der Halbleitervorrichtung zeigt;
  • 18 eine Querschnittsansicht entlang der Linie I-I von 16 ist und den Aufbau der Halbleitervorrichtung zeigt;
  • 19 eine Querschnittsansicht entlang der Linie J-J von 16 ist und den Aufbau der Halbleitervorrichtung zeigt;
  • 20A–20C Querschnittsansichten sind, die ein Verfahren zum Herstellen der in den 16–19 gezeigten Halbleiterspeichervorrichtung zeigt;
  • 21 eine Draufsicht ist, die eine Anordnung von Kissen zeigt, die in einer anderen Halbleitervorrichtung nach der vorliegenden Erfindung enthalten sind.
  • Erste Ausführungsform
  • Unter Bezug auf die 12–15 der Zeichnungen enthält eine Halbleitervorrichtung nach der vorliegenden Erfindung eine Anordnung 50 von Kissen, die entlang eines Randbereiches eines Halbleiterchips 51 angeordnet sind. Lange Kissen 50a und kurze Kissen 50b bilden die Anordnung 50. Der Halbleiterchip 51 enthält ein Halbleitersubstrat 51a und eine größere Oberfläche des Halbleitersubstrats 51a wird selektiv mit einer isolierenden Schicht 51b bedeckt. Schaltungsbauteile einer integrierten Schaltung IC werden auf der größeren Oberfläche des Halbleitersubstrats 51b hergestellt. Eine Passivationsschicht 51c wird auf die isolierende Schicht 51b geschichtet, und Öffnungen 51d/51e/51f werden in der Passivationsschicht 51c gebildet. Die Passivationsschicht 51c wird z. B. aus Siliziumnitrid gebildet. Eine Polyimidschicht 51g wird weiterhin auf die Passivationsschicht 51c geschichtet, und Öffnungen 51h werden auch in der Polyimidschicht 51g gebildet. Die Öffnungen 51h decken sich mit den Öffnungen 51d/51e/51f, und die langen/kurzen Kissen 50a/50b liegen an den Öffnungen 51d–51f/51h frei wie im Detail beschrieben wird. Die Polyimidschicht 51g hat innere Oberflächen, die die Öffnungen 51h bestimmen, und die inneren Oberflächen sind gerundet, um die Sonden 52 an die langen/kurzen Kissen 50a/50b zu leiten. Der innerste Rand der Öffnungen 51h wird mit dem Rand der verbundenen Öffnungen 51d, 51e oder 51f ausgerichtet, und die Sonden 52 gleiten über die langen/kurzen Kissen 50a/50b in eine Richtung, die durch den Pfeil AR10 angezeigt wird. Zum besseren Verständnis der Öffnungen 51d bis 51f ist die Polyimidschicht 51g von dem in 12 ge zeigten Halbleiterchip entfernt. In diesem Fall ist die isolierende Schicht 51b 1,5 Mikron dick und wird chemischem und mechanischem Polieren unterworfen. Die langen/kurzen Kissen 50a/50b sind 0,6 Mikron dick, und die Passivationsschicht 51c und die Polyimidschicht 51g sind 1 Mikron bzw. 5 Mikron dick.
  • Die langen/kurzen Kissen 50a/50b werden aus Aluminium oder einer Aluminiumlegierung. gebildet und werden mit leitenden Streifen 53 mit der integrierten Schaltung IC verbunden. Die langen Kissen 50a werden mit den kurzen Kissen 50b abgewechselt. In diesem Fall werden die kurzen Kissen 50b in einem Versatz d1 von 60 Mikron angeordnet, und die langen Kissen 50a werden auch in einem Versatz d2 von 60 Mikron angeordnet. Das lange Kissen 50a wird in eine rechteckige Struktur geformt und hat einen ersten Kontaktbereich 50c, einen zweiten Kontaktbereich 50d und einen verbindenden Bereich 50e. Das kurze Kissen 50b wird auch in eine rechteckige Struktur geformt und hat einen dritten Kontaktbereich 50f und einen vierten Kontaktbereich 50g. Obwohl in der folgenden Beschreibung die Öffnungen 50d–50f im Zusammenhang mit den langen/kurzen Kissen 50a/50b beschrieben werden, haben die Öffnungen 51h eine den Öffnungen 51d–51f ähnliche Struktur und wirken mit den verbundenen Öffnungen 51d–51f zusammen, um die Vorteile der vorliegenden Erfindung zu erreichen.
  • Der erste Kontaktbereich 50c ist in der Breite konstant und liegt an der Öffnung 51e frei, die auch konstant in der Breite ist. Der erste Kontaktbereich 50c ist breiter als die Öffnung 51e, und der Rand des ersten Kontaktbereiches 50c ist von dem Rand der Öffnung 51e zurückgezogen. Der erste Kontaktbereich 50c stellt eine erste Kontaktfläche bereit, und eine innere Zuleitung 54 oder ein Verbindungsdraht 54 wird mit dem ersten Kontaktbereich in Kontakt gehalten. Die inneren Zuleitungen/Verbindungsdrähte 54 bilden Teile eines Gehäuses. Der zweite Kontaktbereich 50d ist auch in der Breite konstant und liegt an der Öffnung 51f frei. Die Öffnung 51f ist teilweise breit und teilweise eng. Der zweite Kontaktbereich 50d ist enger als der weite Bereich der Öffnung 51f und er ist breiter als der enge Bereich der Öffnung 51f. Daher liegt der Rand des zweiten Kontaktbereiches 50b an dem weiten Bereich der Öffnung 51f frei, und er ist von dem Rand des engen Bereiches der Öffnung 51f zurückgezogen. Die Öffnung 51f ist zwischen dem engen Bereich und dem weiten Bereich eingeengt, und der zweite Kontaktbereich stellt eine zweite Kontaktfläche hauptsächlich in dem engen Bereich zur Verfügung. Die Sonde 52 wird entlang des verengten Bereiches der Öffnung 51f während der Gleitbewegung in die Richtung des Pfeiles AR10 geführt und exakt mit der zweiten Kontaktfläche in Kontakt gebracht. Der verbindende Bereich 50e ist in der Breite gleich den ersten und zweiten Kontaktbereichen 50c/50d und erstreckt sich unter die Passivationsschicht 51c, wie man besser aus 15 ersehen kann.
  • Der dritte Kontaktbereich 50f ist in der Breite gleich dem vierten Kontaktbereich 50g, und er hängt mit dem vierten Kontaktbereich 50g ohne einen verbindenden Bereich zusammen. Die Öffnung 51d ist teilweise eng und teilweise breit, und das kurze Kissen 50b ist breiter als der enge Bereich der Öffnung 51d, und es ist enger als der breite Bereich der Öffnung 51d. Daher ist der Rand des kurzen Kissens 50b von dem Rand des engen Bereichs der Öffnung 51d zurückgezogen, und er liegt an dem weiten Bereich der Öffnung 51d frei. Der dritte Kontaktbereich 50f stellt eine dritte Kontaktfläche bereit, und die innere Zuleitung/Verbindungsdraht 54 wird in Kontakt mit dem dritten Kontaktbereich gehalten. Der erste Kontaktbereich und der dritte Kontaktbereich sind zu einer ersten virtuellen Linie VT1 ausgerichtet, die senkrecht zu der durch den Pfeil AR10 angezeigten Richtung ist. Die Öffnung 51d ist zwischen dem engen Bereich und dem weiten Bereich eingeengt, und der eingeengte Bereich wird mit dem vierten Kontaktbereich 50g verbunden. Der vierte Kontaktbereich 50g befindet sich hauptsächlich in dem engen Bereich der Öffnung 51d, und der verengte Bereich leitet die Sonde 52 so, um sie mit einer vierten Kontaktfläche des vierten Kontaktbereiches 50g in Kontakt zu bringen. Die zweiten und vierten Kontaktflächen sind hinsichtlich einer zweiten virtuellen Linie VT2 versetzt angeordnet, die parallel zu der ersten virtuellen Linie VT1 ist.
  • Wenn der Hersteller die integrierte Schaltung IC testet, drückt ein Tester (nicht gezeigt) leicht die Sonden 52 gegen die zweiten/vierten Kontaktbereiche 50d/50g und führt die Sonden 52 einfach in die weiten Bereiche der Öffnungen 51d/51f ein. Mit anderen Worten werden die dicken Sonden 52 mit den zweiten/vierten Kontaktbereichen 50d/50g über die weiten Bereiche der Öffnungen 51f/51d in Kontakt gebracht, obwohl die Sonden dick sind.
  • Nachfolgend bewegt der Tester die Sonden 52 in die durch den Pfeil AR10 angezeigte Richtung und erhöht den Druck gegen die zweiten vierten Kontaktbereiche 50d/50g. Die verengten Bereiche leiten die Sonden 52 zu den zweiten/vierten Kontaktbereichen. Selbst wenn die Sonden 52 über die zweiten/vierten Kontaktbereiche laufen, stoppen die Passivations-/Polyimidschicht 51c/51g über den leitenden Streifenden Verbindungbereichen 53/50e die Sonden, und die Sonden 52 erreichen jeweils sicher die zweiten/vierten Kontaktflächen. Wie nachfolgend beschrieben, sind die Polyimidschicht 51g und die Passivationsschicht 51c 5 Mikron bzw. 1 Mikron dick. Die Sonde 52 hat einen Kontaktbereich von der Größe einiger zehn Mikron Dicke. Daher dienen die Polyimid-/Passivationsschicht 51g/51c als die Führung für die Sonden 52. Somit werden alle Sonden 52 exakt mit den zweiten/vierten Kontaktflächen in Kontakt gehalten, und Prüfmuster werden über die Sonden 52 an die integrierte Schaltung IC sicher zugeführt. Mit den Prüfmustern überprüft der Tester die integriete Schaltung IC über die Sonden 52, um zu sehen, ob oder ob nicht ein fehlerhafter Bauteil in die integrierte Schaltung IC eingefügt ist, und die Diagnose ist zuverlässig.
  • Wie vorhergehend beschrieben betragen die Versätze d1 und d2 60 Mikron. Die Anordnung 50 ist äquivalent zu einer einzelnen Reihe von Kissen mit einem Versatz von 30 Mikron. Somit erreicht die Anordnung 50 der Kissen den feinen Versatz d3 von 30 Mikron, der für eine ultrahöchstintegrierte Halbleiterschaltungsvorrichtung der nächsten Generation verfügbar ist. Obwohl die Anordnung 50 der Kissen mit dem feinen Versatz d3 angeordnet ist, erlauben die Öffnungen 51d/51f dem Tester die Sonden 52 einfacher als die herkömmliche Halbleitervorrichtung mit den langen/kurzen Kissen 50a/50b in Kontakt zu bringen, wie nachfolgend im Detail beschrieben wird.
  • Unter der Annahme, daß die Entfernung d4 zwischen den langen Kissen 50a und den kurzen Kissen 50b, die Entfernung d5 zwischen dem Rand des Kissens 50a/50b und dem Rand des engen Bereiches der Öffnung 51d/51e/51f und die Entfernung d6 zwischen dem Rand des Kissens 50a/50b mit dem Rand des weiten Bereiches jeweils 3 Mikron, 3 Mikron und 2 Mikron beträgt, ergibt sich die Breite d7 des weiten Bereiches der Öffnung 51d/51f wie folgt.
    d7 = d3 – d4 + 2 × d6 = 31 Mikron
  • Falls die herkömmliche in 4 gezeigte Kissenanordnung mit denselben Kontaktabstand wie die Kissen 50a/50b angeordnet wird, d. h. 30 Mikron, ist unter entsprechenden Bedingungen die Öffnung 33a nur 21 Mikron breit, d. h. die Entfernung zwischen den Kissen 31a und die Entfernung zwischen dem Rand des Kissens 31a und dem Rand der Öffnungen 33a betragen 3 Mikron bzw. 3 Mikron. Somit wird hinsichtlich der Öffnung 33a die Breite des zweiten Bereiches auf 48 Prozent erhöht, und dies ermöglicht dem Tester, die Sonden 52 sicher in Kontakt mit den Kissen 50a/50b zu bringen.
  • Wenn der Halbleiterchip 51 in einer Verpackung eingeschlossen wird, werden die Verbindungsdrähte/die inneren Zuleitungen 54 mit den ersten dritten Kontaktflächen verbunden. Selbst wenn das automatische Bandverbindungsverfahren für das Gehäuse benutzt wird, sind die inneren Zuleitungen 54 gleich in der Länge und werden exakt mittels eines Ätzverfahrens strukturiert.
  • In diesem Fall bilden die Passivationsschicht 51c und die Polyimidschicht 51g als Ganzes eine Schutzschicht, und das Halbleitersubstrat 51a und die isolierende Schicht 51b bilden in Verbindung einen Substrataufbau.
  • Wie man aus der vorhergehenden Beschreibung sehen kann, bewirken die langen kurzen Kissen 50a/50b, daß die teilweise verbreiterten Öffnungen 51d/51f versetzt angeordnet sind, und der Hersteller kann die teilweise verbreiterten Öffnungen 51d/51f so dicht wie möglich ohne irgendeine Störung anordnen. Somit erlaubt die Kombination von langen/kurzen Kissen 50a/50b und teilweise verbreiterten Öffnungen 51d/51f dem Hersteller, die Kissen 50a/50b mit einem feinen Versatz weniger als 40 Mikron ohne Beeinträchtigung der Untersuchungen anzuordnen.
  • Zweites Ausführungsbeispiel
  • Die 16–19 stellen eine Anordnung 60 von Kissen dar, die in einer anderen integrierten Halbleiterschaltungsvorrichtung nach der vorliegenden Erfindung ausgeführt ist. Bis auf eine untere Schicht einer Aluminiumschicht 61 ist die integrierte Halbleiterschaltungsvorrichtung ähnlich dem ersten Ausführungsbeispiel, und aus diesem Grunde werden die anderen Schichten und Öffnungen mit demselben Bezugsziffern ohne detaillierte Beschreibung bezeichnet, die die entsprechenden Schichten und Öffnungen des ersten Ausführungsbeispiels bezeichnen.
  • Die untere Schicht-Aluminiumschicht 61 wird auf der isolierenden Schicht 51b gebildet und teilweise mit einer isolierenden Schicht 62 bedeckt. Die isolierende Schicht 62 wird einem chemischen und mechanischen Polieren unterworfen und hat eine flache obere Oberfläche. Eine Kontaktöffnung 62a wird in der isolierenden Schicht 62 gebildet, und eine Wolframschicht 63 wird gleichförmig in der Kontaktöffnung 62a gebildet. Die Wolframschicht 63 bestimmt eine Vertiefung 63a, und das Kissen 50a/50b erstreckt sich gleichförmig über die Wolframschicht 63. Daher wird die Vertiefung 63a von der Wolframschicht 63 auf die langen/kurzen Kissen 50a/50b übertragen, und eine Vertiefung 50h wird in den langen/kurzen Kissen 50a/50b gebildet. Die Vertiefung 50h wird in der zweiten vierten Kontaktfläche gebildet und läßt die Sonde 52 an der zweiten/vierten Kontaktfläche halten. Selbst wenn der Tester die Sonde 52 stark gegen die zweite/vierte Kontaktfläche drückt, gleitet die Sonde 52 nicht und bleibt sicher in der zweiten/vierten Kontaktfläche.
  • Die langen Kissen 50a und die kurzen Kissen 50b werden entsprechend mit einem Versatz d11 bzw. Versatz d12 angeordnet, und der Versatz d11 und der Versatz d12 betragen in diesem Fall 60 Mikron. Daher hat die Anordnung 50 der Kissen einen feinen Versatz von 30 Mikron.
  • Nachfolgend wird ein Verfahren zum Herstellen der integrierten Halbleiterschaltervorrichtung unter Bezug auf die 20A–20C beschrieben. Das Verfahren beginnt mit der Präparation des Halbleitersubstrates 51a. Die isolierende Schicht 51b läßt man selektiv auf der größeren Oberfläche des Halbleitersubstrates 51a wachsen, und verschiedene Schaltungsbauteile (nicht gezeigt) werden auf den aktiven Flächen auf der größeren Oberfläche hergestellt. Mittels eines Sputterverfahrens wird Aluminium 0,5 Mikron dick über der gesamten Oberfläche der resultierenden Halbleiterstruktur abgeschieden und bildet eine Aluminiumschicht. Eine Photolack-Ätzmaske (nicht gezeigt) wird durch photolitographische Verfahren auf der Aluminiumschicht gebildet, und die Aluminiumschicht wird selektiv weggeätzt, um die untere Schicht-Aluminiumschicht 61 zusammen mit anderen Alumi- niumsignalleitungen (nicht gezeigt) zu bilden. Die resultierende Halbleiterstruktur ist in 20A gezeigt.
  • Nachfolgend wird isolierendes Material 0,5 Mikron dick über der gesamten Oberfläche der resultierenden Halbleiterstruktur abgeschieden und bildet die isolierende Schicht 62. Eine Photolack-Ätzmaske (nicht gezeigt) wird auf der isolierenden Schicht 62 durch photolithographische Verfahren gebildet, und die isolierende Schicht 62 wird selektiv weggeätzt, um die Kontaktöffnung 62a zusammen mit anderen Kontaktöffnungen (nicht gezeigt) für die Aluminiumsignalleitungen zu bilden. Die anderen Kontaktöffnungen messen 0,5 Mikron mal 0,5 Mikron. Andererseits mißt die Kontaktöffnung 62a 30 Mikron mal 40 Mikron.
  • Wolfram wird mit 0,5 Mikron Dicke über der gesamten Oberfläche der resultierenden . Halbleiterstruktur abgeschieden, und eine Wolframschicht erstreckt sich gleichförmig über der isolierenden Schicht 62 und der freiliegenden Oberfläche der unteren Schicht-Aluminiumschicht 61. Die Kontaktöffnung 62a ist so breit, daß die Wolframschicht die Kontaktöffnung 62a nicht füllt. Daher wird die Wolframschicht 0,5 bis 1,0 Mikron in die Kontaktöffnung 62a gesenkt, und die Vertiefung 63a wird in der Wolframschicht gebildet. Wenn die Kontaktöffnung 62a soweit oder weiter als eine Fläche von 1,0 Mikron mal 1,0 Mikron ist, wird die 0,5 Mikron dicke Wolframschicht in die Kontaktöffnung 62a abgesenkt.
  • Die Wolframschicht wird chemisch und mechanisch poliert bis eine flache obere Oberfläche in der isolierenden Schicht 62 erzeugt ist, und die Wolframschicht 63 wird in der Kontaktöffnung 62a wie in 20B gezeigt zurückgelassen. Somit kann, obwohl die isolierende Schicht.
  • Durch ein Sputterverfahren wird Aluminium über die gesamte Oberfläche der resultierenden Halbleiterstruktur abgeschieden und bildet eine 0,5 Mikron dicke Aluminiumschicht. Die Vertiefungen 63a werden auf die Aluminiumschicht übertragen. Eine Photolack-Ätzmaske (nicht gezeigt) wird auf der Aluminiumschicht gebildet, und die Aluminiumschicht wird selektiv weggeätzt, um die langen/kurzen Kissen 50a/50b zu bilden. Die langen/kurzen Kissen 50a/50b werden über die Wolframschicht 63 mit der unteren Aluminiumschicht 61 verbunden.
  • Isolierendes Material wie z. B. Siliziumnitrid wird in 0,3 Mikron Dicke über der gesamten Oberfläche der resultierenden Halbleiterstruktur abgeschieden und bildet die Passivations-schicht 51c. Polyimid wird weiterhin 5 Mikron dick über der Passivationsschicht abgeschieden und bildet die Polyimidschicht 51g. Eine Photolack-Ätzmaske (nicht gezeigt) wird auf der Polyimidschicht 51g gebildet, und die Polyimidschicht 51g und die Passivationsschicht 51c werden teilweise weggeätzt, um die Öffnungen 51h und 51d/51e/51f zu bilden. Ein isotropes Ätzen wie z. B. Naßätzen wird für die Polyimidschicht 51g benutzt, und die Öffnungen 51h werden durch die gerundeten Oberflächen bestimmt. Die gerundeten Oberflächen sind für das Untersuchen erwünscht, da die Sonde 52 die Kraft nicht auf eine extrem enge Fläche konzentriert. Überdies leiten die gerundeten Oberflächen die Sonden auf die langen/kurzen Kissen 50a/50b.
  • Das zweite Ausführungsbeispiel erzielt alle Vorteile des ersten Ausführungsbeispiels. Überdies lassen die Vertiefungen 50h die Sonde 52 an den zweiten/vierten Kontaktflächen halten, und die langen/kurzen Kissen 50a/50b mit den Vertiefungen 50h verbessern die Zuverlässigkeit der Untersuchung, die mit den Sonden 52 durchgeführt wird, die sicher im Kontakt mit den langen/kurzen Kissen 50a/50b gehalten werden. Obwohl das herkömmliche Verfahren Vertiefungen in den langen/kurzen Kissen 50a/50b bilden kann, ist das oben beschriebene Verfahren besser als das herkömmliche Verfahren, da das herkömmliche Verfahren nicht genau die Tiefe und die Ausmaße der Vertiefungen steuern kann.
  • Drittes Ausführungsbeispiel
  • 21 stellt eine Anordnung 70 von Kissen dar, die in einer anderen integrierten Halbleitervorrichtung nach der vorliegenden Erfindung eingefügt sind, und lange/kurze Kissen 70a/70b bilden die Anordnung 70. Außer für den Aufbau der langen/kurzen Kissen 70a/70b ist die integrierte Halbleiterschaltungsvorrichtung nach dem dritten Ausführungs- beispiel ähnlich dem ersten Ausführungsbeispiel. Die Anordnung 70 der Kissen wird mit einer Schutzschicht 71 bedeckt, und die langen/kurzen Kissen 70a/70b liegen an den Öffnungen 71a/71b/71c frei, die in der Schutzschicht 71 gebildet sind.
  • Ähnlich dem Kissen 50a hat das lange Kissen 70a einen ersten Kontaktbereich 70c, einen zweiten Kontaktbereich 70d und einen verbindenden Bereich 70e. Obwohl der erste Kontaktbereich 70c in der Breite gleich dem zweiten Kontaktbereich 70d ist, ist der verbindende Bereich 70e enger als die ersten und zweiten Kontaktbereiche 70d/70e und erlaubt angrenzenden kurzen Kissen 70b, dessen Breite auf beiden Seiten zu vergrößern. Daher verringert der Hersteller den Kontaktkissenabstand der Anordnung 70 eher als den des ersten Ausführungsbeispiels. Andererseits vergrößert der Hersteller die Breite der Öffnungen 71b/71c und die Sonden 52 werden einfach mit dem zweiten/vierten Kontaktflächen beim Testbetrieb in Kontakt gebracht.
  • Wie man von der vorhergehenden Beschreibung erkennen kann, werden die Öffnungen von den weiten Bereichen zu den engen Bereichen eingeengt, und die engen Bereiche jeder Öffnung liegen den weiten Bereichen der angrenzenden Öffnungen gegenüber. Daher werden die langen kurzen Kissen mit einem feinen Versatz von weniger als 40 Mikron angeordnet. Darüber leiten die eingeengten Bereiche die Sonden zu den Zielkontaktflächen der langen/kurzen Kissen, und der Tester bringt die Sonden während des Testbetriebes sicher in Kontakt mit den Zielkontaktflächen. Dies ergibt eine Verbesserung der Zuverlässigkeit der Untersuchung.
  • Obwohl bestimmte Ausführungsformen der vorliegenden Erfindung gezeigt und beschrieben wurden, ist es für den Fachmann offensichtlich, daß verschiedene Änderungen und Abänderungen gemacht werden können ohne von dem Umfang der vorliegenden Erfindung abzuweichen.
  • Die Passivationsschicht/Polyimidschicht 51c/51g kann von dem Bereich über die verbindenden Bereiche 50e entfernt werden, um die Öffnungen 51e/51f miteinander zu verschmelzen.
  • Die Passivationsschicht/Polyimidschichten können dicker als in den Ausführungsbeispielen sein, solange die Passivationsschicht/Polyimidschichten die Sonde zu den Kontaktflächen leiten.

Claims (10)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat (51a) mit einer isolierenden Schicht (51b) darauf und mit einer integrierten Schaltung und einer Anzahl von ersten Kissen (50b; 70b), die auf der isolierenden Schicht ausgebildet sind und entlang einer ersten Richtung (VT1) ausgerichtet sind und elektrisch mit der integrierten Schaltung verbunden sind, einer Anzahl von zweiten Kissen (50a/70a), die elektrisch mit der integrierten Schaltung (IC) verbunden sind und abwechselnd mit der Anzahl von ersten Kissen (50b; 70b) auf dem isolierenden Substrat (51b) entlang der ersten Richtung (VT1) angeordnet sind, einer Schutzschicht (51c/51g), die die isolierende Schicht, die Anzahl von ersten Kissen und die Anzahl von zweiten Kissen abdeckt, dadurch gekennzeichnet, daß die Anzahl von zweiten Kissen (50a; 70a) in einer zweiten Richtung, senkrecht zur ersten Richtung, länger als die Anzahl von ersten Kissen (50b; 70b) sind und daß die Schutzschicht (51c/51g) mit einer Anzahl von ersten Öffnungen (51b; 71c) gebildet ist, die jeweils die Anzahl von ersten Kissen (50b; 70b) freilegen und von jeweiligen ersten Breitteilen zu jeweiligen ersten Schmalteilen begrenzt sind, und einer Anzahl von zweiten Öffnungen (51e/51f; 51a/71b), die jeweils die Anzahl von zweiten Kissen (50a; 70a) freilegen und von jeweiligen zweiten Breitteilen zu jeweiligen zweiten Schmalteilen begrenzt sind, wobei die zweiten Breitteile gegen die ersten Breitteile in einer Richtung rechtwinklig zu der ersten Richtung (VT1) versetzt sind, wobei die Schmalteile der ersten und zweiten Öffnungen jeweils angrenzend entlang der ersten Richtung angeordnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Anzahl von ersten Kissen (50b) jeweilige erste Kontaktflächen aufweisen, die durch die ersten Schmalteile freigelegt sind und mit ersten leitfähigen Elementen (54) der Vorrichtung verbunden sind, und jeweilige zweiten Kontaktflächen, die durch die ersten Breittteile freigelegt sind und angepaßt sind, um in Kontakt mit ersten Sonden (52) eines Testers für die integrierte Schaltung (IC) in der Anzahl von ersten Öffnungen (51d) gehalten werden, und wobei die Anzahl von zweiten Kissen (50a) jeweilige dritte Kontaktflächen (50c) aufweisen, die durch die zweiten Schmalteile freigelegt sind und mit zweiten leitfähigen Elementen (54) der Vorrichtung und jeweiligen vierten Kontaktflächen verbunden sind, die durch die zweiten Breitteile freigelegt sind und ausgebildet sind, um in Kontakt mit zweiten Sonden (52) des Testers in der Anzahl von zweiten Öffnungen (51f) gehalten zu werden, wobei die zweiten Kontaktflächen und die vierten Kontaktflächen in solch einer Weise gebildet sind, daß sie erlauben, daß die ersten Sonden und die zweiten Sonden in einer Richtung von den Breitteilen zu den Schmalteilen gleiten.
  3. Halbleitervorrichtung nach Anspruch 2, bei der erste Ausnehmungen (50h) jeweils in der Anzahl von ersten Kissen (50b) an den zweiten Kontaktflächen ausgebildet sind und zweite Ausnehmungen (50h) jeweils in der Anzahl von zweiten Kissen (50a) an den vierten Kontaktflächen ausgebildet sind.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, bei der die ersten Kontaktflächen und die dritten Kontaktflächen in der ersten Richtung (VT1) ausgerichtet sind und die zweiten Kontaktflächen und die vierten Kontaktflächen an gegenüberliegenden Seiten einer virtuellen Linie (VT2) angeordnet sind, die sich parallel zur ersten Richtung (VT1) in gestufter Weise erstreckt.
  5. Halbleitervorrichtung nach Anspruch 2 oder 3, bei der die Anzahl von zweiten Kissen (50a) ferner jeweilige Kontaktflächen (50e) zwischen den dritten Kontaktflächen (50c) und den vierten Kontaktflächen (50d) aufweisen.
  6. Halbleitervorrichtung nach Anspruch 5, bei der jede der Anzahl von zweiten Öffnungen eine erste Unteröffnung (51e) aufweist, die die dritte Kontaktfläche (50c) des zugeordneten zweiten Kissens freilegt, und eine zweite Unteröffnung (51f), die die vierte Kontaktfläche (50d) des zugeordneten zweiten Kissens freilegt und von der ersten Unteröffnung (51e) durch einen Teil der Schutzschicht beabstandet ist.
  7. Halbleitervorrichtung nach Anspruch 6, bei der die Anzahl von ersten Kissen (50b) und die Anzahl von zweiten Kissen (50a) eine konstante Breite entlang der zweiten Richtung aufweisen, wobei der Umfang jedes ersten Kissens (50b) teilweise durch die Schutzschicht an den ersten Schmalteilen der ersten Öffnungen (51d) abgedeckt ist und teilweise an dem Breitteil der ersten Öffnungen (51d) freigelegt ist.
  8. Halbleitervorrichtung nach Anspruch 1, bei dem die Anzahl von ersten Kissen (70b) jeweilige erste Schmalteile aufweisen, die teilweise durch die ersten Schmalteile der zugeordneten ersten Öffnungen (71c) freigelegt sind, und erste Breitteile, die sich jeweils an die ersten Schmalteile anschließen und teilweise durch die ersten Breitteile der zugeordneten ersten Öffnungen (71c) freigelegt sind, und wobei die Anzahl von zweiten Kissen (70a) jeweilige zweite Breitteile (70c) aufweisen, die teilweise durch die zweiten Schmalteile (71a) der zugeordneten zweiten Öffnungen freigelegt sind, und dritte Breitteile (70d), die jeweils mit den zweiten Breitteilen (70c) mittels jeweiliger Verbindungsteile (70e) verbunden sind, die schmaler sind als die zweiten und dritten Breitteile und teilweise durch die zweiten Breitteile (71b) der zugeordneten zweiten Öffnungen freigelegt sind.
  9. Halbleitervorrichtung nach Anspruch 8, wobei die ersten Breitteile der Anzahl von ersten Kissen (70b) angrenzend an die Verbindungsteile (70e) der zugeordneten zweiten Kissen (70a) sind.
  10. Halbleitervorrichtung nach Anspruch 9, wobei jede der Anzahl von zweiten Öffnungen eine erste Unteröffnung (71a) aufweist, die einen Teil des zweiten Breitteils (70c) des zugeordneten zweiten Kissens (70a) freilegt und eine zweite Unteröffnung (71b), die einen Teil des dritten Breitteils (70d) freilegt und von der ersten Unteröffnung durch einen Teil der Schutzschicht entfernt ist.
DE69813715T 1997-08-27 1998-08-26 Halbleitervorrichtung mit abwechselnd kurzen und langen Kontaktflächen mit einem feinen Kontaktabstand Expired - Fee Related DE69813715T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23152397 1997-08-27
JP9231523A JP3022819B2 (ja) 1997-08-27 1997-08-27 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE69813715D1 DE69813715D1 (de) 2003-05-28
DE69813715T2 true DE69813715T2 (de) 2004-02-26

Family

ID=16924832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69813715T Expired - Fee Related DE69813715T2 (de) 1997-08-27 1998-08-26 Halbleitervorrichtung mit abwechselnd kurzen und langen Kontaktflächen mit einem feinen Kontaktabstand

Country Status (6)

Country Link
US (1) US6008542A (de)
EP (1) EP0907207B1 (de)
JP (1) JP3022819B2 (de)
KR (1) KR100304679B1 (de)
CN (1) CN1191628C (de)
DE (1) DE69813715T2 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549714B2 (ja) * 1997-09-11 2004-08-04 沖電気工業株式会社 半導体装置
US6429050B1 (en) * 1997-12-18 2002-08-06 Texas Instruments Incorporated Fine pitch lead frame and method
US6169331B1 (en) 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP4091838B2 (ja) * 2001-03-30 2008-05-28 富士通株式会社 半導体装置
JP3927783B2 (ja) * 2001-10-16 2007-06-13 新光電気工業株式会社 半導体部品
US6921979B2 (en) * 2002-03-13 2005-07-26 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6844631B2 (en) 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP3986989B2 (ja) * 2003-03-27 2007-10-03 松下電器産業株式会社 半導体装置
JP2004296998A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置
US6717270B1 (en) 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
JP4213672B2 (ja) 2003-04-15 2009-01-21 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
CN1886665A (zh) * 2003-12-01 2006-12-27 皇家飞利浦电子股份有限公司 地－信号－地(gsg)测试结构
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
JP4780926B2 (ja) * 2004-04-27 2011-09-28 京セラ株式会社 半導体素子及びその特性検査方法
ATE541312T1 (de) * 2004-05-28 2012-01-15 Nxp Bv Chip mit zwei gruppen von chipkontakten
JP4519571B2 (ja) * 2004-08-26 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法
US20060060845A1 (en) * 2004-09-20 2006-03-23 Narahari Ramanuja Bond pad redistribution layer for thru semiconductor vias and probe touchdown
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
JP4964780B2 (ja) 2004-11-12 2012-07-04 スタッツ・チップパック・インコーポレイテッド ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
JP2006202866A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置
CN100341149C (zh) * 2005-04-25 2007-10-03 北京中星微电子有限公司 具有i/o端口特定排布的芯片
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
JP5120868B2 (ja) * 2006-07-13 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2009130217A (ja) 2007-11-26 2009-06-11 Nec Electronics Corp 半導体装置および当該半導体装置の製造方法
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5218319B2 (ja) * 2009-07-27 2013-06-26 富士通セミコンダクター株式会社 半導体基板
WO2011021506A1 (ja) * 2009-08-18 2011-02-24 アルプス電気株式会社 ボンディングパッドを有するシリコン構造体
JP5557100B2 (ja) * 2010-07-23 2014-07-23 株式会社ジェイテクト 電動モータ駆動用の半導体素子
WO2012021310A1 (en) * 2010-08-09 2012-02-16 Rambus Inc. Disaggregated semiconductor chip assembly and packaging technique
JP2012156346A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置
JP5331934B2 (ja) * 2012-12-12 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
CN105093728A (zh) * 2015-07-10 2015-11-25 武汉华星光电技术有限公司 一种驱动电路及液晶显示面板
CN110310920A (zh) * 2019-07-03 2019-10-08 上海华虹宏力半导体制造有限公司 半导体器件及其制作方法
KR20220030640A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nec Corp Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
JPH01319956A (ja) * 1988-06-21 1989-12-26 Nec Corp 半導体集積回路
JPH02166744A (ja) * 1988-12-21 1990-06-27 Nec Corp 半導体装置
JPH0439950A (ja) * 1990-06-05 1992-02-10 Alps Electric Co Ltd 半導体装置
JP2768822B2 (ja) * 1990-11-29 1998-06-25 株式会社東芝 ワイヤボンディグ方式半導体装置
JPH06252201A (ja) * 1993-02-23 1994-09-09 Seiko Epson Corp 半導体装置と半導体装置の製造方法
JPH07106384A (ja) * 1993-10-08 1995-04-21 Sony Corp ボンディングパッド
JP2730529B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100304679B1 (ko) 2001-11-02
CN1191628C (zh) 2005-03-02
DE69813715D1 (de) 2003-05-28
KR19990023945A (ko) 1999-03-25
JP3022819B2 (ja) 2000-03-21
EP0907207A3 (de) 1999-05-06
EP0907207B1 (de) 2003-04-23
EP0907207A2 (de) 1999-04-07
CN1209654A (zh) 1999-03-03
US6008542A (en) 1999-12-28
JPH1174464A (ja) 1999-03-16

Similar Documents

Publication Publication Date Title
DE69813715T2 (de) Halbleitervorrichtung mit abwechselnd kurzen und langen Kontaktflächen mit einem feinen Kontaktabstand
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE19648475B4 (de) Kontaktstruktur, Prüfkarten und Herstellungsverfahren
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE2728052C2 (de) Prüfstruktur für monolithisch integrierte Halbleiterschaltungen
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
EP0371069B1 (de) Verfahren zur herstellung von mikrosensoren mit integrierter signalverarbeitung
DE19835840B4 (de) Herstellungsverfahren für einen Halbleiterchip
WO2003067646A2 (de) Halbleitersubstrat mit einem elektrisch isolierten bereich, insbesondere zur vertikalintegration
DE102010002453B4 (de) Verfahren und Messystem zur Bewertung der Metallstapelintegrität in komplexen Halbleiterbauelementen durch mechanisches Verspannen von Chipkontakten
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE10164298A1 (de) Testmuster zum Messen des Kontaktwiderstandes und entsprechendes Herstellungsverfahren
EP1532682B1 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
DE4221432C2 (de) Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile
DE102009030026A1 (de) Kondensatorstruktur
DE10213609B4 (de) Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial
DE10392426B4 (de) Halbleitervorrichtungs-Herstellungsverfahren
DE19716791A1 (de) Verfahren zum Herstellen einer mehrschichtigen Halbleiterstruktur
DE102020110473B4 (de) Integration von spannungsentkopplung und partikelfilter auf einem einzelnen wafer oder in kombination mit einem waferlevel-gehäuse
DE102006018675A1 (de) Dünnschichtstruktur und Herstellungsverfahren derselben
EP1312115B1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE69827212T2 (de) Harzversiegelte Halbleiteranordnung und deren Herstellungsverfahren
DE19746642C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements sowie dessen Verwendung in einer Chipkarte
DE19855603C1 (de) Kapazitiver Oberflächensensor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee