DE112005001578T5 - Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur - Google Patents

Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur Download PDF

Info

Publication number
DE112005001578T5
DE112005001578T5 DE112005001578T DE112005001578T DE112005001578T5 DE 112005001578 T5 DE112005001578 T5 DE 112005001578T5 DE 112005001578 T DE112005001578 T DE 112005001578T DE 112005001578 T DE112005001578 T DE 112005001578T DE 112005001578 T5 DE112005001578 T5 DE 112005001578T5
Authority
DE
Germany
Prior art keywords
layer
metal
pad
dielectric layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112005001578T
Other languages
English (en)
Inventor
Inkuk San Jose Kang
Hiroyuki Sunnyvale Kinoshita
Boon Yong Cupertino Ang
Hajime San Jose Wada
Simon Saratoga Chan
Cinti Fremont Xiaohua
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of DE112005001578T5 publication Critical patent/DE112005001578T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Abstract

Struktur in einem Halbleiterchip, mit:
– einem Metall-Pad (226), das in einer Zwischenverbindungs-Metallschicht angeordnet ist, wobei das Metall-Pad (226) Kupfer aufweist;
– einer Zwischenschicht-Dielektrikum-Schicht (214), die über dem Metall-Pad (226) angeordnet ist;
– einer Anschlussöffnung (228), die in der Zwischenschicht-Dielektrikum-Schicht (214) ausgebildet ist, wobei die Anschlussöffnung (228) auf dem Metall-Pad (226) angeordnet ist;
– einer Anschluss-Metallschicht (220), die auf der Zwischenschicht-Dielektrikum-Schicht (214) und in der Anschlussöffnung (228) angeordnet ist;
– einer dielektrischen Überdeckung (216), die auf der Anschluss-Metallschicht (220) angeordnet ist;
– einer Bond-Pad-Öffnung (234), die in der dielektrischen Überdeckung (216) ausgebildet ist, wobei ein Teil (236) der Anschluss-Metallschicht (220) in der Bond-Pad-Öffnung (234) freigelegt ist;
– wobei die Zwischenschicht-Dielektrikum-Schicht (214) zwischen dem besagten Teil (236) der Anschluss-Metallschicht (220) und dem Metall-Pad (226) angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft generell das Gebiet der Halbleiterherstellung. Insbesondere betrifft die vorliegende Erfindung das Gebiet der Herstellung von Kupfer-Verbindungsleitungen.
  • TECHNISCHER HINTERGRUND
  • Halbleitervorrichtungen wie z.B. Flash-Speichervorrichtungen, sowie andere Typen von Speichervorrichtungen weisen immer größere Speicherdichten und Geschwindigkeiten auf, während ihre Größe und ihr Energieverbrauch immer weiter abnehmen. Jedoch verlangen Halbleitervorrichtungen wie z.B. Flash-Speichervorrichtungen mit zunehmender Dichte und Geschwindigkeit und reduzierter Größe sowie reduziertem Energieverbrauch auch höchst leitfähige und zuverlässige Verbindungsleitungen. Folglich hat sich die Kupfer-("Cu"-)Metallisierung als zunehmend wünschenswert für den Ersatz von "Al"-basierten Metallisierungen erwiesen, da Kupfer im Vergleich mit Aluminium einen niedrigen Widerstand hat, d.h. stärker leitfähig ist. Der niedrigere Widerstand von Kupfer ermöglicht eine schnellere Bewegungsgeschwindigkeit der Signale in der Halbleitervorrichtung durch Reduzierung der RC-Zeit-Verzögerung der Verbindungsleitungen der Vorrichtung. Ferner können Kupfer-Verbindungsleitungen, da Kupfer im Vergleich zu Aluminium einen höheren Elektromigrationswiderstand hat, höhere Stromdichten zuverlässig mittels dünnerer Leitungen handhaben. Kupfer ist jedoch bei der Halbleiterherstellung nur unter Schwierigkeiten verwendbar, da Kupfer in Silizium sehr schnell diffundiert und aktive Vorrichtungen beschädigen kann, falls es den aktiven Bereich des Halb leiterchips erreicht. Deshalb müssen Kupfer-Verbindungsleitungen mit einer Diffusionsbarriereschicht umgeben werden, um eine unerwünschte Kupfer-Diffusion zu blockieren. Zudem machen die speziellen Eigenschaften von Kupfer, wie z.B. seine schnelle Oxidationsfähigkeit, ein Verbonden mit Kupfer sehr viel schwieriger als ein Verbonden mit Aluminium oder Gold. Somit stehen Halbleiterhersteller vor der Herausforderung, effektive Kupfer-Bond-Pad-Strukturen für Halbleitervorrichtungen wie z.B. Flash-Speichervorrichtungen zu entwickeln, bei denen eine Kupfer-Metallisierung verwendet wird.
  • Bei einer herkömmlichen Bond-Pad-Struktur, wie sie bei der Kupfer-Metallisierung verwendet wird, ist eine Anschluss-Metallstruktur, die eine Aluminiumschicht aufweist, über einer Diffusionsbarriereschicht angeordnet, welche typischerweise Tantal ("Ta") aufweist und über einem Kupfer-Metall-Pad ausgebildet ist. Die Aluminiumschicht bildet eine zuverlässige Oberfläche, die Draht Bondungen problemlos annimmt, während die Diffusionsbarriereschicht wirksam verhindert, dass Kupfer bis zu der Aluminiumschicht vordringt. Unter den beim Draht-Bonden auftretenden Belastungen jedoch können sich in der Diffusionsbarriereschicht Risse entwickeln, die ein Vordringen des Kupfers bis zu der Aluminiumschicht ermöglichen und einen Verbondungsfehler verursachen können.
  • Somit besteht auf dem Fachgebiet Bedarf an einer zuverlässigen Bond-Pad-Struktur für Halbleitervorrichtungen wie z.B. Flash-Speichervorrichtungen, bei denen eine Kupfer-Metallisierung erfolgt.
  • ÜBERBLICK
  • Die vorliegende Erfindung betrifft eine Bond-Pad-Struktur zur Kupfer-Metallisierung, die eine verbesserte Zuverlässigkeit aufweist, und ein Verfahren zum Herstellen der Bond-Pad-Struktur. Die vorliegende Erfindung befasst sich mit dem auf dem Fachgebiet bestehenden Bedarf an einer zuverlässigeren Bond-Pad-Struktur für Halbleitervorrichtungen wie z.B. Flash-Speichervorrichtungen, bei denen eine Kupfer-Metallisierung verwendet wird, und die Erfindung erfüllt diesen Bedarf.
  • Gemäß einem Ausführungsbeispiel weist eine Struktur bei einem Halbleiterchip ein Metall-Pad auf, das in einer Zwischenverbindungs-Metallschicht angeordnet ist, wobei das Metall-Pad Kupfer aufweist. Die Struktur weist ferner eine Zwischenschicht-Dielektrikum-Schicht auf, die über dem Metall-Pad angeordnet ist. Bei der Zwischenschicht-Dielektrikum-Schicht kann es sich z.B. um TEOS-Oxid handeln. Ferner weist die Struktur eine Anschlussöffnung auf, die in der Zwischenschicht-Dielektrikum-Schicht ausgebildet ist, wobei die Anschlussöffnung an dem Metall-Pad angeordnet ist und wobei sich die Anschlussöffnung nur entlang einer Seite des Metall-Pads erstreckt. Die Struktur weist ferner eine Anschluss-Metallschicht auf, die auf der Zwischenschicht-Dielektrikum-Schicht und in der Anschlussöffnung angeordnet ist. Die Anschluss-Metallschicht weist eine Kontakt-Metallschicht und eine Barriereschicht auf, wobei die Barriereschicht auf der Zwischenschicht-Dielektrikum-Schicht angeordnet ist. Beispielsweise kann die Kontakt-Metallschicht Aluminium aufweisen und die Barriereschicht Tantal aufweisen.
  • Gemäß diesem Ausführungsbeispiel weist die Struktur eine dielektrische Überdeckung auf, die auf der Anschluss-Metallschicht angeordnet ist. Die Struktur weist ferner eine Bond-Pad-Öffnung auf, die in der dielektrischen ausgebildet ist, wobei ein Teil der Anschluss-Metallschicht in der Bond-Pad-Öffnung freigelegt ist und wobei die Zwischenschicht-Dielektrikum-Schicht zwischen dem freigelegten Teil der Anschluss-Metallschicht und dem Metall-Pad angeordnet ist. Gemäß einer Ausführungsform kann sich die Anschlussöffnung entlang vier Seiten des Metall-Pads erstrecken. Bei einer Ausgestaltung der Erfindung handelt es sich um ein Verfahren zur Ausbildung der oben beschriebenen Verbindungsstruktur. Weitere Merkmale und Vorteile der vorliegenden Erfindung werden Durchschnittsfachleuten auf dem Gebiet anhand der folgenden detaillierten Beschreibung und der beigefügten Zeichnungen ersichtlich sein.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1A zeigt eine Querschnittsansicht eines Beispiels einer Ausgestaltung mit einer herkömmlichen Bond-Pad-Struktur.
  • 1B zeigt eine Draufsicht auf das Ausgestaltungsbeispiel gemäß 1A.
  • 2A zeigt eine Querschnittsansicht eines Beispiels einer Ausgestaltung mit einer Bond-Pad-Struktur gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2B zeigt eine Draufsicht auf das Ausgestaltungsbeispiel gemäß 2A.
  • 3A zeigt eine Querschnittsansicht eines Beispiels einer Ausgestaltung mit einer Bond-Pad-Struktur gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3B zeigt eine Draufsicht auf das Ausgestaltungsbeispiel gemäß 3A.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit und ein Verfahren zum Herstellen dieser Struktur. Die folgende Beschreibung enthält spezielle Information zur Implementierung der vorliegenden Erfindung. Fachleute auf dem Gebiet werden erkennen, dass die vorliegende Erfindung auch in anderer Weise als der in der vorliegenden Anmeldung speziell erläuterten Weise implementiert werden kann. Ferner werden einige der speziellen Merkmale der Erfindung nicht erläutert, um die Darstellung der Erfindung nicht zu trüben.
  • Die Zeichnungen der vorliegenden Erfindung und deren beigefügte detaillierte Beschreibung beziehen sich lediglich auf Beispiele der Ausführung der Erfindung. Um der Kürze willen werden andere Ausführungsformen der vorliegen den Erfindung in dieser Anmeldung nicht speziell erläutert und sind in den vorliegenden Zeichnungen nicht speziell gezeigt. Anzumerken ist, dass zur besseren Veranschaulichung die in den Zeichnungen gezeigten verschiedenen Elemente und Abmessungen nicht maßstabsgerecht abgebildet sind.
  • 1A zeigt eine Querschnittsansicht eines Beispiels einer Ausgestaltung mit einer herkömmlichen Bond-Pad-Struktur. Die Struktur 100 weist eine herkömmliche Bond-Pad-Struktur 102, Zwischen-Dielektrikum-Schichten 104, 106 und 108, Zwischenschicht-Dielektrikum-("ILD"-)Schichten 110, 112 und 114, eine dielektrische Überdeckung 116, eine Barriereschicht 118 und eine Oberseiten-Dielektrikum-Schicht 132 auf. Die herkömmliche Bond-Pad-Struktur 102 weist eine Anschluss-Metallschicht 120, die eine Kontakt-Metallschicht 122 und eine Barriereschicht 124 enthält, und ein Metall-Pad 126 auf. Die Struktur 100 kann Teil einer Verbindungs-Metallstruktur in einer Halbleitervorrichtung wie z.B. einer Flash-Speichervorrichtung oder einem anderen Typ von Speichervorrichtung sein, bei der eine Kupfer-Metallisierung verwendet wird.
  • Gemäß 1A ist die ILD-Schicht 110 auf der Zwischen-Dielektrikum-Schicht 104 angeordnet. Die Zwischen-Dielektrikum-Schicht 104 kann Siliziumnitrid aufweisen und durch einen chemischen Dampfauftrag-("CVD"-)Vorgang ausgebildet sein. Die ILD-Schicht 110 kann Tetraethylorthosilicat-("TEOS"-)Oxid aufweisen und kann durch einen CVD-Vorgang über der Zwischen-Dielektrikum-Schicht 104 ausgebildet sein. Ebenfalls gemäß 1A ist die Zwischen-Dielektrikum-Schicht 106 auf der ILD-Schicht 110 angeordnet, und die ILD-Schicht 112 ist auf der Zwischen-Dielektrikum-Schicht 106 angeordnet. Die Zwischen-Dielektrikum-Schicht 106 und die ILD-Schicht 112 gleichen in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen der Zwischen-Dielektrikum-Schicht 104 bzw. der ILD-Schicht 110. Wie 1A ferner zeigt, ist die Barriereschicht 118 an den Seitenwänden und der Bodenfläche des Grabens 126 angeordnet, der durch Mustern und Ätzen einer Öffnung in der ILD-Schicht 112 und der Zwischen-Dielektrikum-Schicht 106 gebildet ist. Die Barriereschicht 118 kann Tantal aufweisen und kann durch einen physischen Dampfauftrag-("PVD"-)Vorgang an den Seitenwänden und der Bodenfläche des Grabens 127 ausgebildet sein. Weiterhin gemäß 1A ist das Metall-Pad 126 auf der Barriereschicht 118 in dem Graben 127 angeordnet und weist Kupfer auf. Das Metall-Pad 126 kann ausgebildet sein durch Auftragen von Kupfer in dem Graben 127 mittels eines CVD-Vorgangs oder anderer geeigneter Vorgänge. Das Metall-Pad 126 kann in der Zwischenverbindungs-Metallschicht drei ausgebildet sein, die auch als "M3" bezeichnet wird.
  • Wie in 1A ferner gezeigt ist, ist die Zwischen-Dielektrikum-Schicht 108 auf der ILD-Schicht 112 angeordnet, und die ILD-Schicht 114 ist auf der Zwischen-Dielektrikum-Schicht 108 angeordnet. Die Zwischen-Dielektrikum-Schicht 108 gleicht in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen den Zwischen-Dielektrikum-Schichten 104 und 106. Die ILD-Schicht 114 gleicht in ihrer Zusammensetzung und Ausgestaltung im Wesentlichen den ILD-Schichten 110 und 112. Weiterhin gemäß 1A ist die Anschluss-Metallschicht 120 auf der ILD-Schicht 114 und in der Anschlussöffnung 128 angeordnet, der an dem Metall-Pad 126 vorgesehen ist. Die Anschlussöffnung 128 kann durch Mustern und Ätzen eines Lochs in der ILD-Schicht 114 und der Zwischen-Dielektrikum-Schicht 108 ausgebildet sein. Die Anschluss-Metallschicht 120 weist die Barriereschicht 124, die an den Seitenwänden und der Bodenfläche der Anschlussöffnung 128 angeordnet ist, und die Kontakt-Metallschicht 122 auf, die auf der Barriereschicht 124 angeordnet ist. Die Barriereschicht 124 kann Tantal aufweisen und durch einen PVD-Vorgang ausgebildet sein. Die Kontakt-Metallschicht 122 kann Aluminium mit 0,5% Kupfer aufweisen und durch einen PVD-Vorgang ausgebildet sein.
  • Weiterhin gemäß 1A ist die dielektrische Überdeckung 116 auf der ILD-Schicht 114 und der Anschluss-Metallschicht 120 angeordnet. Die dielektrische Überdeckung 116 kann TEOS-Oxid aufweisen und kann durch einen CVD-Vorgang aufgetragen sein. Gemäß 1A ist die Oberseiten-Dielektrikum-Schicht 132 über der dielektrischen Überdeckung 116 angeordnet, kann Siliziumnitrid aufweisen, und sie kann durch einen CVD-Vorgang ausgebildet sein. Ferner gemäß 1A ist die Bond-Pad-Öffnung 134 in der Oberseiten-Dielektrikum-Schicht 132 und der dielektrischen Überdeckung 116 angeordnet und legt einen Teil 136 der Anschluss-Metallschicht 120 frei, der zwischen den Seitenwänden 152 der Bond-Pad-Öffnung 134 angeordnet ist. Die Bond-Pad-Öffnung 134 kann durch Mustern und Ätzen eines Lochs in der Oberseiten-Dielektrikum-Schicht 132 und der dielektrischen Überdeckung 116 ausgebildet sein und hat eine Breite 138, die ungefähr 76,0 Mikron betragen kann.
  • Während eines Draht-Bond-Vorgangs, der zum Befestigen eines Bond-Drahts an der Bond-Pad-Struktur 102 durchgeführt wird, wird eine durch den Pfeil 140 angedeutete abwärtsgerichtete Kraft auf den freigelegten Teil 136 der Anschluss-Metallschicht 120 ausgeübt. Die Belastung, die durch die auf den freigelegten Teil – d.h. den Teil 136 – der Anschluss-Metallschicht 120 ausgeübte abwärtsgerichtete Kraft verursacht wird, kann zu Rissen in der Anschluss-Metallschicht 120 einschließlich der Barriereschicht 124 führen. Folglich kann, da bei einer herkömmlichen Bond-Pad-Struktur 102 der freigelegte Teil der Anschluss-Metallschicht 120 direkt auf dem Metall-Pad 126 angeordnet ist, das im Metall-Pad 126 enthaltene Kupfer zu der Anschluss-Metallschicht 120 vordringen und einen Drahtverbondungsfehler verursachen.
  • 1B zeigt eine Draufsicht auf die Struktur 100, wobei die in 1A gezeigte Querschnittansicht der Struktur 100 in 1B entlang der Linie A-A angesetzt ist. Insbesondere entsprechen das Metall-Pad 126, die Anschlussöffnung 128, der Teil 136 der Anschluss-Metallschicht 120 und die Breite 138 der Bond-Pad-Öffnung 134 in 1A und 1B den betreffenden Teilen in der jeweils anderen Figur. Gemäß 1B hat die Anschlussöffnung 128 eine Breite 142, die ungefähr 80,0 Ångstrom betragen kann, und das Metall-Pad 126 hat eine Breite 144, die ungefähr 82,0 Ångstrom betragen kann. Somit ist gemäß 1B die Anschlussöffnung 128 an einem wesentlichen Teil des Metall-Pads 126 angeordnet.
  • 2A zeigt eine Querschnittsansicht eines Beispiels einer Ausgestaltung mit einer Bond-Pad-Struktur gemäß einer Ausführungsform der vorliegenden Erfindung. Die Struktur 200 weist eine Bond-Pad-Struktur 202, Zwischen-Dielektrikum-Schichten 204, 206 und 208, ILD-Schichten 210, 212 und 214, eine dielektrische Überdeckung 216, eine Barriereschicht 218, eine Anschlussöffnung 228, und eine Oberseiten-Dielektrikum-Schicht 232 auf. Die Bond-Pad-Struktur 202 weist eine Anschluss-Metallschicht 220, die eine Kontakt-Metallschicht 222 und eine Barriereschicht 224 enthält, und ein Metall-Pad 226 auf. Die Struktur 200 kann Teil einer Verbindungsstruktur in einer Halbleitervorrichtung wie z.B. einer Flash-Speichervorrichtung oder einem anderen Typ von Speichervorrichtung sein, bei der eine Kupfer-Metallisierung verwendet wird.
  • Wie 2A zeigt, ist die ILD-Schicht 210 auf der Zwischen-Dielektrikum-Schicht 204 angeordnet. Die Zwischen-Dielektrikum-Schicht 204 kann über einer (in 2A nicht gezeigten) Zwischenverbindungs-Metallschicht oder einer dielektrischen Schicht an einem Halbleiter-Chip angeordnet sein und kann Siliziumnitrid oder ein anderes geeignetes Dielektrikum aufweisen. Die Zwischen-Dielektrikum-Schicht 204 kann durch einen CVD-Vorgang oder andere geeignete Vorgänge ausgebildet sein und kann eine Dicke von ungefähr 500,0 Ångstrom ± 50,0 Ångstrom haben. Die ILD-Schicht 210 kann TEOS-Oxid oder ein anderes geeignetes Dielektrikum aufweisen und durch einen CVD-Vorgang oder andere geeignete Vorgänge über der Zwischen-Dielektrikum-Schicht 104 ausgebildet sein. Weiterhin gemäß 2A ist die Zwischen-Dielektrikum-Schicht 206 auf der ILD-Schicht 210 angeordnet, und die ILD-Schicht 212 ist auf der Zwischen-Dielektrikum-Schicht 206 angeordnet. Die Zwischen-Dielektrikum-Schicht 206 gleicht in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen der Zwischen-Dielektrikum-Schicht 204, und die ILD-Schicht 212 gleicht in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen der ILD-Schicht 210.
  • Wie 2A ferner zeigt, ist die Barriereschicht 218 an den Seitenwänden und der Bodenfläche des Grabens 227 angeordnet, der durch Mustern und Ätzen einer Öffnung in der ILD-Schicht 212 und der Zwischen-Dielektrikum-Schicht 206 mittels eines geeigneten Ätzvorgangs gebildet ist. Die Barriereschicht 218 kann Tantal oder ein anderes geeignetes Kupferdiffusions-Barrierematerial aufweisen und kann eine Dicke von ungefähr 250,0 Ångstrom ± 25,0 Ångstrom haben. Die Barriereschicht 218 kann durch einen "PVD"-Vorgang oder andere geeignete Vorgänge an den Seitenwänden und der Bodenfläche des Grabens 227 ausgebildet sein. Gemäß 2A ist das Metall-Pad 226 auf der Barriereschicht 218 in dem Graben 227 angeordnet und weist Kupfer auf. Das Metall-Pad 226 kann durch Auftragen von Kupfer in dem Graben 227 mittels eines CVD-Vorgangs, eines Elektroplattierungsvorgangs oder anderer geeigneter Vorgänge ausgebildet sein. Beispielsweise kann das Metall-Pad 226 eine Dicke von ungefähr 2500,0 Ångstrom ± 375,0 Ångstrom haben. Das Metall-Pad 226 ist in der oberen Zwischenverbindungs-Metallschicht der Halbleitervorrichtung angeordnet. Das Metall-Pad 226 kann z.B. in der Zwischenverbindungs-Metallschicht drei, d.h. "M3", ausgebildet sein.
  • Weiterhin gemäß 2A ist die Zwischen-Dielektrikum-Schicht 208 auf der ILD-Schicht 212 und dem Metall-Pad 226 angeordnet, und die ILD-Schicht 214 ist auf der Zwischen-Dielektrikum-Schicht 208 angeordnet. Die Zwischen-Dielektrikum-Schicht 208 gleicht in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen den Zwischen-Dielektrikum-Schichten 204 und 206. Die ILD-Schicht 214 gleicht in ihrer Zusammensetzung und Ausgestaltung im Wesentlichen den ILD-Schichten 210 und 212. Beispielsweise kann die ILD-Schicht 214 eine Dicke von ungefähr 5500,0 Ångstrom ± 550,0 Ångstrom haben. Wie ebenfalls in 2A gezeigt ist, ist die Anschlussöffnung 228 in der ILD-Schicht 214 und der Zwischen-Dielektrikum-Schicht 208 und auf dem Metall-Pad 226 angeordnet. Bei der in 2A gezeigten Ausführungsform der vorliegenden Erfindung ist die Anschlussöffnung 228 angrenzend an die Seite 242a des Metall-Pads 226, jedoch nicht angrenzend an die gegenüberliegende Seite 242b des Metall-Pads 226 angeordnet. Somit ist die Anschlussöffnung 228 relativ zu der Mittellinie 246 des Metall-Pads 226, die in sich in einer rechtwinklig zur oberen Fläche 248 des Metall-Pads 226 verlaufenden Richtung erstreckt, "versetzt". Bei weiteren Ausführungsformen kann die Anschlussöffnung 228 entlang zweier oder mehr Seiten des Metall-Pads 226 angeordnet sein. Die Anschlussöffnung 228 kann durch geeignetes Mustern und Ätzen einer Öffnung in der ILD-Schicht 214 und der Zwischen-Dielektrikum-Schicht 208 mittels eines auf dem Gebiet bekannten Ätzvorgangs gebildet sein. Die Breite 250 der Anschlussöffnung 228 kann z.B. ungefähr 3,0 Mikron betragen.
  • Weiterhin gemäß 2A ist die Anschluss-Metallschicht 220 in der Anschlussöffnung 228 und auf der ILD-Schicht 214 angeordnet. Die Anschluss-Metallschicht 220 weist eine Barriereschicht 224, die an den Seitenwänden und der Bodenfläche der Anschlussöffnung 228 und der ILD-Schicht 214 angeordnet ist, und eine Kontakt-Metallschicht 222 auf, die auf der Barriereschicht 224 angeordnet ist. Die Barriereschicht 224 kann Tantal oder ein anderes geeignetes Material aufweisen und kann durch einen PVD-Vorgang oder andere geeignete Vorgänge an den Seitenwänden oder der Bodenfläche der Anschlussöffnung 228 und der ILD-Schicht 214 ausgebildet sein. Die Barriereschicht 224 kann z.B. eine Dicke von ungefähr 500,0 Ångstrom ± 50,0 Ångstrom haben. Die Kontakt-Metallschicht 222 kann Aluminium mit 0,5% Kupfer aufweisen und durch einen PVD-Vorgang oder andere geeignete Vorgänge auf der Barriereschicht 224 ausgebildet sein. Bei anderen Ausführungsformen kann die Kontakt-Metallschicht 222 Aluminium mit einem anderen Prozentanteil als 0,5% an Kupfer aufweisen. Die Kontakt-Metallschicht 222 kann z.B. eine Dicke von ungefähr 6500,0 Ångstrom ± 650,0 Ångstrom haben. Nachdem die Barriere- und Kontakt-Metallschichten in der Anschlussöffnung 228 und auf der ILD-Schicht 214 aufgetragen worden sind, können die Barriere- und Kontakt-Metallschichten in geeigneter Weise gemustert und geätzt werden, um die Anschluss-Metallschicht 220 zu bilden. Die Anschluss-Metallschicht 220 ist mittels der Anschlussöffnung 228 elektrisch mit dem Metall-Pad 226 verbunden.
  • Weiterhin gemäß 2A ist die dielektrische Überdeckung 216 auf der ILD-Schicht 214 und der Anschluss-Metallschicht 220 angeordnet. Die dielektrische Überdeckung 216 kann TEOS-Oxid oder ein anderes geeignetes Dielektrikum aufweisen und durch einen CVD-Vorgang oder andere geeignete Vorgänge aufgetragen sein. Die dielektrische Überdeckung 216 kann z.B. eine Dicke von ungefähr 5000,0 Ångstrom ± 500,0 Ångstrom haben. Ferner gemäß 2A ist die Oberseiten-Dielektrikum-Schicht 232 über der dielektrischen Überdeckung 216 angeordnet, und sie kann Siliziumnitrid oder ein anderes geeignetes Dielektrikum aufweisen und durch einen CVD-Vorgang gebildet sein. Die Oberseiten-Dielektrikum-Schicht 232 kann z.B. eine Dicke von ungefähr 10.000,0 Ångstrom ± 1000,0 Ångstrom haben. Ferner gemäß 2A ist eine Bond-Pad- Öffnung 234 in der Oberseiten-Dielektrikum-Schicht 232 und der dielektrischen Überdeckung 216 ausgebildet und legt einen Teil 236 der Anschluss-Metallschicht 220 frei, der zwischen den Seitenwänden 252 der Bond-Pad-Öffnung 234 angeordnet ist. Die Bond-Pad-Öffnung 234 kann durch geeignetes Mustern und Ätzen einer Öffnung in der Oberseiten-Dielektrikum-Schicht 232 und der dielektrischen Überdeckung 216 ausgebildet sein. Die Breite 238 der Bond-Pad-Öffnung 234 kann z.B. ungefähr 76,0 Mikron betragen.
  • 2B zeigt eine Draufsicht von oben auf die Struktur 200, wobei die in 2A gezeigte Querschnittsansicht der Struktur 200 in 2B an der Linie 2A-2A angesetzt ist. Insbesondere entsprechen das Metall-Pad 226, die Anschlussöffnung 228, die Oberseiten-Dielektrikum-Schicht 232, der Teil 236 der Anschluss-Metallschicht 220, die Breite 238 der Bond-Pad-Öffnung 234 und die Seiten 242 und 244 des Metall-Pads 226 den betreffenden Elementen in 2A und 2B. Gemäß 2B hat die Anschlussöffnung 128 eine Breite 142, die ungefähr 80,0 Ångstrom betragen kann, und das Metall-Pad 126 hat eine Breite 254 und eine Tiefe 256. Beispielsweise kann die Breite 254 ungefähr 85,0 Ångstrom betragen, und die Tiefe 256 kann ungefähr 80,0 Ångstrom betragen. Ferner gemäß 2B verläuft die Anschlussöffnung 228 nur entlang einer Seite, d.h. der Seite 242a, des Metall-Pads 226, das zusätzliche Seiten 242b, 242c und 242d aufweist.
  • Somit wird bei der in 2A und 2B gezeigten Ausführungsform der vorliegenden Erfindung durch Versetzen einer Anschlussöffnung 228, d.h. durch Anordnen der Anschlussöffnung 228 an der Seite 242a des Metall-Pads 226, mittels der vorliegenden Erfindung eine Bond-Pad-Struktur erzielt, d.h. die Bond-Pad-Struktur 202, bei der die ILD-Schicht 214 und die Barriereschicht 208 zwischen dem Teil 236 der Anschluss-Metallschicht 220 und den Metall-Pads 226 liegen. Als Ergebnis wird, falls der freigelegte Teil, d.h. der Teil 236, der Anschluss-Metallschicht 220 durch Risse beschädigt wird – die von einer in 2A durch den Pfeil 240 repräsentierten abwärtsgerichteten Kraft verursacht werden, welche während eines Draht-Bond-Vorgang auf den Teil 236 aufgebracht wird – mittels der ILD-Schicht 214 und der Barriereschicht 208 verhindert, dass im Metall-Pad 226 befindliches Kupfer zu der Anschluss-Metallschicht 220 vordringt und einen Drahtverbondungsfehler verursacht. Im Gegensatz dazu können bei der herkömmlichen Bond-Pad-Struktur 102 in 1A, da sich der freigelegte Teil, d.h. der Teil 136 der Anschluss-Metallschicht 120 in direktem Kontakt mit dem Metall-Pad 126 befindet, sämtliche Risse, die während eines Draht-Bond-Vorgangs in der Anschluss-Metallschicht 120 verursacht werden, ein Vordringen des im Metall-Pad 126 befindlichen Kupfers zu der Anschluss-Metallschicht 120 zulassen und folglich einen Verbondungsfehler zulassen. Somit wird bei der in 2A und 2B gezeigten Ausführungsform der vorliegenden Erfindung durch die Verwendung einer versetzten Anschlussöffnung mit der vorliegenden Erfindung vorteilhafterweise eine Bond-Pad-Struktur zur Kupfer-Metallisierung erzielt, die eine erhöhte Zuverlässigkeit aufweist.
  • 3A zeigt eine Querschnittsansicht eines Beispiels einer Ausgestaltung mit einer Bond-Pad-Struktur gemäß einer Ausführungsform der vorliegenden Erfindung. In 3A entsprechen die Zwischen-Dielektrikum-Schichten 304, 306 und 308, die ILD-Schichten 310, 312 und 314, die dielektrische Überdeckung 316, die Barriereschichten 318 und 324, das Metall-Pad 326, der Graben 327, die Oberseiten-Dielektrikum-Schicht 332, die Breite 338, und die Seiten der 342 und 344 der Struktur 300 den betreffenden Elementen in 2A, d.h. den Zwischen-Dielektrikum-Schichten 204, 206 und 208, den ILD-Schichten 210, 212 und 214, der dielektrischen Überdeckung 216, den Barriereschichten 218 und 224, dem Metall-Pad 226, dem Graben 227, der Oberseiten-Dielektrikum-Schicht 232, der Breite 238, und den Seiten der 242 und 244. Die Struktur 300 weist eine Bond-Pad-Struktur 302 auf, die mit einer Anschluss-Metallschicht 320 und einem Metall-Pad 326 versehen ist. Die Anschluss-Metallschicht 320 weist eine Kontakt-Metallschicht 322 und eine Barriereschicht 324 auf. Die Struktur 300 kann ein Teil einer Verbindungs-Metallstruktur in einer Halbleitervorrichtung wie z.B. einer Flash-Speichervorrichtung oder einem anderen Typ von Speichervorrichtung sein, bei der eine Kupfer-Metallisierung verwendet wird.
  • Gemäß 3A ist die ILD-Schicht 310 auf der Zwischenschicht-Dielektrikum-Schicht 304 angeordnet. Die Zwischenschicht-Dielektrikum-Schicht 304 kann über einer (in 3A nicht gezeigten) Verbindungs-Metallschicht oder einer dielektrischen Schicht in einem Halbleiterchip angeordnet sein. Die Zwischen-Dielektrikum-Schicht 304 und die ILD-Schicht 310 gleichen in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen der Zwischen-Dielektrikum-Schicht 204 bzw. der ILD-Schicht 210 in 2A. Ferner gemäß 3A ist die Zwischenschicht-Dielektrikum-Schicht 306 auf der ILD-Schicht 310 angeordnet, und die ILD-Schicht 312 ist auf der Zwischen-Dielektrikum-Schicht 306 angeordnet. Die Zwischen-Dielektrikum-Schicht 306 und die ILD-Schicht 312 gleichen in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen der Zwischen-Dielektrikum-Schicht 304 bzw. der ILD-Schicht 310.
  • Weiterhin gemäß 3A ist die Barriereschicht 318 an den Seitenwänden und der Bodenfläche des Grabens 327 angeordnet, der durch Mustern und Ätzen einer Öffnung in der ILD-Schicht 312 und der Zwischen-Dielektrikum-Schicht 306 mittels eines geeigneten Ätzvorgangs gebildet ist. Die Barriereschicht 318 gleicht in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen der Barriereschicht 218 in 2A. Ferner gemäß 3A ist ein Metall-Pad 326 auf der Barriereschicht 318 in dem Graben 327 angeordnet und weist Kupfer auf. Das Metall-Pad 326 gleicht in seiner Dicke und Zusammensetzung im Wesentlichen dem Metall-Pad 226. Das Metall-Pad 326 ist in der oberen Verbindungs-Metallschicht des Halbleiterchips abgeordnet. Das Metall-Pad 326 kann z.B. in der Verbindungs-Metallschicht drei, d.h. "M3", angeordnet sein.
  • Ferner gemäß 3A ist die Zwischen-Dielektrikum-Schicht 308 auf der ILD-Schicht 312 und dem Metall-Pad 326 angeordnet, und die ILD-Schicht 314 ist auf der Zwischen-Dielektrikum-Schicht 308 angeordnet. Die Zwischen-Dielektrikum-Schicht 308 gleicht in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen den Zwischen-Dielektrikum-Schichten 304 und 306, und die ILD-Schicht 314 gleicht in ihrer Zusammensetzung und Ausgestaltung im Wesentlichen den ILD-Schichten 310 und 312. Ferner gemäß 3A sind Segmente 354a und 354b der Anschlussöffnung 328 in der ILD-Schicht 314 und der Zwischenschicht-Dielektrikum-Schicht 308 und auf dem Metall-Pad 326 angeordnet. Die Segmente 354a und 354b der Anschlussöffnung 328 können durch geeignetes Mustern und Ätzen von Öffnungen in der ILD-Schicht 314 und der Zwischen-Dielektrikum-Schicht 308 mittels eines geeigneten Ätzvorgangs gebildet sein. Die Breite 356 der Segmente 354a und 354b kann ungefähr 3,0 Mikron betragen. Die Anschlussöffnung 328 wird anhand von 3B noch eingehender erläutert werden.
  • Ferner gemäß 3A ist die Anschluss-Metallschicht 320 in den Segmenten 354a und 354b der Anschlussöffnung 328 und auf der ILD-Schicht 314 angeordnet. Die Anschluss-Metallschicht 320 weist eine Barriereschicht 324, die an den Seitenwänden und den Bodenflächen der Segmente 354a und 354b der Anschlussöffnung 228 und auf der ILD-Schicht 314 angeordnet ist, und eine Kontakt-Metallschicht 322 auf, die auf der Barriereschicht 324 angeordnet ist. Die Barriereschicht 324 kann Tantal oder ein anderes geeignetes Material aufweisen und kann durch einen PVD-Vorgang oder andere geeignete Vorgänge an den Seitenwänden oder den Bodenflächen der Segmente 354a und 354b der Anschlussöffnung 328 und auf der ILD-Schicht 314 ausgebildet sein. Die Barriereschicht 324 kann z.B. eine Dicke von ungefähr 500,0 Ångstrom ± 50,0 Ångstrom haben. Die Kontakt-Metallschicht 322 kann Aluminium mit 0,5% Kupfer aufweisen und durch einen PVD-Vorgang oder andere geeignete Vorgänge auf der Barriereschicht 224 ausgebildet sein. Bei anderen Ausführungsformen kann die Kontakt-Metallschicht 322 Aluminium mit einem anderen Prozentanteil als 0,5% an Kupfer aufweisen. Die Kontakt-Metallschicht 322 kann z.B. eine Dicke von ungefähr 6500,0 Ångstrom ± 650,0 Ångstrom haben. Nachdem die Barriere- und Kontakt-Metallschichten in den Segmenten 354a und 354b der Anschlussöffnung 328 und auf der ILD-Schicht 314 aufgetragen worden sind, können die Barriere- und Kontakt-Metallschichten in geeigneter Weise gemustert und geätzt werden, um die Anschluss-Metallschicht 320 zu bilden. Die Anschluss-Metallschicht 320 ist mittels der Anschlussöffnung 328 elektrisch mit dem Metall-Pad 326 verbunden.
  • Weiterhin gemäß 3A ist die dielektrische Überdeckung 316 auf der ILD-Schicht 314 und der Anschluss-Metallschicht 320 angeordnet. Die dielektrische Überdeckung 316 gleicht in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen der dielektrischen Überdeckung 216 in 2A. Ferner gemäß 3A ist die Oberseiten-Dielektrikum-Schicht 332 über der dielektrischen Überdeckung 316 angeordnet, und sie gleicht in ihrer Zusammensetzung, Dicke und Ausgestaltung im Wesentlichen der Oberseiten-Dielektrikum-Schicht 232 in 2A. Ferner gemäß 3A ist eine Bond-Pad-Öffnung 334 in der Oberseiten-Dielektrikum-Schicht 332 und der dielektrischen Überdeckung 316 ausgebildet und legt einen Teil 336 der Anschluss-Metallschicht 320 frei, der zwischen den Seitenwänden 352 der Bond-Pad-Öffnung 334 angeordnet ist. Die Bond-Pad-Öffnung 234 kann durch geeignetes Mustern und Ätzen einer Öffnung in der Oberseiten-Dielektrikum-Schicht 332 und der dielektrischen Überdeckung 316 ausgebildet sein. Die Breite 338 der Bond-Pad-Öffnung 334 kann z.B. ungefähr 76,0 Mikron betragen.
  • 3B zeigt eine Draufsicht von oben auf die Struktur 300, wobei die in 3A gezeigte Querschnittsansicht der Struktur 300 in 3B an der Linie 3A-3A angesetzt ist. Insbesondere entsprechen das Metall-Pad 326, die Anschlussöffnung 328, die Oberseiten-Dielektrikum-Schicht 332, der Teil 336 der Anschluss-Metallschicht 320, die Breite 338 der Bond-Pad-Öffnung 334 die Seiten 342 und 344 des Metall-Pads 326 und die Segmente 354a und 354b den betreffenden Elementen in 3A und 3B. Gemäß 3B weist die Anschlussöffnung 328 Segmente 354a, 354b, 354c und 354d auf, die entlang, d.h. an den betreffenden Seiten 342a, 342b, 342c und 342d des Metall-Pads 326 verlaufen. Folglich erstreckt sich bei der in 3A und 3B gezeigten Ausführungsform der Erfindung die Anschlussöffnung 328 entlang der Seiten des Metall-Pads 326 und umgibt den Teil 336 der Anschluss-Metallschicht 320, der in der Bond-Pad-Öffnung 334 freigelegt ist. Ferner gemäß 3B hat das Metall-Pad 326 hat eine Breite 358, die z.B. ungefähr 88,0 Mikron betragen kann.
  • Somit wird bei der in 3A und 3B gezeigten Ausführungsform der vorliegenden Erfindung durch Ausbilden der Anschlussöffnung 328 entlang den Seiten des Metall-Pads 326, mittels der vorliegenden Erfindung eine Bond-Pad-Struktur erzielt, d.h. die Bond-Pad-Struktur 302, bei der die ILD-Schicht 314 und die Barriereschicht 308 zwischen dem freigelegten Teil 336 der Anschluss-Metallschicht 320 und dem Metall-Pad 326 liegen. Ähnlich wie bei der Ausführungsform der vorliegenden Erfindung gemäß 2A und 2B wird somit, falls der freigelegte Teil 336 der Anschluss-Metallschicht 320 durch Risse beschädigt wird – die von einer durch den Pfeil 340 repräsentierten abwärtsgerichteten Kraft verursacht werden, welche während eines Draht-Bond-Vorgangs auf den Teil 336 der Anschluss-Metallschicht 320 aufgebracht wird – mit Hilfe der ILD-Schicht 314 und der Barriereschicht 308, die unter dem freigelegten Teil angeordnet sind, verhindert, dass im Metall-Pad 326 befindliches Kupfer zu der Anschluss-Metallschicht 320 vordringt und dadurch einen Drahtverbondungsfehler verursacht. Somit wird bei der in 3A und 3B gezeigten Ausführungsform der vorliegenden Erfindung, ähnlich wie bei der Ausführungsform der vorliegenden Erfindung gemäß 2A und 2B, wiederum vorteilhafterweise eine Bond-Pad-Struktur zur Kupfer-Metallisierung erzielt, die eine erhöhte Zuverlässigkeit aufweist.
  • Ferner ist, da die Anschlussöffnung 228 in 2A und 2B entlang einer Seite des Metall-Pads 226 angeordnet ist, während die Anschlussöffnung 328 in 3A und 3B entlang sämtlicher vier Seiten des Metall-Pads 326 angeordnet ist, die Anschlussöffnung 328 beträchtlich größer als die Anschlussöffnung 228. Da eine größere Öffnung, wenn sie mit einem gleichartigen Material gefüllt ist, einen niedrigeren Widerstand als eine kleinere Öffnung aufweisen kann, wird mit der gemäß 3A und 3B ausgebildeten Ausführungsform der vorliegenden Erfindung eine Bond-Pad-Struktur erzielt, die verglichen mit der Bond-Pad-Struktur der gemäß 2A und 2B ausgebildeten Ausführungsform der vorliegenden Erfindung einen reduzierten Widerstand hat.
  • Somit wird, wie vorstehend erläutert, mit den gemäß 2A, 2B, 3A und 3B ausgebildeten Ausführungsform der vorliegenden Erfindung eine Bond-Pad- Struktur geschaffen, die eine ILD-Schicht und eine Zwischen-Dielektrikum-Schicht aufweist, welche zwischen einem freigelegten Teil einer Anschluss-Metallschicht und einem Kupfer-Pad angeordnet ist, wobei die ILD-Schicht und die Zwischen-Dielektrikum-Schicht verhindern können, dass Kupfer zu der Anschluss-Metallschicht vordringt und einen Drahtverbondungsfehler verursacht. Im Ergebnis wird mit der vorliegenden Erfindung vorteilhafterweise eine Bond-Pad-Struktur-Kupfermetallisierung geschaffen, die verbesserte Zuverlässigkeit aufweist.
  • Aus der vorstehenden Beschreibung von Ausführungsformen der Erfindung ist ersichtlich, dass verschiedene Techniken zum Implementieren der Konzepte der vorliegenden Erfindung verwendet werden können, ohne vom Umfang der Erfindung abzuweichen. Ferner wird, obwohl die Erfindung mit spezieller Bezugnahme auf bestimmte Ausführungsformen beschrieben worden ist, der Durchschnittsfachmann auf dem Gebiet erkennen, dass Änderungen in der Form und in den Einzelheiten vorgenommen werden können, ohne vom Geist und Umfang der Erfindung abzuweichen. Die beschriebenen Ausführungsbeispiele sind in jeder Hinsicht im Sinne einer Veranschaulichung und nicht einer Beschränkung zu verstehen. Ferner sollte sich verstehen, dass die Erfindung nicht auf die hier beschriebenen Ausführungsbeispiele beschränkt ist, sondern dass an ihr zahlreiche Umgruppierungen, Modifikationen und Substitutionen vorgenommnen werden können, ohne vom Umfang der Erfindung abzuweichen.
  • Es wurden somit eine sich durch verbesserte Zuverlässigkeit auszeichnende Bond-Pad-Struktur zur Kupfer-Metallisierung und ein Verfahren zum Herstellen der Struktur beschrieben.
  • Zusammenfassung
  • Gemäß einem Ausführungsbeispiel weist eine Struktur in einem Halbleiterchip ein Metall-Pad (226) auf, das in einer Zwischenverbindungs-Metallschicht angeordnet ist, wobei das Metall-Pad (226) Kupfer aufweist. Die Struktur weist ferner eine Zwischenschicht-Dielektrikum-Schicht (214) auf, die über dem Metall-Pad (226) angeordnet ist. Die Struktur weist ferner eine Anschlussöffnung (228) auf, die in der Zwischenschicht-Dielektrikum-Schicht (214) ausgebildet ist, wobei die Anschlussöffnung (228) auf dem Metall-Pad (226) angeordnet ist. Die Anschlussöffnung (228) verläuft nur an einer Seite (242a, 242b, 242c, 242d) des Metall-Pads (226). Ferner weist die Struktur eine Anschluss-Metallschicht (220) auf, die auf der Zwischenschicht-Dielektrikum-Schicht (214) und in der Anschlussöffnung (228) angeordnet ist. Die Struktur weist ferner eine dielektrische Überdeckung (216) auf, die auf der Anschluss-Metallschicht (220) angeordnet ist, wobei eine Bond-Pad-Öffnung (234) in der dielektrischen Überdeckung (216) ausgebildet ist, und wobei ein Teil (236) der Anschluss-Metallschicht (220) in der Bond-Pad-Öffnung (234) freigelegt ist. Die Zwischenschicht-Dielektrikum-Schicht (214) ist zwischen dem besagten Teil (236) der Anschluss-Metallschicht (220) und dem Metall-Pad (226) angeordnet.

Claims (10)

  1. Struktur in einem Halbleiterchip, mit: – einem Metall-Pad (226), das in einer Zwischenverbindungs-Metallschicht angeordnet ist, wobei das Metall-Pad (226) Kupfer aufweist; – einer Zwischenschicht-Dielektrikum-Schicht (214), die über dem Metall-Pad (226) angeordnet ist; – einer Anschlussöffnung (228), die in der Zwischenschicht-Dielektrikum-Schicht (214) ausgebildet ist, wobei die Anschlussöffnung (228) auf dem Metall-Pad (226) angeordnet ist; – einer Anschluss-Metallschicht (220), die auf der Zwischenschicht-Dielektrikum-Schicht (214) und in der Anschlussöffnung (228) angeordnet ist; – einer dielektrischen Überdeckung (216), die auf der Anschluss-Metallschicht (220) angeordnet ist; – einer Bond-Pad-Öffnung (234), die in der dielektrischen Überdeckung (216) ausgebildet ist, wobei ein Teil (236) der Anschluss-Metallschicht (220) in der Bond-Pad-Öffnung (234) freigelegt ist; – wobei die Zwischenschicht-Dielektrikum-Schicht (214) zwischen dem besagten Teil (236) der Anschluss-Metallschicht (220) und dem Metall-Pad (226) angeordnet ist.
  2. Struktur nach Anspruch 1, bei der die Anschlussöffnung (228) nur an einer Seite (242a, 242b, 242c, 242d) des Metall-Pads (226) verläuft.
  3. Struktur nach Anspruch 1, bei der die Anschlussöffnung (228) entlang von vier Seiten (242a, 242b, 242c, 242d) des Metall-Pads (226) verläuft.
  4. Struktur nach Anspruch 1, bei der die Anschluss-Metallschicht (220) eine Kontakt-Metallschicht (222) und eine Barriereschicht (224) aufweist, wobei die Barriereschicht (224) auf der Zwischenschicht-Dielektrikum-Schicht (214) angeordnet ist.
  5. Verfahren zum Herstellen einer Bond-Pad-Struktur in einem Halbleiterchip, mit folgenden Schritten: – Ausbilden eines Metall-Pads (226) in einer ersten Zwischenschicht-Dielektrikum-Schicht (212), wobei das Metall-Pad (226) Kupfer aufweist; – Ausbilden einer zweiten Zwischenschicht-Dielektrikum-Schicht (214) über dem Metall-Pad (226); – Ausbilden einer Anschlussöffnung (228) in der zweiten Zwischenschicht-Dielektrikum-Schicht (214), wobei die Anschlussöffnung (228) auf dem Metall-Pad (226) angeordnet wird; – Ausbilden einer Anschluss-Metallschicht (220) in der Anschlussöffnung (228) und auf der zweiten Zwischenschicht-Dielektrikum-Schicht (214); – Ausbilden einer dielektrischen Überdeckung (216) auf der Anschluss-Metallschicht (220); – Ausbilden einer Bond-Pad-Öffnung (234) in der dielektrischen Überdeckung (216), wobei ein Teil (236) der Anschluss-Metallschicht (220) in der Bond-Pad-Öffnung (234) freigelegt ist; – wobei die zweite Zwischenschicht-Dielektrikum-Schicht (214) zwischen dem besagten Teil (236) der Anschluss-Metallschicht (220) und dem Metall-Pad (226) angeordnet wird.
  6. Verfahren nach Anspruch 5, bei dem der Schritt des Ausbildens der Anschluss-Metallschicht (220) folgende Schritte enthält: – Ausbilden einer Barriereschicht (224) an Seitenwänden und Bodenfläche der Anschlussöffnung (228) und auf der zweiten Zwischenschicht-Dielektrikum-Schicht (214); und – Ausbilden einer Kontakt-Metallschicht (222) auf der Barriereschicht (224).
  7. Verfahren nach Anspruch 5, ferner mit dem Schritt des Ausbildens einer Zwischen-Dielektrikum-Schicht (208) auf dem Metall-Pad (226) nach dem Schritt des Ausbildens des Metall-Pads (226) und vor dem Schritt des Ausbildens der zweiten Zwischenschicht-Dielektrikum-Schicht (214).
  8. Struktur in einem Halbleiterchip, mit: – einem Metall-Pad (226), das in einer Zwischenverbindungs-Metallschicht angeordnet ist, wobei das Metall-Pad (226) Kupfer aufweist; – einer Zwischenschicht-Dielektrikum-Schicht (214), die über dem Metall-Pad (226) angeordnet ist; – einer Zwischen-Dielektrikum-Schicht (208), die über der Zwischenschicht-Dielektrikum-Schicht (214) angeordnet ist; – einer Anschlussöffnung (228), die in der Zwischenschicht-Dielektrikum-Schicht (214) und der Zwischen-Dielektrikum-Schicht (208) ausgebildet ist, wobei die Anschlussöffnung (228) auf dem Metall-Pad (226) angeordnet ist; – einer Anschluss-Metallschicht (220), die auf der Zwischenschicht-Dielektrikum-Schicht (214) und in der Anschlussöffnung (228) angeordnet ist; – einer dielektrischen Überdeckung (216), die auf der Anschluss-Metallschicht (220) angeordnet ist; – einer Bond-Pad-Öffnung (234), die in der dielektrischen Überdeckung (216) ausgebildet ist, wobei ein Teil (236) der Anschluss-Metallschicht (220) in der Bond-Pad-Öffnung (234) freigelegt ist; – wobei die Zwischenschicht-Dielektrikum-Schicht (214) und die Zwischen-Dielektrikum-Schicht (208) zwischen dem besagten Teil (236) der Anschluss-Metallschicht (220) und dem Metall-Pad (226) angeordnet sind.
  9. Struktur nach Anspruch 8, bei der die Anschlussöffnung (228) nur an einer Seite (242a, 242b, 242c, 242d) des Metall-Pads (226) verläuft.
  10. Struktur nach Anspruch 8, bei der die Anschlussöffnung (228) entlang vier Seiten (242a, 242b, 242c, 242d) des Metall-Pads (226) verläuft.
DE112005001578T 2004-07-08 2005-04-29 Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur Ceased DE112005001578T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/887,585 2004-07-08
US10/887,585 US7242102B2 (en) 2004-07-08 2004-07-08 Bond pad structure for copper metallization having increased reliability and method for fabricating same
PCT/US2005/015320 WO2006016918A1 (en) 2004-07-08 2005-04-29 Bond pad structure for copper metallization having inceased reliability and method for fabricating same

Publications (1)

Publication Number Publication Date
DE112005001578T5 true DE112005001578T5 (de) 2007-05-24

Family

ID=34968152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005001578T Ceased DE112005001578T5 (de) 2004-07-08 2005-04-29 Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur

Country Status (8)

Country Link
US (1) US7242102B2 (de)
JP (1) JP2008505506A (de)
KR (1) KR100835382B1 (de)
CN (1) CN101006582A (de)
DE (1) DE112005001578T5 (de)
GB (1) GB2430802B (de)
TW (1) TWI368954B (de)
WO (1) WO2006016918A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
JP2007311432A (ja) * 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7652379B2 (en) * 2007-07-23 2010-01-26 National Semiconductor Corporation Bond pad stacks for ESD under pad and active under pad bonding
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
WO2009058143A1 (en) * 2007-10-31 2009-05-07 Agere Systems Inc. Bond pad support structure for semiconductor device
US7932608B2 (en) 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
CN101814477B (zh) * 2009-02-24 2012-08-22 台湾积体电路制造股份有限公司 利用钝化后互连结构形成的硅通孔
CN101937863B (zh) * 2009-07-03 2012-01-25 中芯国际集成电路制造(上海)有限公司 金属布线的制作方法
DE102009035437B4 (de) * 2009-07-31 2012-09-27 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
CN102013403B (zh) * 2009-09-04 2013-01-30 中芯国际集成电路制造(上海)有限公司 晶圆级芯片尺寸封装结构及其制造方法
EP2492675B1 (de) * 2011-02-28 2019-01-30 Nxp B.V. Biosensor-chip und herstellungsverfahren dafür
US8970046B2 (en) 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US8994181B2 (en) * 2011-08-18 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure to reduce bond pad corrosion
US8823175B2 (en) * 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
US9954051B2 (en) * 2015-10-12 2018-04-24 Applied Materials, Inc. Structure and method of fabricating three-dimensional (3D) metal-insulator-metal (MIM) capacitor and resistor in semi-additive plating metal wiring
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
US10727120B2 (en) * 2018-08-23 2020-07-28 Globalfoundries Inc. Controlling back-end-of-line dimensions of semiconductor devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
JPS6422039A (en) * 1987-07-17 1989-01-25 Hitachi Ltd Semiconductor device
JP2805245B2 (ja) * 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
KR100230428B1 (ko) 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
JP2974022B1 (ja) 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
JP2001110808A (ja) * 1999-10-12 2001-04-20 Sony Corp 半導体装置の製造方法
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP3719994B2 (ja) 2001-12-28 2005-11-24 株式会社東芝 半導体装置
JP2004172337A (ja) * 2002-11-20 2004-06-17 Sony Corp 半導体装置およびその製造方法
KR20040061970A (ko) 2002-12-31 2004-07-07 동부전자 주식회사 반도체소자의 패드 형성방법
JP2008003004A (ja) * 2006-06-23 2008-01-10 Ricoh Co Ltd 反応性物質の反応方法、その反応装置、及び基板

Also Published As

Publication number Publication date
GB2430802A (en) 2007-04-04
TW200608502A (en) 2006-03-01
WO2006016918A1 (en) 2006-02-16
GB0625713D0 (en) 2007-02-07
GB2430802B (en) 2009-01-14
US20060006552A1 (en) 2006-01-12
TWI368954B (en) 2012-07-21
KR20070040783A (ko) 2007-04-17
CN101006582A (zh) 2007-07-25
KR100835382B1 (ko) 2008-06-05
JP2008505506A (ja) 2008-02-21
US7242102B2 (en) 2007-07-10

Similar Documents

Publication Publication Date Title
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE102016115848B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE69721411T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE102006043484B4 (de) Fuse-Struktur und Verfahren zum Herstellen derselben
DE102004004532B4 (de) Halbleitervorrichtung
DE10319538B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10120408B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
WO2005020321A1 (de) Integrierte anschlussanordnung und herstellungsverfahren
EP1815238A1 (de) Elektrisches Bauelement
DE102005025452A1 (de) Halbleitervorrichtung mit einer Durchgangselektrode und Verfahren zu ihrer Herstellung
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE60202208T2 (de) Leistungskontakte zum aufschlag hoher ströme pro anschluss in siliziumtechnologie
DE102005049575A1 (de) Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102008052470A1 (de) Verfahren zum Prozessieren eines Kontaktpads, Verfahren zum Herstellen eines Kontaktpads und integriertes Schaltkreiselement
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE102015121482A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfür
EP0152557A1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
WO2004015773A2 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
DE102005036646A1 (de) Halbleiterchip und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20120214