JP3651765B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3651765B2
JP3651765B2 JP2000086383A JP2000086383A JP3651765B2 JP 3651765 B2 JP3651765 B2 JP 3651765B2 JP 2000086383 A JP2000086383 A JP 2000086383A JP 2000086383 A JP2000086383 A JP 2000086383A JP 3651765 B2 JP3651765 B2 JP 3651765B2
Authority
JP
Japan
Prior art keywords
film
refractory metal
layer
semiconductor device
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000086383A
Other languages
English (en)
Other versions
JP2001274162A (ja
Inventor
正亮 羽多野
孝公 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000086383A priority Critical patent/JP3651765B2/ja
Priority to TW090104917A priority patent/TW476990B/zh
Priority to KR10-2001-0014822A priority patent/KR100426555B1/ko
Priority to CNB011118695A priority patent/CN1230901C/zh
Priority to US09/816,177 priority patent/US6909191B2/en
Publication of JP2001274162A publication Critical patent/JP2001274162A/ja
Application granted granted Critical
Publication of JP3651765B2 publication Critical patent/JP3651765B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

【０００１】
【発明の属する技術分野】
本発明はＬＳＩに代表される半導体装置、特に配線用のＣｕ膜とパッド用のＡｌ膜との接続に関するものである。
【０００２】
【従来の技術】
図１０は、配線用のＣｕ膜とパッド用のＡｌ膜を有する従来の半導体装置の構造を示した断面図である。
【０００３】
図１０に示した例は、第１層領域（層間絶縁膜１１、バリア層１２、配線用金属膜１３）上に第２層領域（層間絶縁膜２１、バリア層２２、配線用Ｃｕ膜２３）を形成し、さらに第２層領域上に第３層領域（シリコン窒化膜３１、上層絶縁膜３２、バリア層３３、パッド用Ａｌ膜３４）を形成した状態を示している。
【０００４】
この図に示すように、配線用のＣｕ膜２３とパッド用のＡｌ膜３４との間にはバリア層３３が設けられている。このバリア層３３は、Ｃｕ膜２３とＡｌ膜３４との間の相互拡散を防止するためのものであり、バリアメタルとしてＴａＮ、ＮｂＮ、ＴｉＮ、ＶＮ等の高融点金属窒化物が用いられる。
【０００５】
しかしながら、上記従来技術では、Ａｌ膜３４をスパッタリング法等によって形成した場合に、Ａｌ膜３４に含まれるＡｌとバリア層３３に含まれるＮとが反応して絶縁物であるＡｌＮx が形成され、このＡｌＮx によって抵抗（特にビア抵抗）が上昇してしまうという問題があった。また、上層絶縁膜３２に用いるシリコン酸化膜とバリア層３３に用いる高融点金属窒化物膜との密着性が悪いため、両者間の隙間から酸素が侵入してＣｕ膜２３が酸化してしまうという問題もあった。
【０００６】
【発明が解決しようとする課題】
このように、配線用のＣｕ膜とパッド用のＡｌ膜との間の相互拡散を防止するために、従来は両者間にバリア層として高融点金属窒化物膜を設けていたが、ＡｌとＮとの反応によって形成されるＡｌＮx により抵抗が上昇してしまうという問題や、上層絶縁膜とバリア層との密着性が悪いためにＣｕ膜が酸化してしまうという問題があった。そのため、半導体装置の特性や信頼性の悪化の原因となっていた。
【０００７】
本発明は上記従来の課題に対してなされたものであり、配線用のＣｕ膜とこれに接続されるパッド用のＡｌ膜を有する半導体装置において、その特性や信頼性の向上をはかることが可能な構造を提供することを目的としている。
【０００８】
【課題を解決するための手段】
第１の発明は、配線層を構成するＣｕ膜と、このＣｕ膜上に形成された中間層と、この中間層上に形成されたパッド層となるＡｌ膜とを有する半導体装置であって、前記中間層は、高融点金属窒化物膜及びこの高融点金属窒化物膜上に形成された高融点金属膜からなることを特徴とする。
【０００９】
本発明によれば、Ａｌ膜と高融点金属窒化物膜との間に高融点金属膜が挟まれた構造となるため、Ａｌ膜に含まれるＡｌと高融点金属窒化物膜に含まれるＮとが反応して絶縁物であるＡｌＮx が形成されることを防止することができる。したがって、ＡｌＮx によって抵抗が上昇するという問題を防止することができ、特性に優れた半導体装置を得ることが可能となる。
【００１０】
第２の発明は、配線層を構成するＣｕ膜と、このＣｕ膜上に形成された中間層と、この中間層上に形成されたパッド層となるＡｌ膜とを有する半導体装置であって、前記中間層は、高融点金属膜及びこの高融点金属膜上に形成された高融点金属窒化物膜からなることを特徴とする。
【００１１】
本発明によれば、高融点金属窒化物膜下に高融点金属窒化物膜よりもシリコン酸化膜系絶縁膜等の絶縁膜に対する密着性に優れた高融点金属膜が形成されているため、中間層と中間層に接する絶縁膜との密着性が向上する。したがって、密着不良によって生じる隙間から酸素が侵入してＣｕ膜が酸化されるという問題を防止することができ、信頼性に優れた半導体装置を得ることが可能となる。
【００１２】
第１及び第２の発明において、前記高融点金属膜を構成する金属元素及び前記高融点金属窒化物膜を構成する金属元素は同一であることが好ましい。このように同一の高融点金属元素とすることにより、高融点金属膜及び高融点金属窒化物膜をスパッタリングによって形成する際に、同一のスパッタターゲットを用いることができるため、製造工程の短縮やコストの削減をはかることができる。
【００１３】
第１及び第２の発明において、前記高融点金属膜を構成する金属元素及び前記高融点金属窒化物膜を構成する金属元素はそれぞれ、Ｔａ（タンタル）、Ｎｂ（ニオブ）、Ｔｉ（チタン）及びＶ（バナジウム）の中から選択された金属元素であることが好ましい。
【００１４】
第３の発明は、配線層を構成するＣｕ膜と、このＣｕ膜上に形成された中間層と、この中間層上に形成されたパッド層となるＡｌ膜とを有する半導体装置であって、前記中間層は、第１の高融点金属膜、この第１の高融点金属膜上に形成された高融点金属窒化物膜及びこの高融点金属窒化物膜上に形成された第２の高融点金属膜からなることを特徴とする。
【００１５】
本発明によれば、第１の発明によって得られる効果と第２の発明によって得られる効果とを併せ持った、特性及び信頼性に優れた半導体装置を得ることが可能となる。
【００１６】
第３の発明において、前記第１の高融点金属膜を構成する金属元素、前記高融点金属窒化物膜を構成する金属元素及び前記第２の高融点金属膜を構成する金属元素は同一であることが好ましい。このように同一の高融点金属元素とすることにより、第１及び第２の高融点金属膜並びに高融点金属窒化物膜をスパッタリングによって形成する際に、同一のスパッタターゲットを用いることができるため、製造工程の短縮やコストの削減をはかることができる。
【００１７】
第３の発明において、前記第１の高融点金属膜を構成する金属元素、前記高融点金属窒化物膜を構成する金属元素及び前記第２の高融点金属膜を構成する金属元素はそれぞれ、Ｔａ、Ｎｂ、Ｔｉ及びＶの中から選択された金属元素であることがこのましい。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１９】
（実施形態１）
図１（ａ）〜図２（ｇ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【００２０】
まず、図１（ａ）に示すように、トランジスタ等の半導体素子（図示せず）が形成された半導体基板（図示せず）の主表面側に、第１層領域として層間絶縁膜１１、バリア層１２及び配線用の金属膜１３を形成し、さらに、第２層領域の層間絶縁膜２１（例えば、ＴＥＯＳ−ＳｉＯ2 膜若しくはＬｏｗ−ｋ（低誘電率）膜、或いはそれらの積層膜）を形成する。なお、ここでは便宜上、第１層領域としているが、その下側にさらに下層領域が存在していてもよい。
【００２１】
次に、図１（ｂ）に示すように、層間絶縁膜２１の加工を行って、ビア用の穴と配線用及びパッド用の溝を形成する。
【００２２】
次に、図１（ｃ）に示すように、バリア層（バリアメタル層）２２として高融点金属窒化物膜（ＴａＮ、ＮｂＮ等）を全面に形成し、さらにバリア層２２上にＣｕ膜２３を形成する。このＣｕ膜２３は、バリア層２２上にシード層となるＣｕ膜を形成した後、電解メッキ法によってＣｕ膜を形成することによって得られる。
【００２３】
次に、図１（ｄ）に示すように、ＣＭＰ法によって平坦化処理を行い、ビア用の穴と配線用及びパッド用の溝内にのみバリア層２２及びＣｕ膜２３を残置させ、第２層領域のビア、配線及びパッドを形成する。
【００２４】
その後、パッシベーション膜として例えばＴＥＯＳ−ＳｉＯ2 膜若しくはＬｏｗ−ｋ（低誘電率）膜等の絶縁膜を形成し、さらにアセンブリのためにパッド用の穴を形成すると、Ｃｕパッド部の表面が露出状態になるため、Ｃｕパッド部が酸化されるばかりでなく、時間が経過するにつれて酸化が進みＣｕ配線全体が酸化されてしまう。そのため、Ｃｕパッドが酸化されるのを防ぐために、さらに上層側に第３層領域としてＡｌパッド領域を形成する。本例では、このＡｌパッド領域の形成に、図２（ｅ）〜図２（ｇ）に示すようなデュアルダマシンプロセスを用いる。
【００２５】
図２（ｅ）に示すように、Ｃｕ膜２３に含まれるＣｕの拡散を防止するため、全面にシリコン窒化膜（プラズマＳｉＮ膜）３１を形成する。続いて、シリコン窒化膜膜３１上に上層絶縁膜３２（例えば、ＴＥＯＳ−ＳｉＯ2 膜若しくはＬｏｗ−ｋ（低誘電率）膜、或いはそれらの積層膜）を形成する。その後、シリコン窒化膜３１及び上層絶縁膜３２の加工を行って、ビア用の穴とパッド用の溝を形成する。
【００２６】
次に、図２（ｆ）に示すように、後述するような構造を有する中間層３３を全面に形成し、さらに中間層３３上にＡｌ膜３４をスパッタリング法（ロングスロースパッタリング或いはリフロースパッタリングが好ましい）等によって形成する。
【００２７】
さらに、図２（ｇ）に示すように、ＣＭＰ法によって平坦化処理を行い、ビア用の穴とパッド用の溝内にのみ中間層３３及びＡｌ膜３４を残置させ、第３領域のビア及びパッドを形成する。
【００２８】
図３（ａ）〜図３（ｃ）は、上述した中間層３３の構造のいくつかの例を示したものである。
【００２９】
図３（ａ）の構造は、中間層３３として、高融点金属窒化物膜３３ｂ（例えばＴａＮ膜等のバリアメタル膜）及び高融点金属膜３３ｃ（例えばＴａ膜等）の積層膜構造を用いた例である。このように、Ａｌ膜３４と高融点金属窒化物膜３３ｂとの間に高融点金属膜３３ｃを挟むことにより、Ａｌ膜３４に含まれるＡｌと高融点金属窒化物膜３３ｂに含まれるＮとが反応して絶縁物であるＡｌＮx が形成され、このＡｌＮx によって抵抗（特にビア抵抗）が上昇してしまうという問題を防止することができる。
【００３０】
図３（ｂ）の構造は、中間層３３として、高融点金属膜３３ａ（例えばＴａ膜等）及び高融点金属窒化物膜３３ｂ（例えばＴａＮ膜等）の積層膜構造を用いた例である。このような構造では、高融点金属窒化物膜３３ｂとシリコン酸化膜系絶縁膜からなる上層絶縁膜３２との間に密着性に優れた高融点金属膜３３ａが挟まれるため、中間層３３と上層絶縁膜３２との密着性が向上する。したがって、上層絶縁膜３２と中間層３３との密着不良によって両者間の隙間から酸素が侵入し、Ｃｕ膜２３が酸化してしまうという問題を防止することができる。
【００３１】
図３（ｃ）の構造は、中間層３３として、高融点金属膜３３ａ（例えばＴａ膜等）、高融点金属窒化物膜３３ｂ（例えばＴａＮ膜等）及び高融点金属膜３３ｃ（例えばＴａ膜等）の積層膜構造を用いた例であり、図３（ａ）及び図３（ｂ）の構造で得られる両方の効果を得ることができる。
【００３２】
なお、高融点金属膜３３ａ及び３３ｃにはそれぞれ、Ｔａ膜、Ｎｂ膜、Ｔｉ膜或いはＶ膜のいずれかを用いることが可能であり、高融点金属窒化物膜３３ｂには、ＴａＮ膜、ＮｂＮ膜、ＴｉＮ膜或いはＶＮ膜のいずれかを用いることが可能である。
【００３３】
また、上記図３（ａ）〜図３（ｃ）の各構造において、高融点金属膜に含まれる高融点金属元素と高融点金属窒化物膜に含まれる高融点金属元素と異ならせるようにしてもよいが、両者に含まれる高融点金属元素を同一にすることが好ましい。図３（ｃ）の構造では、高融点金属膜３３ａ、高融点金属窒化物膜３３ｂ及び高融点金属膜３３ｃそれぞれに含まれる高融点金属元素を同一にすることが好ましい。このように同一の高融点金属元素とすることにより、各膜をスパッタリングによって形成する際に、同一のスパッタターゲットを用いることができるため、製造工程の短縮やコストの削減をはかることができる。
【００３４】
また、高融点金属窒化物膜の膜厚は、バリア性の観点からは厚い方が好ましいが、抵抗（特にビア抵抗）及びＣＭＰの観点からは薄い方が好ましい。図４は、アニール条件を変えてＴａＮ膜厚とシート抵抗との関係を調べた結果である。この図からわかるように、Ｃｕ配線をＥＭ試験する場合の条件（４５０℃４ｍｉｎ（リフロースパッタリング相当時間）＋４００℃３０ｍｉｎ（シンター相当時間）＋３５０℃６ｈ（ＥＭ試験相当時間））では、ＴａＮ膜の膜厚は２０ｎｍ以上であることが好ましい。さらに熱ストレスが加わること（ＥＭ試験時間の増加に相当）を考慮すると、ＴａＮ膜の膜厚は４０ｎｍ以上であることが好ましい。また、Ｔａ膜の膜厚は、厚すぎるとＣＭＰが困難であるため、５ｎｍ以下であることが好ましい。
【００３５】
また、第３層領域の上層絶縁膜３２に形成されるビア用の穴パターンが第２層領域に形成されるパッド用の溝パターンの外側の領域にはみ出していると、図５に示すような不具合が生じる。すなわち、図２（ｅ）の工程で上層絶縁膜３２及びシリコン窒化膜３１をオーバーエッチングする時に、第２層領域の層間絶縁膜２１もエッチングされて、図５に示すような凹みが生じる。そのため、図２（ｆ）の工程で中間層３３及びＡｌ膜３４を堆積する際に、凹んだ領域にこれらの膜を完全に埋め込めないおそれがある。したがって、第３層領域におけるビア用の穴パターン全体が、第２層領域におけるパッド用の溝パターンの内側になるようにすることが好ましい。
【００３６】
また、Ａｌパッド部は、分割パッドとなっていることが好ましい。分割パッドとすることにより、バリアメタル等とシリコン酸化膜系絶縁膜の膨張係数の違いによる密着性の低下を緩和することができる。
【００３７】
図６は、ワイヤボンディング時における耐性を向上させるための構造を示したものである。すなわち、Ａｌ膜３４及び中間層３３からなるパッド部を延伸させ、延伸した領域にボンディングワイヤ４０を接続するようにしたものである。このような構造とすることにより、ワイヤボンディング時に中間層３３が突き破られたとしても、Ｃｕ膜２３とＡｌ膜３４との接続部分への影響を抑えることができる。
【００３８】
（実施形態２）
図７（ａ）〜図７（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示した工程断面図である。本実施形態は、第３層領域のＡｌパッド部の形成に、シングルダマシンプロセスを用いた場合の例である。途中の工程（図１（ｄ））までは第１の実施形態と同様であるため、それ以後の工程について説明する。
【００３９】
図１（ｄ）に示した工程の後、図７（ａ）に示すように、第１の実施形態と同様にして、全面にシリコン窒化膜（プラズマＳｉＮ膜）３１を形成する。続いて、シリコン窒化膜膜３１上に上層絶縁膜３２（例えば、ＴＥＯＳ−ＳｉＯ2 膜若しくはＬｏｗ−ｋ（低誘電率）膜、或いはそれらの積層膜）を形成する。その後、シリコン窒化膜３１及び上層絶縁膜３２の加工を行って、パッド用の溝を形成する。
【００４０】
次に、図７（ｂ）に示すように、中間層３３を全面に形成し、さらに中間層３３上にＡｌ膜３４をスパッタリング法（ロングスロースパッタリング或いはリフロースパッタリングが好ましい）等によって形成する。中間層３３については第１の実施形態と同様である。すなわち、中間層３３の構造は、図３（ａ）〜図３（ｃ）で示したような積層構造（高融点金属膜／高融点金属窒化物膜の積層構造、高融点金属窒化物膜／高融点金属膜の積層構造、或いは、高融点金属膜／高融点金属窒化物膜／高融点金属膜の積層構造）とする。また、高融点金属膜及び高融点金属窒化物膜に用いる材料及びその組み合わせについても第１の実施形態と同様である。
【００４１】
次に、図７（ｃ）に示すように、ＣＭＰ法によって平坦化処理を行い、パッド用の溝内にのみ中間層３３及びＡｌ膜３４を残置させ、第３領域のパッドを形成する。
【００４２】
図７（ｄ）は、図７（ｃ）に対応した構造の要部を示した断面図である。第３層領域の上層絶縁膜３２に形成されるパッド用の溝パターンが、第２層領域に形成されるパッド用の溝パターンの外側の領域にはみ出していると、第１の実施形態で述べたのと同様の不具合が生じる。したがって、図７（ｄ）に示すように、第３層領域におけるパッド用の溝パターン全体が、第２層領域におけるパッド用の溝パターンの内側になるようにすることが好ましい。
【００４３】
（実施形態３）
図８（ａ）〜図８（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示した工程断面図である。本実施形態は、第３層領域のＡｌパッド部の形成に、ビアプロセス及びＲＩＥプロセスを用いた場合の例である。途中の工程（図１（ｄ））までは第１の実施形態と同様であるため、それ以後の工程について説明する。
【００４４】
図１（ｄ）に示した工程の後、図８（ａ）に示すように、第１の実施形態と同様にして、全面にシリコン窒化膜（プラズマＳｉＮ膜）３１を形成する。続いて、シリコン窒化膜３１上に上層絶縁膜３２（例えば、ＴＥＯＳ−ＳｉＯ2 膜若しくはＬｏｗ−ｋ（低誘電率）膜、或いはそれらの積層膜）を形成する。その後、シリコン窒化膜３１及び上層絶縁膜３２の加工を行って、ビア用の穴を形成する。
【００４５】
次に、図８（ｂ）に示すように、中間層３３を全面に形成し、さらに中間層３３上にＡｌ膜３４をスパッタリング法（ロングスロースパッタリング或いはリフロースパッタリングが好ましい）等によって形成する。中間層３３については第１の実施形態と同様である。すなわち、中間層３３の構造は、図３（ａ）〜図３（ｃ）で示したような積層構造（高融点金属膜／高融点金属窒化物膜の積層構造、高融点金属窒化物膜／高融点金属膜の積層構造、或いは、高融点金属膜／高融点金属窒化物膜／高融点金属膜の積層構造）とする。また、高融点金属膜及び高融点金属窒化物膜に用いる材料及びその組み合わせについても第１の実施形態と同様である。
【００４６】
次に、図７（ｃ）に示すように、レジストマスク（図示せず）を用いてＡｌ膜３４及び中間層３３をエッチングし、第３領域のパッドを形成する。
【００４７】
図８（ｄ）は、図８（ｃ）に対応した構造の要部を示した断面図である。第３層領域の上層絶縁膜３２に形成されるビア用の穴パターンが、第２層領域に形成されるパッド用の溝パターンの外側の領域にはみ出していると、第１の実施形態で述べたのと同様の不具合が生じる。したがって、図８（ｄ）に示すように、第３層領域におけるビア用の穴パターン全体が、第２層領域におけるパッド用の溝パターンの内側になるようにすることが好ましい。
【００４８】
（実施形態４）
図９（ａ）〜図９（ｃ）は、本発明の第４の実施形態に係る半導体装置の製造方法を示した工程断面図である。本実施形態は、第３層領域のＡｌパッド部の形成に、ＲＩＥプロセスを用いた場合の例である。途中の工程（図１（ｄ））までは第１の実施形態と同様であるため、それ以後の工程について説明する。
【００４９】
図１（ｄ）に示した工程の後、図９（ａ）に示すように、中間層３３を全面に形成し、さらに中間層３３上にＡｌ膜３４をスパッタリング法（ロングスロースパッタリングが好ましい）等によって形成する。中間層３３については第１の実施形態と同様である。すなわち、中間層３３の構造は、図３（ａ）〜図３（ｃ）で示したような積層構造（高融点金属膜／高融点金属窒化物膜の積層構造、高融点金属窒化物膜／高融点金属膜の積層構造、或いは、高融点金属膜／高融点金属窒化物膜／高融点金属膜の積層構造）とする。また、高融点金属膜及び高融点金属窒化物膜に用いる材料及びその組み合わせについても第１の実施形態と同様である。
【００５０】
その後、図９（ｂ）に示すように、レジストマスク（図示せず）を用いてＡｌ膜３４及び中間層３３をエッチングし、第３領域のパッドを形成する。
【００５１】
図９（ｃ）は、図９（ｂ）に対応した構造の要部を示した断面図である。第３層領域のＡｌパッドのパターンによって、第２層領域に形成されたＣｕパッドのパターンが覆われていないと、第２層領域に形成されたＣｕパッドが酸化されるという不具合が生じる。したがって、図９（ｃ）に示すように、第３層領域におけるパッドパターンが第２層領域におけるパッドパターンの全体を覆う、言い換えると、第２層領域におけるパッドパターン全体が第３層領域におけるパッドパターンの内側になるようにすることが好ましい。
【００５２】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【００５３】
【発明の効果】
本発明によれば、配線層を構成するＣｕ膜とパッド層となるＡｌ膜との間に設ける中間層を、高融点金属膜と高融点金属窒化物膜との積層構造とすることにより、特性や信頼性に優れた半導体装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法の一部を示した工程断面図。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法の一部を示した工程断面図。
【図３】本発明の第１の実施形態に係る半導体装置の主要部における各種構造を示した断面図。
【図４】ＴａＮ膜厚とシート抵抗との関係を示した図。
【図５】パッド間の接続における好ましくない状態について示した図。
【図６】本発明の実施形態においてワイヤボンディング時における耐性を向上させるための構造を示した図。
【図７】本発明の第２の実施形態に係る半導体装置の製造方法の一部を示した工程断面図。
【図８】本発明の第３の実施形態に係る半導体装置の製造方法の一部を示した工程断面図。
【図９】本発明の第４の実施形態に係る半導体装置の製造方法の一部を示した工程断面図。
【図１０】従来技術に係る半導体装置の構造を示した断面図。
【符号の説明】
１１、２１…層間絶縁膜
１２、２２…バリア層
１３…金属膜
２３…Ｃｕ膜
３１…シリコン窒化膜
３２…上層絶縁膜
３３…中間層
３３ａ、３３ｃ…高融点金属膜
３３ｂ…高融点金属窒化物膜
３４…Ａｌ膜
４０…ボンディングワイヤ

Claims (6)

  1. 半導体基板の主表面側に設けられ、配線層を構成するＣｕ膜と、
    少なくとも前記Ｃｕ膜上に設けられ、前記Ｃｕ膜上に形成されたＴａＮ膜及びこのＴａＮ膜上に形成されたＴａ膜を有し、前記ＴａＮ膜の膜厚が２０ｎｍ以上である中間層と、
    前記Ｔａ膜上に形成され、パッド層となるＡｌ膜と、
    を備えたことを特徴とする半導体装置。
  2. 半導体基板の主表面側に設けられ、配線層を構成するＣｕ膜と、
    少なくとも前記Ｃｕ膜上に設けられ、前記Ｃｕ膜上に形成されたＴａＮ膜及びこのＴａＮ膜上に形成されたＴａ膜を有する中間層と、
    前記Ｔａ膜上に形成され、パッド層となり、その下に前記Ｃｕ膜が形成されていない水平方向に延伸した部分を有するＡｌ膜と、
    前記Ａｌ膜の前記水平方向に延伸した部分に接続されたボンディングワイヤと、
    を備えたことを特徴とする半導体装置。
  3. 前記Ａｌ膜はその下に前記Ｃｕ膜が形成されている部分を有し、該部分にはボンディングワイヤが接続されていないことを特徴とする請求項２に記載の半導体装置。
  4. 前記ＴａＮ膜の膜厚は２０ｎｍ以上であることを特徴とする請求項２に記載の半導体装置。
  5. 前記Ｔａ膜の膜厚は５ｎｍ以下であることを特徴とする請求項１、２又は４に記載の半導体装置。
  6. 前記Ａｌ膜は前記Ｃｕ膜に向かって垂直方向に延伸した複数の部分を有し、前記中間層は前記Ａｌ膜の前記垂直方向に延伸した複数の部分と前記Ｃｕ膜との間に設けられたことを特徴とする請求項１又は２に記載の半導体装置。
JP2000086383A 2000-03-27 2000-03-27 半導体装置 Expired - Fee Related JP3651765B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000086383A JP3651765B2 (ja) 2000-03-27 2000-03-27 半導体装置
TW090104917A TW476990B (en) 2000-03-27 2001-03-02 Semiconductor device
KR10-2001-0014822A KR100426555B1 (ko) 2000-03-27 2001-03-22 반도체 장치
CNB011118695A CN1230901C (zh) 2000-03-27 2001-03-22 半导体装置
US09/816,177 US6909191B2 (en) 2000-03-27 2001-03-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000086383A JP3651765B2 (ja) 2000-03-27 2000-03-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2001274162A JP2001274162A (ja) 2001-10-05
JP3651765B2 true JP3651765B2 (ja) 2005-05-25

Family

ID=18602561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086383A Expired - Fee Related JP3651765B2 (ja) 2000-03-27 2000-03-27 半導体装置

Country Status (5)

Country Link
US (1) US6909191B2 (ja)
JP (1) JP3651765B2 (ja)
KR (1) KR100426555B1 (ja)
CN (1) CN1230901C (ja)
TW (1) TW476990B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP3802002B2 (ja) * 2003-03-27 2006-07-26 三星電子株式会社 半導体装置の製造方法
KR100564430B1 (ko) * 2003-07-16 2006-03-28 주식회사 하이닉스반도체 유기 반사 방지막 중합체, 이의 제조 방법 및 이를함유하는 반사 방지막 조성물
US20050206007A1 (en) * 2004-03-18 2005-09-22 Lei Li Structure and method for contact pads having a recessed bondable metal plug over of copper-metallized integrated circuits
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US8319343B2 (en) 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
JP2007266073A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 半導体装置及びその製造方法
JP2008091835A (ja) * 2006-10-05 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
KR100824622B1 (ko) 2006-11-27 2008-04-24 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100885186B1 (ko) 2007-05-03 2009-02-23 삼성전자주식회사 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법
KR100914982B1 (ko) 2008-01-02 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
CN101630667A (zh) 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN105826213B (zh) * 2015-01-06 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498121A (en) * 1983-01-13 1985-02-05 Olin Corporation Copper alloys for suppressing growth of Cu-Al intermetallic compounds
JPS63128648A (ja) * 1986-11-18 1988-06-01 Seiko Epson Corp 半導体装置
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
JPH06236878A (ja) * 1993-02-09 1994-08-23 Kawasaki Steel Corp 金属配線
US5455195A (en) * 1994-05-06 1995-10-03 Texas Instruments Incorporated Method for obtaining metallurgical stability in integrated circuit conductive bonds
JPH0817913A (ja) 1994-06-24 1996-01-19 Sony Corp 埋め込み構造、埋め込み構造の形成方法、埋め込み構造を有する半導体装置、及び該半導体装置の製造方法
JP2725611B2 (ja) 1994-10-19 1998-03-11 株式会社デンソー 半導体装置
US20020033533A1 (en) 1994-11-14 2002-03-21 Marvin Liao Interconnect structure for use in an integrated circuit
EP0751566A3 (en) * 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5918149A (en) * 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
KR100215846B1 (ko) 1996-05-16 1999-08-16 구본준 반도체장치의 배선형성방법
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
US6057237A (en) * 1997-04-29 2000-05-02 Applied Materials, Inc. Tantalum-containing barrier layers for copper
KR100470923B1 (ko) * 1997-05-16 2005-05-10 매그나칩 반도체 유한회사 반도체장치의금속배선형성방법
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
JP3605291B2 (ja) 1997-08-29 2004-12-22 株式会社日立製作所 半導体集積回路装置
JPH11111842A (ja) * 1997-09-30 1999-04-23 Sony Corp 多層配線構造およびその製造方法
JPH11121615A (ja) 1997-10-08 1999-04-30 Sony Corp 半導体装置及びその製造方法
KR19990040755A (ko) * 1997-11-19 1999-06-05 김영환 반도체 소자의 금속 배선층 콘택 형성 방법
US6117769A (en) * 1998-08-11 2000-09-12 Advanced Micro Devices, Inc. Pad structure for copper interconnection and its formation
US6187680B1 (en) * 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
US6150272A (en) * 1998-11-16 2000-11-21 Taiwan Semiconductor Manufacturing Company Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
US6346745B1 (en) * 1998-12-04 2002-02-12 Advanced Micro Devices, Inc. Cu-A1 combined interconnect system
US6124203A (en) * 1998-12-07 2000-09-26 Advanced Micro Devices, Inc. Method for forming conformal barrier layers
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
TW426980B (en) * 1999-01-23 2001-03-21 Lucent Technologies Inc Wire bonding to copper
US6320263B1 (en) * 1999-02-18 2001-11-20 Advanced Micro Devices, Inc. Semiconductor metalization barrier and manufacturing method therefor
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
JP2001015516A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
US6312830B1 (en) * 1999-09-02 2001-11-06 Intel Corporation Method and an apparatus for forming an under bump metallization structure
US6350667B1 (en) * 1999-11-01 2002-02-26 Taiwan Semiconductor Manufacturing Company Method of improving pad metal adhesion
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6362531B1 (en) * 2000-05-04 2002-03-26 International Business Machines Corporation Recessed bond pad
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6560862B1 (en) * 2001-02-06 2003-05-13 Taiwan Semiconductor Manufacturing Company Modified pad for copper/low-k

Also Published As

Publication number Publication date
CN1377082A (zh) 2002-10-30
US20010023988A1 (en) 2001-09-27
TW476990B (en) 2002-02-21
US6909191B2 (en) 2005-06-21
CN1230901C (zh) 2005-12-07
KR20010090729A (ko) 2001-10-19
JP2001274162A (ja) 2001-10-05
KR100426555B1 (ko) 2004-04-08

Similar Documents

Publication Publication Date Title
JP3651765B2 (ja) 半導体装置
KR100835382B1 (ko) 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조 및 그것의 제조 방법
US6747355B2 (en) Semiconductor device and method for manufacturing the same
US20130056868A1 (en) Routing under bond pad for the replacement of an interconnect layer
US7122902B2 (en) Semiconductor device
KR20000076908A (ko) 반도체 장치 및 그 제조 방법
KR20030035909A (ko) 반도체장치 및 그 제조방법
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2001217242A (ja) 半導体装置およびその製造方法
JP5214913B2 (ja) 半導体装置
JP5117112B2 (ja) 半導体装置
JP3659112B2 (ja) 半導体装置およびその製造方法
US8013442B2 (en) Semiconductor device and manufacturing method thereof
US7498677B2 (en) Semiconductor device
US9490207B2 (en) Semiconductor device having a copper wire within an interlayer dielectric film
US20080237853A1 (en) Semiconductor device and manufacturing method of the same
JP3062464B2 (ja) 半導体装置
JP3106493B2 (ja) 半導体装置
JP3647631B2 (ja) 半導体装置及びその製造方法
JPH1074838A (ja) 多層配線半導体装置とその製造方法
JP2515408B2 (ja) バイポ−ラ型半導体装置
JP3463961B2 (ja) 半導体装置
JPH10116901A (ja) 半導体装置及びその製造方法
JPH0831940A (ja) 半導体装置およびその製造方法
JP2008066451A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050217

R151 Written notification of patent or utility model registration

Ref document number: 3651765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees