JP2008066451A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008066451A
JP2008066451A JP2006241551A JP2006241551A JP2008066451A JP 2008066451 A JP2008066451 A JP 2008066451A JP 2006241551 A JP2006241551 A JP 2006241551A JP 2006241551 A JP2006241551 A JP 2006241551A JP 2008066451 A JP2008066451 A JP 2008066451A
Authority
JP
Japan
Prior art keywords
nitride film
copper
semiconductor device
copper wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006241551A
Other languages
English (en)
Inventor
Mitsuhide Kori
充秀 郡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006241551A priority Critical patent/JP2008066451A/ja
Publication of JP2008066451A publication Critical patent/JP2008066451A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】イオンマイグレーションなどによる銅配線間の短絡を抑制可能な半導体装置を提供する。
【解決手段】半導体装置１は、第１窒化膜４と、銅配線５と、第２窒化膜６と、保護膜７と、バリア層８と、接着層９と、ワイヤ１０とを備えている。第１窒化膜４は、ＳｉＮからなり、銅配線５の下面の一部を覆うとともに、隣接する銅配線５間にわたって形成されている。第２窒化膜６は、第１窒化膜４と同じＳｉＮからなり、銅配線５の側面を覆うとともに、隣接する銅配線５間にわたって第１窒化膜４と接触するように形成されている。
【選択図】図１

Description

本発明は、銅配線を有する半導体装置に関する。
従来、低抵抗化を実現可能な銅配線を複数備えた半導体装置が知られている。そして、これらの銅配線を保護するための様々な技術が知られている。その一つとして、樹脂製の膜により銅配線の表面を覆う技術が知られているが、樹脂は粒子が粗いために水分を吸収しやすいといった問題があった。このためイオン化しやすい銅が、樹脂に吸収された水分によりイオンマイグレーションを起こし、隣接する銅配線同士が短絡するといった問題があった。そこで、銅のイオンマイグレーションによる銅配線同士の短絡を防ぐために、緻密な構造を有し水分をほとんど吸収しない窒化物により銅配線を覆う技術が提案されている。
例えば、特許文献１には、ダマシン法により誘電体内に形成された銅配線と、銅配線の側面及び下面を覆う窒化タンタルと、銅配線の上面の一部を覆い一部が窒化タンタルと接触するように形成された窒化シリコンとを備えた半導体装置が開示されている。この半導体装置では、窒化タンタルと窒化シリコンによって銅配線を覆っているので、水分を吸収しやすい樹脂で銅配線を覆った場合に比べて、イオンマイグレーションによる銅配線同士の短絡を抑制することができた。
特開２００１−３１９９４６号公報
しかしながら、特許文献１の半導体装置では、導電性を有する窒化タンタルにより銅配線の側面を覆っているため、隣接する銅配線間が絶縁されているのではなく、隣接する窒化タンタル間のみが絶縁されていることになるので、隣接する銅配線間において絶縁されている領域が短い。このため、イオンマイグレーションにより銅が窒化タンタル間のみを移動すれば銅配線同士が短絡されるので、銅配線間での短絡を充分に防ぐことができないといった課題がある。
本発明は、上述した課題を解決するために創案されたものであり、イオンマイグレーションなどによる銅配線間の短絡をより抑制可能な半導体装置を提供することを目的としている。
上記目的を達成するために、請求項１記載の発明は、半導体素子と配線のうち最上層に形成された複数の銅配線とを備えた半導体装置において、前記銅配線の下面の一部を覆う絶縁性の第１窒化膜と、前記銅配線の少なくとも側面を覆う絶縁性の第２窒化膜とを備え、前記第１窒化膜と前記第２窒化膜とは、隣接する前記銅配線間で少なくとも一部が接触していることを特徴とする半導体装置である。
また、請求項２記載の発明は、前記第１窒化膜及び第２窒化膜は、同じ窒化物からなることを特徴とする請求項１に記載の半導体装置である。
また、請求項３記載の発明は、前記第１窒化膜及び前記第２窒化膜は、互いが接触するように隣接する前記銅配線間にわたって形成されていることを特徴とする請求項１又は２のいずれか１項に記載の半導体装置である。
また、請求項４記載の発明は、前記銅配線の酸化及び拡散を防止するための第１バリア層及び接着層を備え、前記第１バリア層及び前記接着層は、前記銅配線よりも面積が大きく前記銅配線を覆うように形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置である。尚、第１バリア層は、銅配線上に直接的又は間接的に形成されているものを含む。
また、請求項５記載の発明は、前記銅配線と前記第１バリア層の間には、第２バリア層が形成されていることを特徴とする請求項４に記載の半導体装置である。
本発明によれば、銅配線の下面を覆う第１窒化膜と銅配線の側面を覆う第２窒化膜とが隣接する銅配線間において接触するように形成されているので、イオンマイグレーションの原因となる水分の経路を隣接する銅配線間において遮断することができる。これにより銅配線を構成する銅のイオンマイグレーションを抑制することができるので、隣接する銅配線同士が短絡することを抑制できる。更に、第１窒化膜及び第２窒化膜が絶縁性を有するので、隣接する銅配線間の全域が絶縁される。このため、導電性の窒化タンタルなどにより銅配線を覆った場合に比べて、隣接する銅配線間において絶縁されている領域が長くなるので、隣接する銅配線間の短絡をより抑制することができる。
また、第１窒化膜及び第２窒化膜を同じ窒化物により構成することによって、熱により膨張・収縮した場合でも、第１窒化膜及び第２窒化膜が同じように膨張・収縮するので、第１窒化膜及び第２窒化膜の接触領域が剥離することを防止できる。
また、隣接する銅配線間にわたって互いが接触するように第１窒化膜及び第２窒化膜を形成することによって、隣接する銅配線間において第１窒化膜及び第２窒化膜により遮断される水分の経路が長くなるので、銅のイオンマイグレーションをより抑制することができる。
また、第１バリア層及び接着層を銅配線よりも面積が大きくなるように形成することによって、銅配線の酸化及び拡散を確実に抑制することができる。
また、銅配線上に第１バリア層及び第２バリア層を形成することにより、銅配線の酸化及び拡散をより抑制することができる。
以下、図面を参照して本発明をＬＳＩに適用した第１実施形態による半導体装置について説明する。図１は、本発明の第１実施形態による半導体装置の断面図である。
図１に示すように、半導体装置１は、複数の半導体素子（図示略）が形成された半導体素子層２と、配線層３と、第１窒化膜４と、銅配線５と、第２窒化膜６と、保護膜７と、バリア層（請求項記載の第１バリア層に相当）８と、接着層９と、ワイヤ１０とを備えている。
配線層３は、３層構造のアルミニウム配線１５と、アルミニウム配線１５同士を接続するタングステン又はアルミニウムからなるビア１６と、ＳｉＯ２からなりアルミニウム配線１５間を絶縁するための層間絶縁膜１７とを備えている。尚、アルミニウム配線１５の層構造は、３層に限定されるものではなく、３層以外の多層構造にしてもよい。
第１窒化膜４は、約０．５μｍ〜約４．０μｍの厚みを有する絶縁性のＳｉＮからなり配線層３上に形成されている。第１窒化膜４は、各銅配線５の下面の一部を覆うとともに、隣接する銅配線５と銅配線５との間にわたって形成されている。
銅配線５は、低抵抗化を実現するために約１０μｍの厚みを有し、半導体素子層２に形成された半導体素子等を互いに接続するためのものである。銅配線５は、アルミニウム配線１５よりも上層、即ち、配線のうちで最上層に形成されている。銅配線５の下面のうち、第１窒化膜４から露出している領域は、配線層３のアルミニウム配線１５と接続されるように形成されている。
第２窒化膜６は、約０．５μｍ〜約４．０μｍの厚みを有し、第１窒化膜４と同じ絶縁性のＳｉＮからなる。第２窒化膜６は、各銅配線５の側面を覆うとともに、隣接する銅配線５と銅配線５との間にわたって形成されている。ここで、銅のイオンマイグレーションの原因となる、銅配線５と第２窒化膜６の界面の上端部から浸入してきた水分による経路が銅配線５間に形成されることを防止するために、第１窒化膜４と第２窒化膜６は、隣接する銅配線５間にわたって互いに接触し、水分の侵入を防止できるように構成されている。
保護膜７は、銅配線５や窒化膜４、６などを物理的な破損から保護するためのものである。保護膜７は、キレート剤を含むＰＢＯ（ポリベンゾオキサゾール）からなり、隣接する銅配線５間に形成された第２窒化膜６の凹部を埋めるように形成されている。ここで、銅配線５、第２窒化膜６及び保護膜７の上面は、後述するＣＭＰ法（化学的機械的研磨法）により平坦化されている。
バリア層８は、銅配線５の酸化及び拡散を防止しつつ、ワイヤ１０と銅配線５とを電気的に接続するためのものである。バリア層８は、銅配線５上に形成され、約０．０５μｍの厚みを有し、銅が拡散しにくいＴｉＷ、Ｔｉ又はＴｉＮなどからなる。
接着層９は、金からなるワイヤ１０との接着性の低い銅配線５に代わってワイヤ１０との接着性を高めつつ、ワイヤ１０と銅配線５とを電気的に接続するためのものである。接着層９は、バリア層８上に同じ幅で形成され、約０．２μｍ〜約４．０μｍの厚みを有し、ＡｌＣｕ、Ａｌ又はＡｌＳｉＣｕなどからなる。ここで、バリア層８及び接着層９の面積が銅配線５の面積に比べて大きくなるように、バリア層８及び接着層９は形成されている。
次に、上述の半導体装置の製造方法について図２〜図５を参照して説明する。尚、図２〜図５は、各製造工程での半導体装置の断面図である。
まず、図２に示すように、半導体素子を含む半導体素子層２を形成した後、アルミニウム配線１５を含む配線層３を形成する。その後、プラズマＣＶＤによりＳｉＮからなる第１窒化膜４を形成する。そして、銅配線５とアルミニウム配線１５とを電気的に接続するために、アルミニウム配線１５の一部が露出するように、第１窒化膜４をパターニングする。
次に、図３に示すように、スパッタ法により、銅配線５を成長させるための約０．１μｍ〜約１．０μｍの厚みの銅シード層（図示略）を露出している配線層３及び第１窒化膜４上の全面に形成し、その後、銅配線５を成長させない領域にのみレジスト膜１９を形成する。次に、電解メッキ法により銅配線５を、レジスト膜１９により覆われていない銅シード層上に成長させる。そして、レジスト膜１９を除去し、更に、レジスト膜１９の除去により露出した銅シード層もエッチングにより除去する。
次に、図４に示すように、ＳｉＮからなる第２窒化膜６をプラズマＣＶＤにより全面に形成する。その後、第２窒化膜６の上にＰＢＯ原料を塗布した後、ベークにより溶媒を蒸発させて保護膜７を硬化させる。
次に、図５に示すように、保護膜７及び第２窒化膜６をＣＭＰ法により、銅配線５が露出するまで研磨する。
次に、バリア層８及び接着層９を全面に形成した後、図１に示すように、銅配線５よりも面積が大きくなるように接着層９及びバリア層８を順にエッチングして、パターニングする。その後、接着層９の所定の領域にワイヤ１０を接着した後、全体をモールド樹脂（図示略）によって覆って半導体装置１が完成する。
上述したように、第１実施形態による半導体装置１では、第１窒化膜４及び第２窒化膜６を絶縁性のＳｉＮにより構成しているので、隣接する銅配線５間の全域において絶縁することができる。このため、導電性の窒化膜により銅配線を覆った場合に比べ、絶縁されている領域が長くなるので、隣接する銅配線５同士を短絡させるのに必要な距離を長くすることができる。この結果、銅のイオンマイグレーションなどによる隣接する銅配線５同士の短絡を抑制することができる。
また、隣接する銅配線５間にわたって第１窒化膜４及び第２窒化膜６を接触するように形成することにより、イオンマイグレーションの原因となる浸入してくる水分の経路を銅配線５間の全域で遮断することができる。これにより、隣接する銅配線５間の全域で銅のイオンマイグレーションを防止することができるので、より銅配線５同士の短絡を防止できる。
また、第１窒化膜４及び第２窒化膜６を同じＳｉＮによって構成することにより、熱により両窒化膜４、６が膨張・収縮した場合でも、両窒化膜４、６が同じように膨張・収縮するので、銅配線５間における第１窒化膜４と第２窒化膜６との接触領域での剥離を防止できる。これにより、水分の経路を確実に防ぐことができるので、イオンマイグレーションをより抑制することができる。
また、バリア層８及び接着層９を銅配線５よりも面積が大きくなるように形成することによって、銅の酸化及び拡散を確実に抑制することができる。
また、ＣＭＰ法により第２窒化膜６及び保護膜７を除去することによって、銅配線５、第２窒化膜６及び保護膜７の上面の平坦性を向上させることができるので、バリア層８及び接着層９の厚みを均一に形成することができる。更に、ＣＭＰ法によりマスクを使わずに第２窒化膜６及び保護膜７を除去して銅配線５を露出させることができるので、製造工程を簡略化することができる。
次に、第１実施形態の一部を変更した第２実施形態による半導体装置について説明する。尚、図６は、本発明の第２実施形態による半導体装置の断面図である。また、第１実施形態と同じ構成には、同じ符号を付けて説明を省略する。
図６に示すように、半導体装置１Ａは、銅配線５とバリア層８との間にバリア層（請求項記載の第２バリア層に相当）２０が形成されている。バリア層２０は、銅配線５の酸化及び拡散を防止することができ、イオンマイグレーションを起こしにくい、例えば、Ｎｉ、Ｗ、Ｃｏ、Ｃｒ、Ｔｉ、Ｍｏ及びこれらを含む合金からなる。
次に、半導体装置１Ａの製造方法について、図７を参照して説明する。図７は、製造工程での半導体装置の断面図である。
まず、第１実施形態と同様に配線層３上に第１窒化膜４を形成し、パターニングする（図２参照）。
次に、図７に示すように、露出している配線層３及び第１窒化膜４上に銅シード層（図示略）をスパッタ法により形成した後、所望の領域にレジスト膜２１を形成する。その後、電解メッキ法により銅配線５及びバリア層２０を露出している銅シード層上に形成する。そして、レジスト膜２１及びレジスト膜２１の除去により露出した銅シード層を除去する。
次に、第２窒化膜６及び保護膜７を順に全面に形成した後、ＣＭＰ法によりバリア層２０が露出するまで保護膜７及び第２窒化膜６を除去する。その後、バリア層８及び接着層９を全面に形成した後、パターニングする。最後に、接着層９の所定の領域にワイヤ１０を接着して、図６に示す半導体装置１Ａが完成する。
上述したように、第２実施形態による半導体装置１Ａでは、銅配線５とバリア層８の間に、例えば、Ｎｉ、Ｗ、Ｃｏ、Ｃｒ、Ｔｉ、Ｍｏ及びこれらを含む合金からなるバリア層２０を形成しているので、バリア層８及び接着層９を形成する際などにおいて、銅配線５の酸化及び拡散をより防止することができる。
次に、第１実施形態の製造工程の一部を変更した第３実施形態による半導体装置について図面を参照して説明する。尚、図８及び図９は、本発明の第３実施形態による各製造工程での半導体装置の断面図である。また、第１実施形態と同様の構成には同じ符号を付けて説明を省略する。
第３実施形態における半導体装置の製造方法においては、第１実施形態の保護膜を全面に形成する工程まで同じ工程である（図４参照）。
次に、図８に示すように、第２窒化膜６が露出するまで保護膜７をウェットエッチングにより除去した後、銅配線５が露出するまで第２窒化膜６をドライエッチングにより除去する（エッチバック工程）。
次に、バリア層８及び接着層９を全面に形成した後、図９に示すように、バリア層８及び接着層９をパターニングする。最後に、接着層９の所定の領域にワイヤ１０を接着して半導体装置１Ｂが完成する。
上述したように、第３実施形態の半導体装置の製造方法においては、安価で技術的に容易なエッチバック法により第２窒化膜６及び保護膜７を除去しているので、製造コストを削減すると共に、製造工程を簡略化することができる。更に、エッチバック法によりマスクを使わずに第２窒化膜６及び保護膜７を除去することができるので、製造工程を簡略化することができる。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
上述の実施形態では、第１窒化膜４及び第２窒化膜６をＳｉＮで構成したが、両窒化膜４、６を構成する材料はＳｉＮに限定されるものではなく、絶縁性の窒化物により構成すればよい。但し、第１窒化膜を構成する材料と第２窒化膜を構成する材料は、熱膨張係数が近い材料が好ましく、更には、両窒化膜を同じ材料で構成することが、より好ましい。
また、上述の実施形態では、第１窒化膜４及び第２窒化膜６を隣接する銅配線５間にわたって形成したが、第１窒化膜及び第２窒化膜を銅配線間の一部にのみ互いが接触するように形成してもよい。
また、上述した第２実施形態では、ＣＭＰ法により第２窒化膜６及び保護膜７の一部を除去したが、第３実施形態のようにエッチバック工程により第２窒化膜６及び保護膜７の一部を除去してもよい。
また、上述の実施形態では、本発明をＬＳＩに適用した例を示したが、ディスクリート半導体など他の半導体装置に本発明を適用してもよい。
本発明の第１実施形態による半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 本発明の第２実施形態による半導体装置の断面図である。 製造工程での半導体装置の断面図である。 本発明の第３実施形態による各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。
符号の説明
１、１Ａ、１Ｂ 半導体装置
２ 半導体素子層
３ 配線層
４ 第１窒化膜
５ 銅配線
６ 第２窒化膜
７ 保護膜
８ バリア層
９ 接着層
１０ ワイヤ
１５ アルミニウム配線
１６ ビア
１７ 層間絶縁膜
２０ バリア層

Claims (5)

  1. 半導体素子と配線のうち最上層に形成された複数の銅配線とを備えた半導体装置において、
    前記銅配線の下面の一部を覆う絶縁性の第１窒化膜と、
    前記銅配線の少なくとも側面を覆う絶縁性の第２窒化膜とを備え、
    前記第１窒化膜と前記第２窒化膜とは、隣接する前記銅配線間で少なくとも一部が接触していることを特徴とする半導体装置。
  2. 前記第１窒化膜及び第２窒化膜は、同じ窒化物からなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１窒化膜及び前記第２窒化膜は、互いが接触するように隣接する前記銅配線間にわたって形成されていることを特徴とする請求項１又は２のいずれか１項に記載の半導体装置。
  4. 前記銅配線の酸化及び拡散を防止するための第１バリア層及び接着層を備え、
    前記第１バリア層及び前記接着層は、前記銅配線よりも面積が大きく前記銅配線を覆うように形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記銅配線と前記第１バリア層の間には、第２バリア層が形成されていることを特徴とする請求項４に記載の半導体装置。
JP2006241551A 2006-09-06 2006-09-06 半導体装置 Pending JP2008066451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006241551A JP2008066451A (ja) 2006-09-06 2006-09-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241551A JP2008066451A (ja) 2006-09-06 2006-09-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2008066451A true JP2008066451A (ja) 2008-03-21

Family

ID=39288900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241551A Pending JP2008066451A (ja) 2006-09-06 2006-09-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2008066451A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151863A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置
JPS6425439A (en) * 1987-07-21 1989-01-27 Hitachi Ltd Semiconductor integrated circuit device
JPH0236535A (ja) * 1988-07-27 1990-02-06 Hitachi Ltd 半導体集積回路装置
JP2000216191A (ja) * 1999-01-23 2000-08-04 Lucent Technol Inc 半導体集積回路の製造方法
JP2001015516A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2002353221A (ja) * 2001-05-29 2002-12-06 Sony Corp 半導体装置およびその製造方法
JP2005012098A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2006005325A (ja) * 2004-05-20 2006-01-05 Denso Corp パワー複合集積型半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151863A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置
JPS6425439A (en) * 1987-07-21 1989-01-27 Hitachi Ltd Semiconductor integrated circuit device
JPH0236535A (ja) * 1988-07-27 1990-02-06 Hitachi Ltd 半導体集積回路装置
JP2000216191A (ja) * 1999-01-23 2000-08-04 Lucent Technol Inc 半導体集積回路の製造方法
JP2001015516A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2002353221A (ja) * 2001-05-29 2002-12-06 Sony Corp 半導体装置およびその製造方法
JP2005012098A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2006005325A (ja) * 2004-05-20 2006-01-05 Denso Corp パワー複合集積型半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3540302B2 (ja) 半導体装置およびその製造方法
JP4088120B2 (ja) 半導体装置
US6297563B1 (en) Bonding pad structure of semiconductor device
JP5106933B2 (ja) 半導体装置
JP2004064046A (ja) 半導体装置及びその製造方法
JP4434606B2 (ja) 半導体装置、半導体装置の製造方法
JP2007123328A (ja) 半導体装置およびその製造方法
JP4417202B2 (ja) 半導体装置
JP2008091454A (ja) 半導体装置及び半導体装置の製造方法
JP4231055B2 (ja) 半導体装置及びその製造方法
JP5117112B2 (ja) 半導体装置
JP2007019128A (ja) 半導体装置
JP5214913B2 (ja) 半導体装置
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
JP4926918B2 (ja) 半導体装置の製造方法
JP6688490B2 (ja) 電子デバイス及びその製造方法
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP4001115B2 (ja) 半導体装置及びその製造方法
JP2004221498A (ja) 半導体装置の製造方法および半導体装置
US6642622B2 (en) Semiconductor device with protective layer
JP2006147923A (ja) 半導体装置及びその製造方法
TWI571964B (zh) 半導體結構與其製備方法
JP2008066450A (ja) 半導体装置
JP2008066451A (ja) 半導体装置
JP2006203025A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002