JPH0236535A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0236535A
JPH0236535A JP63185618A JP18561888A JPH0236535A JP H0236535 A JPH0236535 A JP H0236535A JP 63185618 A JP63185618 A JP 63185618A JP 18561888 A JP18561888 A JP 18561888A JP H0236535 A JPH0236535 A JP H0236535A
Authority
JP
Japan
Prior art keywords
film
integrated circuit
circuit device
semiconductor integrated
diffusion prevention
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63185618A
Other languages
English (en)
Other versions
JP2816155B2 (ja
Inventor
Masatoshi Tsuneoka
正年 恒岡
Mitsuaki Horiuchi
光明 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18561888A priority Critical patent/JP2816155B2/ja
Publication of JPH0236535A publication Critical patent/JPH0236535A/ja
Application granted granted Critical
Publication of JP2816155B2 publication Critical patent/JP2816155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に、銅配線を
有する半導体集積回路装置に適用して有効な技術に関す
るものである。
〔従来技術〕
LSIの高速化及び高集積化に伴い、低抵抗かつ高信頼
性の配線材料が求められている。近年、これらの要求を
満たす配線材料として、銅比抵抗1.56μΩ−1が注
目されつつある(例えば、■特開昭57−155737
号公報 ■第47回応用物理学会学術講演会予稿集、論
文番号30p−N−12、第513頁、1986年9月
)。
〔発明が解決しようとする課題〕
しかしながら、銅はその中にリン(P)、ヒ素(、As
)等の不純物が含まれると比抵抗が増大するという性賀
があることが例えば、■トランザクシ薦ンオブエーアイ
エムイー、 第143 巻、1941年、第272頁(
Trans、 AIME、 143(1941)。
272)■トランプクシ1ンオブエーアイエムイー、第
147巻、1942年、第48頁(−■。
AIME、147(1942)、48)■トランザクシ
璽ンオブエーアイエムイー、第152巻、1943年、
第103頁(Trans、 A I M E。
152(1943)、103)■トランザクシ璽ンオブ
エーアイエムイー 第106巻、 1946年、第14
4頁(Trans、 AIME、106(1946)e
144において明らかになっている。
本発明者の検討によれば、LSIで通常用いられている
P S G (phospho−silicate g
lass )膜、B S G (boro−silic
ate glass )膜、BPS G (b6ro−
phospho−silicate glass )膜
等のシリケートガラス膜を銅配線のノー間絶縁膜として
用いた場合、製造工程において行われる熱処理時にこれ
らの層間絶縁膜中の不純物が銅配線中に拡散し、その結
果銅配線の抵抗値が増大してしまうという問題があった
本発明の目的は、銅配線の抵抗値の増大を防止すること
ができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
例a書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するだめの手段〕
本1(において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のと2つである。
すなわち、銅配線が不純物の拡散防止膜により覆われて
いる。
〔作用〕 上記した手段によれば、製造工程において行われる熱処
理時に外部から不純物が銅配置鍼中に拡散するのを拡散
防止膜により防止することができるので、銅配線の抵抗
値の増大を防止することができる。
〔発明の実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
なお、実施例を説明するための全図において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
第1図は、本発明の一実施例によるバイポーラLSIの
要部を示す断面図である。なお、このバイポーラLSI
は、例えばバイポーラ論理LSIである。
第1図に示すように、本実施例によるバイポーラLSI
においては、例えばp−型単結晶シリコンから成る半導
体基板工の表面に例えばn+型の埋め込み層2が設けら
れ、この半導体基板1上に例えばn型シリコンのエピタ
キシャル層3が設けられている。このエピタキシャル層
30所定部分には例えば810.膜のようなフィールド
絶縁膜4が設けられ、これにより素子間分離及び素子内
の分離が行われている。このフィールド絶縁膜4の下方
には、例えばp+型のチャネルストッパ領域5が設けら
れている。また、このフィールド絶縁膜4で囲まれた部
分のエピタキシャル層3中には、例えばp型の真性ベー
ス領域6及び例えば真性ベース領域6の引き出し領域と
してのp+型のグラフトベース領域7が設けられ、この
真性ベース領域6中に例えばn+型のエミッタ領域8が
設けられている。そして、このエミッタ領域8と、前記
真性ベース領域6と、この真性ベース領域6の下方にお
けるエピタキシャル層3及び埋め込み層2から成るコレ
クタ領域とにより、n p n型バイポーラトランジス
タが構成されている。
符号9は、埋め込み層2と接続されている例えばn+型
のコレクタ取り出し領域である。符号10は、前記フィ
ールド絶縁膜4に連なりて設ゆられている例えば5iO
tJfiのような絶!&膜である。
また、符号11は、例えば5ilN4膜のような絶at
Mである。これらの絶縁膜↓0,11には、前記グラフ
トベース領域7及び前記エミッタ領域8に対応してそれ
ぞれ開口12a、12bが設けられている。そして、こ
の開口12aを通じて前記グラフトベース領域7に多結
晶シリコン膜から成るベース引き出し′成極13が接続
されているとともに、開口12bを通じて前記エミッタ
領域8上に例えばヒ素のようなn型不祠物がドープされ
た多結晶シリコンエミッタ電極14が設げられている。
また、符号15,16.17は例えばCVD(Chem
ical Vapor Deposition ) S
 i OH膜のような絶縁膜であり、符号18U例えば
5iaN+膜のような絶縁膜であり、符号19は例えば
PSG膜のような絶縁膜である。
符号20 a、  20 b、  20 cは、それ自
身がP。
B等の不純物を含まず、しかもこれらの不純物の拡散を
防止することのできる拡散防止膜であって、例えば窒化
チタン(TIN)膜のような導電性を有する膜から成る
。これらの拡散防止膜20a。
20b、20cは、前記絶縁膜17,18に設げられた
開口21 a、  2 l b、  21 cを通じて
前記ベース引き出し電極13、前記多結晶シリコンエミ
ッタ電極14及び前記コレクタ取り出し領域9に接続さ
れている。そして、これらの拡散防止膜20 a、  
20 b、  20 cの上に、−層目の銅配線22 
a、  22 b、  22 cが設けられている。
前記拡散防止膜20 a、  20 b、  20 c
により、下地の絶縁膜19中の不純物が熱処理中に前記
銅配線22 a、  22 b、  22 c中に拡散
することを防止することができる。また、これらの拡散
防止膜20a、20b、20cにより、銅配線22a。
22 b、  22 cの下地絶縁膜19に対する接着
性の向上を図ることができる。
さらに、拡散防止膜20 a、  20 b、  20
 cによって前記ベース引き出し電極13、前記多結晶
シリコンエミッタ電極14及び前記コレクタ取り出し領
域9と前記銅配線22 a、  22 b、  22 
cとの反応を防止することができる。符号23は、それ
自身がP、  B等の不純物を含まず、しかもこれらの
不純物の拡散を防止することのできる拡散防止膜であっ
て、例えばプラズマCVDにより形成されたSlO膜の
ような絶縁膜から成る。
この拡散防止膜23によって後述の絶縁膜24中の不純
物が熱処理時に前記銅装置W22a、22b、22e中
に拡散することによる配線抵抗の増大を防止することが
できる。なお、この拡散防止膜23の膜厚は、例えば1
00OA程度以上とするのが好ましい、また、符号24
は例えばBPSG膜のような絶縁膜であり、符号25は
例えばプラズマCVDにより形成されたSlO膜のよう
な絶縁膜から成る拡散防止膜である。なお、前記絶縁膜
24としては、例えばPSG膜やBSG膜を用いること
もできる0本実施例においては、前記拡散防止膜23、
前記絶縁膜24及び前記拡散防止膜25の全体により一
層目の層間絶縁膜が構成されている。
前記拡散防止膜25の上には、二層目の銅配線26が設
けられている。この銅配線26id、前記拡散防止膜2
3、前記絶縁膜24及び前記拡散防止膜25に設げられ
たスルーホール27を通じて前記銅配線21aに接続さ
れている。また、符号28は、例えばプラズマCVDに
より形成されたSlO膜のような絶縁膜から成る拡散防
止膜であり、符号29は、表面平坦化用のスピンオンガ
ラス(5OG)膜であり、符号30は、例えばプラズマ
CVDにより形成されたSIO膜のような絶縁膜から成
る拡散防止膜である。前記拡散防止膜28、前記SOG
m29及び前記拡散防止膜30の全体により二層目の層
間絶(★膜が構成されている。符号31は三層目の銅配
線であって、この銅配線31a、31bは、前記拡散防
止膜28、前記SOG膜29及び前記拡散防止膜20に
設けられているスルーホール32を通じて前記銅配線2
6に接続されている。また、符号33は、例えばプラズ
マCVDにより形成された5iohのような絶縁膜から
成る拡散防止膜であり、保護膜を兼用している。この拡
散防止膜33には開口33aが設けられ、この開口33
aを通じて前記銅配線31bK鋼ワイヤー34がボンデ
ィングされている。
上述のことから明らかなように、本実施例においては、
−層目の銅装置122a、22b、22cは拡散防止膜
20 a、  20 b、  20 c、  23によ
り完全に覆われている。これによって、例えばBPSG
膜のような絶、縁膜24をリフローさせるために例えば
700℃程度で熱処理を行った時に、この絶縁膜24、
絶縁膜19及び多結晶シリコンエミッタ電極14からB
、  P、 As等の不純物が前記銅配線22 a、 
 22 b、  22 c中に拡散するのを防止するこ
とができる。従って、熱処理によりこれらの銅配線22
 a、  22 b、  22 cの抵抗値が増大する
のを効果的に防止することができる。
同様に、二層目の銅配梅26は、前記スルーホール27
の内部でBPSG膜のような絶縁膜24と接触している
ことを除いて拡散防止膜25.28によりほぼ完全に覆
われているため、例えば、SOG膜のような絶縁膜29
をベークするために、400℃程度で熱処理を行った時
に前記絶縁膜24からB、 P等の不純物が前記銅配線
22a。
22 b、  22 c中に拡散するのを防止すること
ができ、従ってこの銅配線26の抵抗値が増大するのを
効果的に防止することができる。また、三層目の銅配線
31a、31bは前記スルーホール32の内部でSOG
膜のような絶縁膜29と接触していることを除いては、
拡散防止膜30,33によりほぼ完全に覆われているた
め、熱処理時にこの銅配線31a、31bに外部から不
純物が拡散するのを防止することかでさ、従ってこの鋼
配、際31a、31bの抵抗値が増大するのを効果的に
防止することができる。このように銅配線22a、22
b、22c、26,31a、31bの抵抗値が増大する
のを防止することができるので、銅本来の低比抵抗を有
効に利用することができ、これによって配線抵抗の極め
て低い銅配d22a。
22 b、  22 c、  26. 31 a、  
3 l bを得ることができる。従って、LSIの高速
動作化を図ることができる。
なお、前記銅装置g’922 a、  22 b、  
22 c、25゜31a、31bの材料としては、例え
ば無酸素鋼や電気銅を用いることができる。電気銅を用
いる場合には、水素脆性による粒界割れを防止する見地
から、固溶酸素濃度は例えば0.03%収下とするのが
好ましい、また、前記拡散防止膜23,25゜28.3
0,33としては、例えばプラズマCVDにより形成さ
れた窒化シリコン(SiN)、Wやアルミナ(Ax*o
s)膜を用いることもできる。
次に、上述のように構成されたバイポーラLSIの製造
方法の一例について説明する。
まず、例えば特公昭55−27469号公報に記載され
ている製造方法と同様に工程を進めて第2図に示す絶t
#[19及び開口21a、21b。
21cまで形成する。
次に第3図に示すように、前記開口21a、21b、2
1cにおけるベース引き出し電極13、多結晶シリコン
エミッタ電極14及びコレクタ取り出し領域9の上に例
えば反応性スパッタにより全面に例えば膜厚1000〜
2000A程度のTiN膜35を形成する0次に例えば
スパッタにより銅)模36を形成した後、この銅膜36
の上に所定形状のレジストパターン37を形成する。
次に、このレジストパターン37をマスクとして前記銅
膜36及び前記TiN膜35をイオンミリングすること
により、第4図に示すように、拡散防止120a、20
b、20c及び銅配線22a、22b、22cを形成す
る。この後、前記レジストパターン37を除去する。
次に第5図に示すように、例えばプラズマCVDにより
全面に拡散防止膜23を形成し、次に絶縁膜24を全面
に、1式次形成した後、熱処理を行うことにより絶縁膜
24をリフローさせて表面の平坦化を行う、なお、前記
絶縁膜24として例えばSOG膜を用いることによって
も底面の平坦化を行うことができる。この場合には、こ
のSOG膜の塗布後にベークを行う。次に、拡散防止膜
25を全面に形成した後、これらの拡散防止膜25、絶
縁膜24及び拡散防止v′、230所定部分をエツチン
グ除去してスルーホール27を形成する。次に、−層目
の銅配線22 a、  22 b、  22 cの形成
に用いた方法と同様な方法で二層目の銅配線26を形成
する。なお、前記スルーホール27全形成した後に全面
に例えばTiN膜のような導電性を有する拡散防止膜(
図示せず)を形成し、この拡散防止膜の上に銅配線26
を形成することにより、前記スルーホール27の内部を
含めて銅配線27を拡散防止膜により完全に位うことが
できる。
次に第1図に示すように、拡散防止膜282表面平坦化
用の5OC429及び拡散防止膜30を順次形成した参
、これらの拡散防止膜30、SOG膜29及び拡散防止
膜28の所定部分をエツチング除去してスルーホール3
2を形成する0次に、三層目の銅配線31a、31bを
形成し1こ後、全面に拡散防止rg33を形成する0次
に、この拡散防止膜33の所定部分をエツチング除去し
て開口33aを形成した後、この開口33aを通じて例
えばポールボンディングにより銅ワイヤ−34を前記銅
配線31bにポンディングして、目的とするバイポーラ
LSIを完成させる。なお、実際には、開口33aの形
成まではウェーハ状態で行い、こ・ノ)ウェーハを半導
体チップに切断した後に銅ワイヤ−34のボンディング
を行う。
以上、本発明を実施例にもとづき具体的に説明したが、
不発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、上述の実施例においては、三層の銅配線を有す
るLSIに本発明を適用した場合について説明したが、
本発明は、銅配線の層故にかかわりなく適用することが
できる。また、本発明は、バイポーラLSI以外の銅配
線を有する各種半等体集積回路装置に適用することがで
きる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、銅配線の抵抗値の増大を防止することができ
る。
【図面の簡単な説明】
第1図は、本発明の一実施例であるバイポーラLSIの
要部を示す断面図。 第2図〜第5図は、第1図に示すバイポーラLSIの製
造方法の一例を工程順に説明するための断面図である。 図中、1・・・p−型単結晶シリコン半導体基板、2・
・・n+型埋め込み層、3・・・エピタキシャル層、4
・・・フィールド絶縁膜、5・・・p+型領領域6・・
・p型真性ベース領域、7・・・p+型ダグラフトベー
ス領域8川エミツタ領域、9・・・n+型領領域10゜
11−・・絶縁膜、12a、b・・・開口部、15.1
6゜17.18,19・・・絶縁膜、2 20c・・・拡散防止、嗅、22a。 銅配線、23・・・拡散防止、嘆、2 ・・・拡散防止膜、26・・・銅配線。 Oa、20b。 22b、22c・・・ 4・・・絶巖膜、25

Claims (1)

  1. 【特許請求の範囲】 1、銅配線を有する半導体集積回路装置であって、前記
    銅配線が不純物の拡散防止膜により覆われていることを
    特徴とする半導体集積回路装置。 2、前記拡散防止膜がプラズマCVDにより形成された
    酸化シリコン膜、プラズマCVDにより形成された窒化
    シリコン膜、アルミナ膜又は窒化チタン膜であることを
    特徴とする特許請求の範囲第1項記載の半導体集積回路
    装置。 3、前記不純物がリン、ヒ素又はホウ素であることを特
    徴とする特許請求の範囲第1項又は第2項記載の半導体
    集積回路装置。 4、前記リン又は前記ホウ素が層間絶縁膜中に含まれて
    いることを特徴とする特許請求の範囲第1項〜第3項の
    いずれか一項記載の半導体集積回路装置。 5、前記層間絶縁膜がPSG膜、BSG膜又はBPSG
    膜であることを特徴とする特許請求の範囲第4項記載の
    半導体集積回路装置。 6、三層の前記銅配線を有することを特徴とする特許請
    求の範囲第1項〜第5項のいずれか一項記載の半導体集
    積回路装置。 7、前記半導体集積回路装置がバイポーラLSIである
    ことを特徴とする特許請求の範囲第1項〜第6項のいず
    れか一項記載の半導体集積回路装置。 8、銅配線膜を多層に積層してなる半導体集積回路装置
    において、半導体基板上に設けられている半導体素子に
    第1の拡散防止膜を介して電気的に導通されている下層
    の銅配線膜と、下層の銅配線膜上に設けられている第2
    の拡散防止膜と、第2の拡散防止膜上に形成される絶縁
    膜と、絶縁膜上に形成される第3の拡散防止膜とを介在
    させて前記下層銅配線膜上に設けられている上層の銅配
    線膜とを有し前記第1、第2、第3の拡散防止膜は、銅
    配線膜への不純物の拡散を防止する膜であることを特徴
    とする半導体集積回路装置。 9、前記第11第2、第3拡散防止膜sは、プラズマC
    VDにより形成された酸化シリコン膜、プラズマCVD
    により形成された窒化シリコン膜、アルミナ膜又は窒化
    チタン膜であることを特徴とする特許請求の範囲第8項
    記載の半導体集積回路装置。 10、前記不純物は、前記絶縁膜中に含まれているリン
    、ヒ素又はホウ素であることを特徴とする特許請求の範
    囲第8項記載の半導体集積回路装置。 11、前記絶縁膜がPSG膜、BSG膜又はBPSG膜
    であることを特徴とする特許請求の範囲第10項記載の
    半導体集積回路装置。 12、前記上層銅配線膜上に、第4の拡散防止膜と絶縁
    膜とを介在させてさらに上層の銅配線膜が設けられてい
    ることを特徴とする特許請求の範囲第8項記載の半導体
    集積回路装置。 13、前記絶縁膜はSOG膜であることを特徴とする特
    許請求の範囲第12項記載の半導体集積回路装置。
JP18561888A 1988-07-27 1988-07-27 半導体集積回路装置 Expired - Fee Related JP2816155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18561888A JP2816155B2 (ja) 1988-07-27 1988-07-27 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18561888A JP2816155B2 (ja) 1988-07-27 1988-07-27 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0236535A true JPH0236535A (ja) 1990-02-06
JP2816155B2 JP2816155B2 (ja) 1998-10-27

Family

ID=16173947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18561888A Expired - Fee Related JP2816155B2 (ja) 1988-07-27 1988-07-27 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2816155B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066451A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181459A (ja) * 1986-02-04 1987-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6373645A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
JPS63301548A (ja) * 1986-09-17 1988-12-08 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659714B2 (ja) 1987-07-21 1997-09-30 株式会社日立製作所 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181459A (ja) * 1986-02-04 1987-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6373645A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
JPS63301548A (ja) * 1986-09-17 1988-12-08 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066451A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2816155B2 (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
JP2659714B2 (ja) 半導体集積回路装置
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
CN100524755C (zh) 微电子结构和制造微电子结构的方法
JP3510576B2 (ja) 半導体装置及びその製造方法
JPH07183302A (ja) 金属層の形成及びボンディング方法
GB1200656A (en) Ohmic contacts and interconnection system for integrated circuits
JPS59119762A (ja) 埋込シヨツトキ−クランプ型トランジスタ
JPH01202841A (ja) 半導体集積回路装置及びその製造方法
JP2018152514A (ja) 半導体装置の製造方法および半導体装置
US9824972B2 (en) Contacts for semiconductor devices and methods of forming thereof
JPH0236535A (ja) 半導体集積回路装置
JPH0258873A (ja) 積層構造半導体基板および半導体装置
JPS63211672A (ja) 半導体集積回路装置
JPS6340343A (ja) 三次元半導体装置及びその製造方法
JPS621246A (ja) 半導体装置およびその製造方法
JPS60224229A (ja) 半導体装置
JP2668528B2 (ja) 半導体装置の製造方法
JPS6160580B2 (ja)
JPS6262466B2 (ja)
JPH09148326A (ja) 半導体素子およびその製造方法
JPS63111665A (ja) 半導体装置
JPH06291077A (ja) 半導体装置及びその製造方法
JPH02137332A (ja) 半導体装置の製造方法
JPS61161750A (ja) 半導体装置
JPH0441510B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees