JPS6373645A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6373645A JPS6373645A JP61218320A JP21832086A JPS6373645A JP S6373645 A JPS6373645 A JP S6373645A JP 61218320 A JP61218320 A JP 61218320A JP 21832086 A JP21832086 A JP 21832086A JP S6373645 A JPS6373645 A JP S6373645A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- insulating film
- metal layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 48
- 239000011229 interlayer Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は配線材料に銅（ＣＤ ）を用いた半導体装置に
おいて、 ＣＯをバリアメタル層で包囲することにより、低抵抗で
耐エレクトロマイグレーションに良好な配線を得ると共
に、ＣＶＤ払で居間絶縁膜を成膜する際にＣｕの酸化を
防止するようにしたものである。
おいて、 ＣＯをバリアメタル層で包囲することにより、低抵抗で
耐エレクトロマイグレーションに良好な配線を得ると共
に、ＣＶＤ払で居間絶縁膜を成膜する際にＣｕの酸化を
防止するようにしたものである。
本発明は半導体装置、特に、配線材料にＣｕを用いた半
導体装置に関する。
導体装置に関する。
ＩＣの微細化に伴い、配線材料にＡ２を用いた半導体装
置ではＡＩｌのエレクトロマイグレーション或いはボイ
ドの発生等が問題になっており、従来装置に用いるΔ之
−１％Ｓｉの配線材料では０．８μｍの線幅がせいぜい
であり、これよりも更に微細化することは信頼性の点で
困難であった。
置ではＡＩｌのエレクトロマイグレーション或いはボイ
ドの発生等が問題になっており、従来装置に用いるΔ之
−１％Ｓｉの配線材料では０．８μｍの線幅がせいぜい
であり、これよりも更に微細化することは信頼性の点で
困難であった。
Ａ２に代る配線材料の開発が急がれている。
そこで、Ｃｕはエレクトロマイグレーションが良好で、
又、電気抵抗がＡ２の２／３と低抵抗でデバイス動作の
高速化に適していること等から△之に代る配線材料とし
て使用することが考えられる。
又、電気抵抗がＡ２の２／３と低抵抗でデバイス動作の
高速化に適していること等から△之に代る配線材料とし
て使用することが考えられる。
Ｃ本発明の手段〕
本発明になる半導体装置は、図に示す如く、配線材料で
ある００層４をバリアメタル層３．５にて包囲し、この
表面に絶縁！！９７を施してなる。
ある００層４をバリアメタル層３．５にて包囲し、この
表面に絶縁！！９７を施してなる。
配線材料にＣＬＩ層４を用いたため、耐エレクトロマイ
グレーションが良好であり、かつ、コンタクト抵抗を低
くとり得、しかも、００層４をバリアメタル層３，５に
て包囲したため、ＣＶＤ法で絶縁ｇ！７を成膜する時に
００層４の酸化を防止し得る。
グレーションが良好であり、かつ、コンタクト抵抗を低
くとり得、しかも、００層４をバリアメタル層３，５に
て包囲したため、ＣＶＤ法で絶縁ｇ！７を成膜する時に
００層４の酸化を防止し得る。
図は本発明装置の一実施例を製造する工程の断面図を示
す。図（Ａ）において、３ｉ基板１の表面にＰＳＧ等の
絶縁膜２を設け、その表面にＴｉＮ又はＷ又はＴｉＷ等
のバリアメタル層３を成長させる。次に、その表面にＣ
ＬＩを成長させてこれをバターニングして配線材料であ
る００層４を形成し、バリアメタル層３及びＣｕｆｆ１
４の表面に更にＴｉＮ又はＷ又はＴｉＷ等のバリアメタ
ル層５を成長する。
す。図（Ａ）において、３ｉ基板１の表面にＰＳＧ等の
絶縁膜２を設け、その表面にＴｉＮ又はＷ又はＴｉＷ等
のバリアメタル層３を成長させる。次に、その表面にＣ
ＬＩを成長させてこれをバターニングして配線材料であ
る００層４を形成し、バリアメタル層３及びＣｕｆｆ１
４の表面に更にＴｉＮ又はＷ又はＴｉＷ等のバリアメタ
ル層５を成長する。
次に、同図（Ｂ）において、Ｃｕ層４の表面のバリアメ
タル層５の表面にレジスト膜６を置き、バリアメタル層
３．５を異方性ドライエツチングする。これにより、レ
ジスト膜６に対向した部分以外のバリアメタル層３，５
は除去され、レジスト膜６を除くと同図（Ｃ）に示す如
くとなる。
タル層５の表面にレジスト膜６を置き、バリアメタル層
３．５を異方性ドライエツチングする。これにより、レ
ジスト膜６に対向した部分以外のバリアメタル層３，５
は除去され、レジスト膜６を除くと同図（Ｃ）に示す如
くとなる。
同図（Ｃ）より明らかな如く、ＣＩＪ層４はバリアメタ
ル層５，３にて上下左右全てを包囲された形となる。
ル層５，３にて上下左右全てを包囲された形となる。
更に、同図（Ｄ）において、バリアメタル層３゜５にて
包囲された００層４及び絶縁膜２の表面にＣＶＤ法（例
えば、４２０℃程度）にてＰＳＧ等の層間絶縁Ｉｔ！１
７を成長させる。この場合、ＣＬＩ層４はバリアメタル
層３，５にて包囲されているので、ＣＶＤ法で層間絶縁
膜７を成膜する際に００層４が酸化することはない。
包囲された００層４及び絶縁膜２の表面にＣＶＤ法（例
えば、４２０℃程度）にてＰＳＧ等の層間絶縁Ｉｔ！１
７を成長させる。この場合、ＣＬＩ層４はバリアメタル
層３，５にて包囲されているので、ＣＶＤ法で層間絶縁
膜７を成膜する際に００層４が酸化することはない。
なお、ＣＬＩ層４の下面が直接３ｉ基板である場合は０
０層４の下面にバリアメタル層３がないとＣＬＩが３ｉ
の中に拡散してコンタクト抵抗が高くなるので、この拡
散を防止する意味でこのような場合は下面のバリアメタ
ル層３は必ず必要である。
０層４の下面にバリアメタル層３がないとＣＬＩが３ｉ
の中に拡散してコンタクト抵抗が高くなるので、この拡
散を防止する意味でこのような場合は下面のバリアメタ
ル層３は必ず必要である。
００層４の下面が直接３ｉ基板でない場合は、上記拡散
のおそれがないので下面のバリアメタル層３は必ずしも
必要でない。
のおそれがないので下面のバリアメタル層３は必ずしも
必要でない。
又、バリアメタル層３，５の材料は必ずしも前述の材料
に限定されるものではない。
に限定されるものではない。
本発明によれば、配線材料としてＣｕを用いたために耐
エレクトロマイグレーションが良好であり、かつ、コン
タクト抵抗を低くとり得、デバイス動作の高速化に適し
ており、又、ＣＵ層をバリアメタル層で包囲したために
ＣＶＤ法で絶縁膜を成膜する際に００層の酸化を防止し
得る等の特長を有する。
エレクトロマイグレーションが良好であり、かつ、コン
タクト抵抗を低くとり得、デバイス動作の高速化に適し
ており、又、ＣＵ層をバリアメタル層で包囲したために
ＣＶＤ法で絶縁膜を成膜する際に００層の酸化を防止し
得る等の特長を有する。
図は本発明装置の一実施例の製造工程を示す図である。
図において、
１はＳｉ基板、
２は絶縁膜、
３．５はバリアメタル層、
４はＣｕ層、
６はレジスト膜、
７は層間絶縁膜である。
図面のＩγ心（内容に変更なし）＜７４正図面＞本発明
兼！の梨避工牡ε示１図 第１図 ６− 補正の対免 手続ネ市正甚ｉ（方式） １、事件の表示 昭和６１年 特許願 第２１８３２０号２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住所 〒２１１ 神奈川県用崎市中原区上小田中１０
１５番地名称（５２２）富士通株式会社 代表者 山 本 車 眞 ４、代理人 住所 〒２１１神奈川県川崎市中原区上小田中１０１５
番地５、補正命令の日付 明ｌｌ１ｍの図面の簡単な説明の關、図面。 ７、 補正の内容 （１）明細書中、第５頁第１４行記載の「図は」を「第
１図は」と補正する。 ■ 図面を添付補正図面の如く補正する。
兼！の梨避工牡ε示１図 第１図 ６− 補正の対免 手続ネ市正甚ｉ（方式） １、事件の表示 昭和６１年 特許願 第２１８３２０号２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住所 〒２１１ 神奈川県用崎市中原区上小田中１０
１５番地名称（５２２）富士通株式会社 代表者 山 本 車 眞 ４、代理人 住所 〒２１１神奈川県川崎市中原区上小田中１０１５
番地５、補正命令の日付 明ｌｌ１ｍの図面の簡単な説明の關、図面。 ７、 補正の内容 （１）明細書中、第５頁第１４行記載の「図は」を「第
１図は」と補正する。 ■ 図面を添付補正図面の如く補正する。
Claims (1)
- 配線材料である銅（４）をバリアメタル層（３、５）に
て包囲し、この表面に絶縁膜（７）を施してなることを
特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218320A JPS6373645A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置 |
| DE8787308090T DE3784605T2 (de) | 1986-09-17 | 1987-09-14 | Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung. |
| EP87308090A EP0260906B1 (en) | 1986-09-17 | 1987-09-14 | Method of producing semiconductor device and semiconductor device |
| KR1019870010234A KR900007147B1 (ko) | 1986-09-17 | 1987-09-16 | 반도체장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218320A JPS6373645A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373645A true JPS6373645A (ja) | 1988-04-04 |
Family
ID=16718001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61218320A Pending JPS6373645A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373645A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425439A (en) * | 1987-07-21 | 1989-01-27 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPH0236535A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 半導体集積回路装置 |
| US5506449A (en) * | 1993-03-24 | 1996-04-09 | Kawasaki Steel Corporation | Interconnection structure for semiconductor integrated circuit and manufacture of the same |
| JP2007165860A (ja) * | 2005-11-17 | 2007-06-28 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2008108905A (ja) * | 2006-10-25 | 2008-05-08 | Nichia Chem Ind Ltd | 半導体発光素子 |
| US8344379B2 (en) | 2005-11-17 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116089A (en) * | 1977-03-22 | 1978-10-11 | Hitachi Ltd | Wiring constituent body |
| JPS60116149A (ja) * | 1983-11-29 | 1985-06-22 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-09-17 JP JP61218320A patent/JPS6373645A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116089A (en) * | 1977-03-22 | 1978-10-11 | Hitachi Ltd | Wiring constituent body |
| JPS60116149A (ja) * | 1983-11-29 | 1985-06-22 | Fujitsu Ltd | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425439A (en) * | 1987-07-21 | 1989-01-27 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPH0236535A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 半導体集積回路装置 |
| US5506449A (en) * | 1993-03-24 | 1996-04-09 | Kawasaki Steel Corporation | Interconnection structure for semiconductor integrated circuit and manufacture of the same |
| JP2007165860A (ja) * | 2005-11-17 | 2007-06-28 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US8344379B2 (en) | 2005-11-17 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| KR101369281B1 (ko) * | 2005-11-17 | 2014-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 제조 방법 |
| JP2008108905A (ja) * | 2006-10-25 | 2008-05-08 | Nichia Chem Ind Ltd | 半導体発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970053624A (ko) | 반도체장치 및 그 제조방법 | |
| KR890007386A (ko) | 반도체 장치 및 그 제조방법 | |
| TW415022B (en) | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film | |
| JPS6373645A (ja) | 半導体装置 | |
| EP0239833B1 (en) | Integrated circuit device with an improved interconnection line | |
| JPH01255250A (ja) | 多層配線形成方法 | |
| JPH02148821A (ja) | 接着半導体基板 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6235538A (ja) | 半導体装置 | |
| JPS60227444A (ja) | 半導体装置 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH0945763A (ja) | コンタクトプラグおよびこれを用いた多層配線形成方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPS63299250A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH1079425A (ja) | 半導体装置およびその製造方法 | |
| JPS61198651A (ja) | 半導体集積回路装置 | |
| KR960019511A (ko) | 반도체장치의 제조방법 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPS60140736A (ja) | 半導体装置の製造方法 | |
| JPS6136949A (ja) | 多層配線方法 | |
| JPH03131032A (ja) | 半導体装置およびその製造方法 | |
| JPS62128150A (ja) | 半導体装置の製造方法 |