JPH1079425A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1079425A JPH1079425A JP8253739A JP25373996A JPH1079425A JP H1079425 A JPH1079425 A JP H1079425A JP 8253739 A JP8253739 A JP 8253739A JP 25373996 A JP25373996 A JP 25373996A JP H1079425 A JPH1079425 A JP H1079425A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- forming
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 下層配線を上層配線と接続するための接続孔
の内部にボイドを発生させることなくピラーを形成して
埋め込むことができ、工程が簡単でコストが低く、接続
孔の埋め込み状態を管理しやすく、エレクトロマイグレ
ーション寿命が長く配線信頼性が高い半導体装置および
その製造方法を提供する。 【解決手段】 下層Al合金層2を配線主材料とする下
層配線を形成した半導体基板上に、SiO2 膜4、収縮
性SiOx 膜5およびSiO2 膜6からなる層間絶縁膜
を下層配線を覆うように形成した後、この下層配線の上
の部分の層間絶縁膜に接続孔7を形成する。次に、例え
ば450℃程度の温度で熱処理を行い、収縮性SiOx
膜5を含む層間絶縁膜を収縮させることにより、下層A
l合金層2の一部を接続孔7の内部にせり上がらせ、A
l合金ピラー8を形成する。このAl合金ピラー8に接
続されるように上層Al合金層10を形成する。
の内部にボイドを発生させることなくピラーを形成して
埋め込むことができ、工程が簡単でコストが低く、接続
孔の埋め込み状態を管理しやすく、エレクトロマイグレ
ーション寿命が長く配線信頼性が高い半導体装置および
その製造方法を提供する。 【解決手段】 下層Al合金層2を配線主材料とする下
層配線を形成した半導体基板上に、SiO2 膜4、収縮
性SiOx 膜5およびSiO2 膜6からなる層間絶縁膜
を下層配線を覆うように形成した後、この下層配線の上
の部分の層間絶縁膜に接続孔7を形成する。次に、例え
ば450℃程度の温度で熱処理を行い、収縮性SiOx
膜5を含む層間絶縁膜を収縮させることにより、下層A
l合金層2の一部を接続孔7の内部にせり上がらせ、A
l合金ピラー8を形成する。このAl合金ピラー8に接
続されるように上層Al合金層10を形成する。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、半導体装置の下層配線と
上層配線とを接続する、いわゆるピラーの形成に適用し
て好適なものである。
びその製造方法に関し、特に、半導体装置の下層配線と
上層配線とを接続する、いわゆるピラーの形成に適用し
て好適なものである。
【0002】
【従来の技術】半導体装置の高集積化に伴い、配線ルー
ルは微細化し、その内部配線プロセスにおいては、狭く
て深い(アスペクト比が高い)コンタクトホールやビア
ホール(以下、両者を総称して接続孔と呼ぶ)の配線材
料による電気的接続が必要になっている。しかし、配線
材料の形成方法として、従来のスパッタリング法による
成膜法を用いた場合には、Al合金などの配線材料のス
パッタ粒子が、接続孔の側壁の影になって内部に多く入
射しないという、いわゆるシャドウイング効果のため、
接続孔内でのカバレッジが悪くなり、接続孔底部近くの
膜厚が薄くなるところで断線不良が発生しやすいという
問題が生じている。このため、この接続孔内部を配線材
料で埋め込む、別のプロセス技術が要求されている。
ルは微細化し、その内部配線プロセスにおいては、狭く
て深い(アスペクト比が高い)コンタクトホールやビア
ホール(以下、両者を総称して接続孔と呼ぶ)の配線材
料による電気的接続が必要になっている。しかし、配線
材料の形成方法として、従来のスパッタリング法による
成膜法を用いた場合には、Al合金などの配線材料のス
パッタ粒子が、接続孔の側壁の影になって内部に多く入
射しないという、いわゆるシャドウイング効果のため、
接続孔内でのカバレッジが悪くなり、接続孔底部近くの
膜厚が薄くなるところで断線不良が発生しやすいという
問題が生じている。このため、この接続孔内部を配線材
料で埋め込む、別のプロセス技術が要求されている。
【0003】このようなプロセス技術として現在開発、
実用化が進んでいる技術としては、以下の三つがある。
第1の技術は、いわゆるブランケットCVD法によるタ
ングステン(W)の成膜とエッチバックとによるWプラ
グ形成方法である。これは、CVD法により基板の全面
にW膜を形成した後、例えばドライエッチング法やポリ
ッシュ法などの手法によりエッチバックを行い、W膜を
接続孔の内部にのみ残す方法であり、現在最も多く使用
されている方法である。このWプラグ形成方法は、埋め
込み特性が安定しているという利点がある。
実用化が進んでいる技術としては、以下の三つがある。
第1の技術は、いわゆるブランケットCVD法によるタ
ングステン(W)の成膜とエッチバックとによるWプラ
グ形成方法である。これは、CVD法により基板の全面
にW膜を形成した後、例えばドライエッチング法やポリ
ッシュ法などの手法によりエッチバックを行い、W膜を
接続孔の内部にのみ残す方法であり、現在最も多く使用
されている方法である。このWプラグ形成方法は、埋め
込み特性が安定しているという利点がある。
【0004】第2の技術は、選択CVD法によるWプラ
グ形成方法である。これは、CVD法により接続孔の内
部にのみ選択的にW膜を形成する方法である。このWプ
ラグ形成方法は、上述のブランケットCVD法によるW
の成膜とエッチバックとによるWプラグ形成方法と比べ
てプロセスが簡単であり、アスペクト比の高い接続孔へ
のWの埋め込みが可能である。
グ形成方法である。これは、CVD法により接続孔の内
部にのみ選択的にW膜を形成する方法である。このWプ
ラグ形成方法は、上述のブランケットCVD法によるW
の成膜とエッチバックとによるWプラグ形成方法と比べ
てプロセスが簡単であり、アスペクト比の高い接続孔へ
のWの埋め込みが可能である。
【0005】第3の技術は、リフロー法によるAlプラ
グ形成方法である。これは、例えばAl合金などの配線
材料を不活性ガス中で再結晶温度以上融点以下の温度で
加熱して流動性を持たせ、接続孔の内部に流し込む方法
である。このリフロー法としては、不活性ガスを高圧に
して熱処理を行うことにより配線材料を接続孔の内部に
押し込む、高圧リフロー法も開発中である。このAlプ
ラグ形成方法は、配線層も同時に形成することができる
ため、プロセスが最も簡単であり、低コストである。
グ形成方法である。これは、例えばAl合金などの配線
材料を不活性ガス中で再結晶温度以上融点以下の温度で
加熱して流動性を持たせ、接続孔の内部に流し込む方法
である。このリフロー法としては、不活性ガスを高圧に
して熱処理を行うことにより配線材料を接続孔の内部に
押し込む、高圧リフロー法も開発中である。このAlプ
ラグ形成方法は、配線層も同時に形成することができる
ため、プロセスが最も簡単であり、低コストである。
【0006】
【発明が解決しようとする課題】しかし、以上の3通り
のプラグ形成方法においては、それぞれ次のような問題
がある。まず、ブランケットCVD法によるWの成膜と
エッチバックとによるWプラグ形成方法においては、W
成膜前にTiN/Ti膜などの密着層を形成する必要が
あるため、プラグ形成の工程が長くなり、全体としてプ
ロセスコストが高い。また、プラグを形成する接続孔の
アスペクト比が非常に高い場合には、接続孔内にボイド
が残りやすいことから、配線の断線不良などが発生しや
すいという問題もある。
のプラグ形成方法においては、それぞれ次のような問題
がある。まず、ブランケットCVD法によるWの成膜と
エッチバックとによるWプラグ形成方法においては、W
成膜前にTiN/Ti膜などの密着層を形成する必要が
あるため、プラグ形成の工程が長くなり、全体としてプ
ロセスコストが高い。また、プラグを形成する接続孔の
アスペクト比が非常に高い場合には、接続孔内にボイド
が残りやすいことから、配線の断線不良などが発生しや
すいという問題もある。
【0007】また、選択CVD法によるWプラグ形成方
法においては、選択性を維持するための技術が十分に確
立されていないため、十分な選択性が得られなかった場
合には、Wプラグ形成後に例えばポリッシュなどを行う
必要が生じ、プロセスコストが高くなってしまうという
問題がある。
法においては、選択性を維持するための技術が十分に確
立されていないため、十分な選択性が得られなかった場
合には、Wプラグ形成後に例えばポリッシュなどを行う
必要が生じ、プロセスコストが高くなってしまうという
問題がある。
【0008】さらに、リフロー法によるAlプラグ形成
方法においては、接続孔の埋め込み特性が下地表面の状
態や不純物の混入に敏感であり、また、埋め込みの状態
を上から観察して確認することができないため、プラグ
形成の工程の管理が難しい。加えて、非常にアスペクト
比が高い接続孔の場合には、接続孔内にボイドが残りや
すいという問題もある。
方法においては、接続孔の埋め込み特性が下地表面の状
態や不純物の混入に敏感であり、また、埋め込みの状態
を上から観察して確認することができないため、プラグ
形成の工程の管理が難しい。加えて、非常にアスペクト
比が高い接続孔の場合には、接続孔内にボイドが残りや
すいという問題もある。
【0009】一方、配線ルールの微細化に伴い、配線を
流れる電流の電流密度は上昇し、エレクトロマイグレー
ション(EM)による配線抵抗上昇不良も深刻な問題に
なっている。このエレクトロマイグレーションによる配
線抵抗上昇不良を図11を参照して説明する。この図1
1に示す半導体装置においては、TiN/Ti膜21と
下層Al合金層22とTiN膜23とにより、下層配線
が構成されている。この下層配線は層間絶縁膜(図示せ
ず)に覆われている。この層間絶縁膜には接続孔24が
形成されており、その内部にはTiN膜25を介してW
プラグ26が埋め込まれている。また、TiN/Ti膜
27と上層Al合金層28とTiN膜29とにより、上
層配線が構成されている。そして、下層配線と上層配線
は、TiN膜25、Wプラグ26およびTiN/Ti膜
27を介して互いに接続されている。
流れる電流の電流密度は上昇し、エレクトロマイグレー
ション(EM)による配線抵抗上昇不良も深刻な問題に
なっている。このエレクトロマイグレーションによる配
線抵抗上昇不良を図11を参照して説明する。この図1
1に示す半導体装置においては、TiN/Ti膜21と
下層Al合金層22とTiN膜23とにより、下層配線
が構成されている。この下層配線は層間絶縁膜(図示せ
ず)に覆われている。この層間絶縁膜には接続孔24が
形成されており、その内部にはTiN膜25を介してW
プラグ26が埋め込まれている。また、TiN/Ti膜
27と上層Al合金層28とTiN膜29とにより、上
層配線が構成されている。そして、下層配線と上層配線
は、TiN膜25、Wプラグ26およびTiN/Ti膜
27を介して互いに接続されている。
【0010】しかし、この場合、半導体装置の動作時
に、接続孔24の周辺に電子が異種金属界面を横切る電
流パスが存在するため、配線主材料の原子流束が乱れ、
接続孔24の近傍の上層配線に原子空孔30が発生しや
すく、エレクトロマイグレーション寿命が短いという問
題があった。
に、接続孔24の周辺に電子が異種金属界面を横切る電
流パスが存在するため、配線主材料の原子流束が乱れ、
接続孔24の近傍の上層配線に原子空孔30が発生しや
すく、エレクトロマイグレーション寿命が短いという問
題があった。
【0011】また、上述のリフロー法によるAlプラグ
形成方法においても、上層配線の配線主材料を接続孔の
内部に流し込むためには通常、配線主材料と濡れ性のよ
い下地金属膜を敷く必要がある。そのため、接続孔の内
部において、配線主材料と異種の下地金属膜を電子が横
切る電流パスが存在することによって、上述と同様にエ
レクトロマイグレーション寿命が短いという問題があっ
た。
形成方法においても、上層配線の配線主材料を接続孔の
内部に流し込むためには通常、配線主材料と濡れ性のよ
い下地金属膜を敷く必要がある。そのため、接続孔の内
部において、配線主材料と異種の下地金属膜を電子が横
切る電流パスが存在することによって、上述と同様にエ
レクトロマイグレーション寿命が短いという問題があっ
た。
【0012】したがって、この発明の目的は、アスペク
ト比の高い接続孔の内部にボイドを発生させることなく
ピラーを形成して良好に埋め込むことができ、工程が簡
単でコストが低く、接続孔の埋め込み状態を管理しやす
く、エレクトロマイグレーション寿命が長く配線信頼性
が高い半導体装置およびその製造方法を提供することに
ある。
ト比の高い接続孔の内部にボイドを発生させることなく
ピラーを形成して良好に埋め込むことができ、工程が簡
単でコストが低く、接続孔の埋め込み状態を管理しやす
く、エレクトロマイグレーション寿命が長く配線信頼性
が高い半導体装置およびその製造方法を提供することに
ある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の発明は、多層配線を有する半導体
装置の製造方法において、下層配線が形成された基板上
に収縮しやすい材料を含む層間絶縁膜を下層配線を覆う
ようにして形成する工程と、下層配線の上の部分の層間
絶縁膜に接続孔を形成する工程と、熱処理を行うことに
より層間絶縁膜を収縮させて接続孔の内部に下層配線の
一部からなるピラーを形成する工程とを有することを特
徴とするものである。
に、この発明の第1の発明は、多層配線を有する半導体
装置の製造方法において、下層配線が形成された基板上
に収縮しやすい材料を含む層間絶縁膜を下層配線を覆う
ようにして形成する工程と、下層配線の上の部分の層間
絶縁膜に接続孔を形成する工程と、熱処理を行うことに
より層間絶縁膜を収縮させて接続孔の内部に下層配線の
一部からなるピラーを形成する工程とを有することを特
徴とするものである。
【0014】この発明の第2の発明は、溝配線を含む多
層配線を有する半導体装置の製造方法において、下層配
線が形成された基板上に収縮しやすい材料を含む層間絶
縁膜を下層配線を覆うようにして形成する工程と、層間
絶縁膜上に溝形成用絶縁膜を形成する工程と、下層配線
の上の部分の層間絶縁膜に接続孔を形成するとともに、
溝形成用絶縁膜に配線溝を形成する工程と、熱処理を行
うことにより層間絶縁膜を収縮させて接続孔および配線
溝の内部に下層配線の一部からなるピラーを形成する工
程と、配線溝の部分でピラーと接続された上層配線を形
成する工程とを有することを特徴とするものである。
層配線を有する半導体装置の製造方法において、下層配
線が形成された基板上に収縮しやすい材料を含む層間絶
縁膜を下層配線を覆うようにして形成する工程と、層間
絶縁膜上に溝形成用絶縁膜を形成する工程と、下層配線
の上の部分の層間絶縁膜に接続孔を形成するとともに、
溝形成用絶縁膜に配線溝を形成する工程と、熱処理を行
うことにより層間絶縁膜を収縮させて接続孔および配線
溝の内部に下層配線の一部からなるピラーを形成する工
程と、配線溝の部分でピラーと接続された上層配線を形
成する工程とを有することを特徴とするものである。
【0015】この発明の第3の発明は、溝配線を含む多
層配線を有する半導体装置において、基板上に形成され
た下層配線と、基板上に下層配線を覆うようにして形成
された収縮しやすい材料を含む層間絶縁膜と、層間絶縁
膜上に形成された溝形成用絶縁膜と、下層配線の上の部
分の層間絶縁膜に形成された接続孔と、溝形成用絶縁膜
に形成された配線溝と、接続孔および配線溝の内部に形
成された下層配線の一部からなるピラーと、配線溝の部
分でピラーと接続された上層配線とを有することを特徴
とするものである。
層配線を有する半導体装置において、基板上に形成され
た下層配線と、基板上に下層配線を覆うようにして形成
された収縮しやすい材料を含む層間絶縁膜と、層間絶縁
膜上に形成された溝形成用絶縁膜と、下層配線の上の部
分の層間絶縁膜に形成された接続孔と、溝形成用絶縁膜
に形成された配線溝と、接続孔および配線溝の内部に形
成された下層配線の一部からなるピラーと、配線溝の部
分でピラーと接続された上層配線とを有することを特徴
とするものである。
【0016】この発明においては、収縮しやすい材料と
して、例えば、いわゆる液相CVD法により形成される
酸化シリコン、オゾン(O3 )雰囲気下でのテトラエト
キシシラン(TEOS)の分解により形成される酸化シ
リコン(以下「O3 −TEOS」という)、スピンオン
ガラス(SOG)などが用いられる。また、上層配線お
よび下層配線の配線主材料としては、銅(Cu)やシリ
コン(Si)などの添加元素を含むAl合金のほか、純
AlやCuやCu合金(Cu−Ti、Cu−Zrなど)
などが用いられる。
して、例えば、いわゆる液相CVD法により形成される
酸化シリコン、オゾン(O3 )雰囲気下でのテトラエト
キシシラン(TEOS)の分解により形成される酸化シ
リコン(以下「O3 −TEOS」という)、スピンオン
ガラス(SOG)などが用いられる。また、上層配線お
よび下層配線の配線主材料としては、銅(Cu)やシリ
コン(Si)などの添加元素を含むAl合金のほか、純
AlやCuやCu合金(Cu−Ti、Cu−Zrなど)
などが用いられる。
【0017】この発明においては、典型的には、層間絶
縁膜の上部は収縮しやすい材料からなる収縮性絶縁膜に
より形成され、その収縮性絶縁膜上に、収縮しやすい材
料が脱水縮合を起こさない温度で絶縁膜からなるキャッ
プ層を形成する。
縁膜の上部は収縮しやすい材料からなる収縮性絶縁膜に
より形成され、その収縮性絶縁膜上に、収縮しやすい材
料が脱水縮合を起こさない温度で絶縁膜からなるキャッ
プ層を形成する。
【0018】この発明の好適な一実施形態においては、
下層配線の配線主材料と上層配線の配線主材料とを直接
接続する。
下層配線の配線主材料と上層配線の配線主材料とを直接
接続する。
【0019】上述のように構成されたこの発明によれ
ば、収縮しやすい材料を含む層間絶縁膜を形成した後、
熱処理を行うと、この収縮しやすい材料を含む層間絶縁
膜は、水分放出や脱水縮合が起きることにより収縮す
る。また、このとき、下層配線自体が軟化するととも
に、膨張する。この結果、この層間絶縁膜により覆われ
た下層配線に圧縮応力が生じ、これにより下層配線の一
部が接続孔の内部にせり上がり、ピラーが形成される。
ば、収縮しやすい材料を含む層間絶縁膜を形成した後、
熱処理を行うと、この収縮しやすい材料を含む層間絶縁
膜は、水分放出や脱水縮合が起きることにより収縮す
る。また、このとき、下層配線自体が軟化するととも
に、膨張する。この結果、この層間絶縁膜により覆われ
た下層配線に圧縮応力が生じ、これにより下層配線の一
部が接続孔の内部にせり上がり、ピラーが形成される。
【0020】このように下層配線の一部がせり上がるこ
とによりピラーが接続孔の内部に形成されるため、接続
孔のアスペクト比が高くても、ボイドを発生させること
なく接続孔の内部にピラーを形成し、埋め込むことがで
きる。そして、このピラーの形成により接続孔のアスペ
クト比を実質的に低くすることができるので、上層配線
の配線材料によりこの接続孔を良好に埋め込むことがで
きる。また、このピラー形成のプロセスは簡単であり、
低コストである。さらに、上述のようにピラー形成時に
接続孔の内部にボイドが残されることが原理的にないた
め、ピラーによる接続孔の内部の埋め込み状態を上から
観察して容易に確認することができ、埋め込み工程を管
理しやすい。
とによりピラーが接続孔の内部に形成されるため、接続
孔のアスペクト比が高くても、ボイドを発生させること
なく接続孔の内部にピラーを形成し、埋め込むことがで
きる。そして、このピラーの形成により接続孔のアスペ
クト比を実質的に低くすることができるので、上層配線
の配線材料によりこの接続孔を良好に埋め込むことがで
きる。また、このピラー形成のプロセスは簡単であり、
低コストである。さらに、上述のようにピラー形成時に
接続孔の内部にボイドが残されることが原理的にないた
め、ピラーによる接続孔の内部の埋め込み状態を上から
観察して容易に確認することができ、埋め込み工程を管
理しやすい。
【0021】また、下層配線の配線主材料と上層配線の
配線主材料とを直接接続することにより、これらの配線
主材料が互いに同一であるときは、接続孔の周辺に電子
が異種金属界面を横切る電流パスが存在しないようにす
ることができるので、エレクトロマイグレーション寿命
を長くし、配線信頼性を高くすることができる。
配線主材料とを直接接続することにより、これらの配線
主材料が互いに同一であるときは、接続孔の周辺に電子
が異種金属界面を横切る電流パスが存在しないようにす
ることができるので、エレクトロマイグレーション寿命
を長くし、配線信頼性を高くすることができる。
【0022】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【0023】図1、図2および図3はこの発明の第1の
実施形態による半導体装置の製造方法を示す。この第1
の実施形態においては、図1に示すように、まず、あら
かじめ素子が形成され、層間絶縁膜で覆われたSi基板
のような半導体基板(図示せず)上に例えばスパッタリ
ング法により例えば膜厚が20nmのTi膜および例え
ば膜厚が50nmのTiN膜を順次形成してTiN/T
i膜1を形成する。このTi膜の形成におけるスパッタ
条件の一例を挙げると、雰囲気ガスとしてアルゴン(A
r)ガスを用い、その流量を100sccmとし、圧力
を0.4Pa、DCパワーを5kW、基板加熱温度を3
00℃とする。また、TiN膜の形成におけるスパッタ
条件の一例を挙げると、雰囲気ガスとしてArと窒素
(N2 )との混合ガスを用い、それらの流量をそれぞれ
30sccm、80sccmとし、圧力を0.4Pa、
DCパワーを5kW、基板加熱温度を300℃とする。
実施形態による半導体装置の製造方法を示す。この第1
の実施形態においては、図1に示すように、まず、あら
かじめ素子が形成され、層間絶縁膜で覆われたSi基板
のような半導体基板(図示せず)上に例えばスパッタリ
ング法により例えば膜厚が20nmのTi膜および例え
ば膜厚が50nmのTiN膜を順次形成してTiN/T
i膜1を形成する。このTi膜の形成におけるスパッタ
条件の一例を挙げると、雰囲気ガスとしてアルゴン(A
r)ガスを用い、その流量を100sccmとし、圧力
を0.4Pa、DCパワーを5kW、基板加熱温度を3
00℃とする。また、TiN膜の形成におけるスパッタ
条件の一例を挙げると、雰囲気ガスとしてArと窒素
(N2 )との混合ガスを用い、それらの流量をそれぞれ
30sccm、80sccmとし、圧力を0.4Pa、
DCパワーを5kW、基板加熱温度を300℃とする。
【0024】次に、例えばスパッタリング法により、T
iN/Ti膜1上に、例えば銅(Cu)を0.5%含ん
だ例えば膜厚が500nmの下層Al合金層2を形成す
る。この下層Al合金層2の形成におけるスパッタ条件
の一例を挙げると、雰囲気ガスとしてArガスを用い、
その流量を100sccmとし、圧力を0.4Pa、D
Cパワーを20kW、基板加熱温度を300℃とする。
iN/Ti膜1上に、例えば銅(Cu)を0.5%含ん
だ例えば膜厚が500nmの下層Al合金層2を形成す
る。この下層Al合金層2の形成におけるスパッタ条件
の一例を挙げると、雰囲気ガスとしてArガスを用い、
その流量を100sccmとし、圧力を0.4Pa、D
Cパワーを20kW、基板加熱温度を300℃とする。
【0025】次に、例えばスパッタリング法により、T
iN/Ti膜1のTiN膜を形成する条件と同様の条件
で、下層Al合金層2上に例えば膜厚が30nmのTi
N膜3を形成する。
iN/Ti膜1のTiN膜を形成する条件と同様の条件
で、下層Al合金層2上に例えば膜厚が30nmのTi
N膜3を形成する。
【0026】次に、リソグラフィ工程によりTiN膜3
上に所定形状のレジストパターン(図示せず)を形成し
た後、このレジストパターンをマスクとして、TiN膜
3と下層Al合金層2とTiN/Ti膜1とをエッチン
グする。これによって、TiN/Ti膜1と下層Al合
金層2とTiN膜3とからなる下層配線が形成される。
ここで、下層Al合金層2上のTiN膜3は、このリソ
グラフィ工程における露光時の反射防止膜としての役割
も有する。
上に所定形状のレジストパターン(図示せず)を形成し
た後、このレジストパターンをマスクとして、TiN膜
3と下層Al合金層2とTiN/Ti膜1とをエッチン
グする。これによって、TiN/Ti膜1と下層Al合
金層2とTiN膜3とからなる下層配線が形成される。
ここで、下層Al合金層2上のTiN膜3は、このリソ
グラフィ工程における露光時の反射防止膜としての役割
も有する。
【0027】次に、上述のようにして形成された下層配
線を覆うように、SiO2 膜4と収縮性SiOx 膜5と
SiO2 膜6とからなる層間絶縁膜を形成する。すなわ
ち、まず、基板の全面に、例えばプラズマCVD法によ
り、例えば膜厚が100nmのSiO2 膜4を形成す
る。このSiO2 膜4の形成におけるCVD条件の一例
を挙げると、反応ガスとしてシラン(SiH4 )と一酸
化二窒素(N2 O)とN2 との混合ガスを用い、それら
の流量をそれぞれ150sccm、3500sccm、
1500sccmとし、RFパワーを50W、圧力を1
90Pa、基板加熱温度を300℃とする。
線を覆うように、SiO2 膜4と収縮性SiOx 膜5と
SiO2 膜6とからなる層間絶縁膜を形成する。すなわ
ち、まず、基板の全面に、例えばプラズマCVD法によ
り、例えば膜厚が100nmのSiO2 膜4を形成す
る。このSiO2 膜4の形成におけるCVD条件の一例
を挙げると、反応ガスとしてシラン(SiH4 )と一酸
化二窒素(N2 O)とN2 との混合ガスを用い、それら
の流量をそれぞれ150sccm、3500sccm、
1500sccmとし、RFパワーを50W、圧力を1
90Pa、基板加熱温度を300℃とする。
【0028】次に、例えば液相CVD法により、SiO
2 膜4上に、収縮性SiOx 膜5をその表面がほぼ平坦
化されるように十分に厚く形成する。具体的には、この
収縮性SiOx 膜5の膜厚は例えば700nmである。
この収縮性SiOx 膜5の形成におけるCVD条件の一
例を挙げると、反応ガスとしてSiH4 とN2 と過酸化
水素(H2 O2 )との混合ガスを用い、それらの流量を
それぞれ120sccm、500sccm、0.65g
/minとし、RFパワーを50W、圧力を190Pa
とし、基板加熱は行わない。
2 膜4上に、収縮性SiOx 膜5をその表面がほぼ平坦
化されるように十分に厚く形成する。具体的には、この
収縮性SiOx 膜5の膜厚は例えば700nmである。
この収縮性SiOx 膜5の形成におけるCVD条件の一
例を挙げると、反応ガスとしてSiH4 とN2 と過酸化
水素(H2 O2 )との混合ガスを用い、それらの流量を
それぞれ120sccm、500sccm、0.65g
/minとし、RFパワーを50W、圧力を190Pa
とし、基板加熱は行わない。
【0029】次に、例えばプラズマCVD法により、収
縮性SiOx 膜5上に、キャップ層として、例えば膜厚
が300nmのSiO2 膜6を形成する。このSiO2
膜6の形成におけるCVD条件の一例を挙げると、反応
ガスとしてSiH4 とN2 OとN2 との混合ガスを用
い、それらの流量をそれぞれ100sccm、2000
sccm、1000sccmとし、RFパワーを500
W、圧力を100Paとする。この場合、基板加熱温度
は、収縮性SiOx 膜5が収縮しない温度に選ばれ、具
体的には例えば250℃とする。このSiO2 膜6の形
成により、表面がほぼ完全に平坦化される。
縮性SiOx 膜5上に、キャップ層として、例えば膜厚
が300nmのSiO2 膜6を形成する。このSiO2
膜6の形成におけるCVD条件の一例を挙げると、反応
ガスとしてSiH4 とN2 OとN2 との混合ガスを用
い、それらの流量をそれぞれ100sccm、2000
sccm、1000sccmとし、RFパワーを500
W、圧力を100Paとする。この場合、基板加熱温度
は、収縮性SiOx 膜5が収縮しない温度に選ばれ、具
体的には例えば250℃とする。このSiO2 膜6の形
成により、表面がほぼ完全に平坦化される。
【0030】次に、リソグラフィ工程によってSiO2
膜6上に所定形状のレジストパターン(図示せず)を形
成した後、このレジストパターンをマスクとして、下層
配線の上の部分におけるSiO2 膜4と収縮性SiOx
膜5とSiO2 膜6とからなる層間絶縁膜をエッチング
し、さらに下層Al合金層2が露出するようにTiN膜
3もエッチングする。これによって、図2に示すよう
に、下層配線の上の部分に例えば直径が0.35μm、
アスペクト比が2.0の接続孔7が形成される。このエ
ッチングの工程におけるエッチング条件の一例を挙げる
と、エッチングガスとして八フッ化四炭素(C4 F8 )
と一酸化炭素(CO)とArとの混合ガスを用い、それ
らの流量をそれぞれ10sccm、100sccm、2
00sccmとし、RFパワーを1600W、圧力を6
Pa、基板温度を20℃とする。
膜6上に所定形状のレジストパターン(図示せず)を形
成した後、このレジストパターンをマスクとして、下層
配線の上の部分におけるSiO2 膜4と収縮性SiOx
膜5とSiO2 膜6とからなる層間絶縁膜をエッチング
し、さらに下層Al合金層2が露出するようにTiN膜
3もエッチングする。これによって、図2に示すよう
に、下層配線の上の部分に例えば直径が0.35μm、
アスペクト比が2.0の接続孔7が形成される。このエ
ッチングの工程におけるエッチング条件の一例を挙げる
と、エッチングガスとして八フッ化四炭素(C4 F8 )
と一酸化炭素(CO)とArとの混合ガスを用い、それ
らの流量をそれぞれ10sccm、100sccm、2
00sccmとし、RFパワーを1600W、圧力を6
Pa、基板温度を20℃とする。
【0031】次に、例えばArやN2 などの不活性ガス
の雰囲気中において基板を熱処理することにより、収縮
性SiOx 膜5を収縮させる。これによって、下層配線
全体の下層Al合金層2に圧縮応力が生じる。また、こ
のとき、下層Al合金層2自身も加熱によって軟化およ
び膨張し、それによる変形は層間絶縁膜の存在しない接
続孔7の部分に集中するため、接続孔7の内部で下層A
l合金層2の一部のAl合金がせり上がる現象を引き起
こす。これによって、接続孔7の内部に下層Al合金層
2の一部からなるAl合金ピラー8が形成される。この
Al合金ピラー8を形成するための熱処理の温度は、4
00℃程度以上の温度、例えば450℃とする。また、
熱処理の時間は例えば30分とする。
の雰囲気中において基板を熱処理することにより、収縮
性SiOx 膜5を収縮させる。これによって、下層配線
全体の下層Al合金層2に圧縮応力が生じる。また、こ
のとき、下層Al合金層2自身も加熱によって軟化およ
び膨張し、それによる変形は層間絶縁膜の存在しない接
続孔7の部分に集中するため、接続孔7の内部で下層A
l合金層2の一部のAl合金がせり上がる現象を引き起
こす。これによって、接続孔7の内部に下層Al合金層
2の一部からなるAl合金ピラー8が形成される。この
Al合金ピラー8を形成するための熱処理の温度は、4
00℃程度以上の温度、例えば450℃とする。また、
熱処理の時間は例えば30分とする。
【0032】Al合金ピラー8を形成するための熱処理
の温度は上述のように400℃程度以上とする必要があ
るが、これは次のような理由による。すなわち、収縮性
SiOx 膜5は、300℃程度以上の温度において、水
素結合によって内部に含有されていた水分を放出して収
縮するが、ここでは、Al合金ピラー8の形成に下層A
l合金層3の軟化現象を利用するため、熱処理温度はA
l合金の再結晶温度以上であることが望ましい。このA
l合金の再結晶温度は、組成によっても異なるが、40
0℃程度である。したがって、熱処理温度は400℃程
度以上とする必要がある。なお、この温度領域では、収
縮性SiOx 膜5が脱水縮合することにより、さらに収
縮する。
の温度は上述のように400℃程度以上とする必要があ
るが、これは次のような理由による。すなわち、収縮性
SiOx 膜5は、300℃程度以上の温度において、水
素結合によって内部に含有されていた水分を放出して収
縮するが、ここでは、Al合金ピラー8の形成に下層A
l合金層3の軟化現象を利用するため、熱処理温度はA
l合金の再結晶温度以上であることが望ましい。このA
l合金の再結晶温度は、組成によっても異なるが、40
0℃程度である。したがって、熱処理温度は400℃程
度以上とする必要がある。なお、この温度領域では、収
縮性SiOx 膜5が脱水縮合することにより、さらに収
縮する。
【0033】また、この収縮性SiOx 膜5の収縮は体
積で数%程度であるが、下層配線全体に生じる応力の影
響が微小な接続孔7の部分に集中するため、Al合金ピ
ラー7の形成に十分な変形を引き起こすことができる。
積で数%程度であるが、下層配線全体に生じる応力の影
響が微小な接続孔7の部分に集中するため、Al合金ピ
ラー7の形成に十分な変形を引き起こすことができる。
【0034】また、このAl合金ピラー8は、接続孔7
の内部のみ埋めるように制御することが望ましい。これ
は、このAl合金ピラー8が接続孔7の上端まで形成さ
れずにこの接続孔7の部分に若干の凹みが形成されて
も、この凹みはその後の上層配線の形成工程で埋め込む
ことが可能であるが、逆にオーバーグロースして接続孔
7からはみだすと、上層の配線の形成に支障をきたすか
らである(この問題については後に改めて説明する)。
そこで、ここでは、このAl合金ピラー8の上端が、接
続孔7の上端より下の部分にあるように制御する。この
とき、接続孔7の内部にAl合金ピラー8が形成される
ことにより、この接続孔7のアスペクト比が実質的に低
くなっていることに注目すべきである。
の内部のみ埋めるように制御することが望ましい。これ
は、このAl合金ピラー8が接続孔7の上端まで形成さ
れずにこの接続孔7の部分に若干の凹みが形成されて
も、この凹みはその後の上層配線の形成工程で埋め込む
ことが可能であるが、逆にオーバーグロースして接続孔
7からはみだすと、上層の配線の形成に支障をきたすか
らである(この問題については後に改めて説明する)。
そこで、ここでは、このAl合金ピラー8の上端が、接
続孔7の上端より下の部分にあるように制御する。この
とき、接続孔7の内部にAl合金ピラー8が形成される
ことにより、この接続孔7のアスペクト比が実質的に低
くなっていることに注目すべきである。
【0035】次に、例えばスパッタエッチングにより基
板全面のクリーニングを行う。この場合、特にAl合金
ピラー8の上面のクリーニングを行うことが重要であ
る。このスパッタエッチング条件の一例を挙げると、エ
ッチングガスとして例えばArガスを用い、その流量を
100sccmとし、RFバイアス電圧を1000V、
圧力を0.4Pa、基板加熱温度を300℃、エッチン
グ時間を1分とする。
板全面のクリーニングを行う。この場合、特にAl合金
ピラー8の上面のクリーニングを行うことが重要であ
る。このスパッタエッチング条件の一例を挙げると、エ
ッチングガスとして例えばArガスを用い、その流量を
100sccmとし、RFバイアス電圧を1000V、
圧力を0.4Pa、基板加熱温度を300℃、エッチン
グ時間を1分とする。
【0036】このようにしてクリーニングを行った後、
上層配線を形成する工程に移る。すなわち、図3に示す
ように、まず、Al合金ピラー8が形成された接続孔7
が点在しているSiO2 膜6上に、例えばスパッタリン
グ法により例えば膜厚が20nmのTi膜および例えば
膜厚が50nmのTiN膜を順次形成してTiN/Ti
膜9を形成する。これらのTi膜およびTiN膜の形成
におけるスパッタ条件は、TiN/Ti膜1のTi膜お
よびTiN膜の形成におけるスパッタ条件と同様であ
る。
上層配線を形成する工程に移る。すなわち、図3に示す
ように、まず、Al合金ピラー8が形成された接続孔7
が点在しているSiO2 膜6上に、例えばスパッタリン
グ法により例えば膜厚が20nmのTi膜および例えば
膜厚が50nmのTiN膜を順次形成してTiN/Ti
膜9を形成する。これらのTi膜およびTiN膜の形成
におけるスパッタ条件は、TiN/Ti膜1のTi膜お
よびTiN膜の形成におけるスパッタ条件と同様であ
る。
【0037】次に、例えばスパッタリング法により、T
iN/Ti膜9上に、例えばCuを0.5%含んだ例え
ば膜厚が500nmの上層Al合金層10を形成する。
この上層Al合金層10の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてArガスを用い、そ
の流量を100sccmとし、圧力を0.4Pa、DC
パワーを20kW、基板加熱温度を400℃とする。こ
こで、この上層Al合金層10の形成においては、Al
合金ピラー8の形成により実質的にアスペクト比が小さ
くなった接続孔7を完全に埋めるために、基板加熱温度
を400℃と、下層Al合金層2を形成する場合の基板
加熱温度(例えば、300℃)に比べてやや高くし、A
l合金にマイグレーションを引き起こすようにしてい
る。これによって、接続孔7の部分における上層Al合
金層10のカバレッジは良好となる。
iN/Ti膜9上に、例えばCuを0.5%含んだ例え
ば膜厚が500nmの上層Al合金層10を形成する。
この上層Al合金層10の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてArガスを用い、そ
の流量を100sccmとし、圧力を0.4Pa、DC
パワーを20kW、基板加熱温度を400℃とする。こ
こで、この上層Al合金層10の形成においては、Al
合金ピラー8の形成により実質的にアスペクト比が小さ
くなった接続孔7を完全に埋めるために、基板加熱温度
を400℃と、下層Al合金層2を形成する場合の基板
加熱温度(例えば、300℃)に比べてやや高くし、A
l合金にマイグレーションを引き起こすようにしてい
る。これによって、接続孔7の部分における上層Al合
金層10のカバレッジは良好となる。
【0038】次に、例えばスパッタリング法により、T
iN膜3を形成する条件と同様の条件で、上層Al合金
層10上にTiN膜11を形成する。次に、リソグラフ
ィ工程によりTiN膜11上にレジストパターン(図示
せず)を形成した後、このレジストパターンをマスクと
して、TiN膜11と上層Al合金層10とTiN/T
i膜9とをエッチングする。これによって、TiN/T
i膜9と上層Al合金層10とTiN膜11とからなる
上層配線が形成される。この後、必要な工程を経て、目
的とする半導体装置を完成させる。
iN膜3を形成する条件と同様の条件で、上層Al合金
層10上にTiN膜11を形成する。次に、リソグラフ
ィ工程によりTiN膜11上にレジストパターン(図示
せず)を形成した後、このレジストパターンをマスクと
して、TiN膜11と上層Al合金層10とTiN/T
i膜9とをエッチングする。これによって、TiN/T
i膜9と上層Al合金層10とTiN膜11とからなる
上層配線が形成される。この後、必要な工程を経て、目
的とする半導体装置を完成させる。
【0039】以上のように、この第1の実施形態によれ
ば、下層Al合金層2の上下をTiN/Ti膜1とTi
N膜3とではさんだ構造の下層配線を覆う層間絶縁膜の
一部に収縮性SiOx 膜5を用い、この層間絶縁膜に接
続孔7を形成した後、熱処理を行うことにより収縮性S
iOx 膜5、したがって層間絶縁膜を収縮させることに
より、接続孔7の内部に下層Al合金層2の一部からな
るAl合金ピラー8を形成してこの接続孔7の内部を埋
め込むことができる。これによって、アスペクト比が高
い接続孔7でも、このAl合金ピラー8により良好に埋
め込むことができる。そして、この場合、Al合金ピラ
ー8を接続孔7の下部から埋め込むことができるため、
原理的に接続孔7の内部にボイドが発生しない。このた
め、接続孔7の埋め込み状態を上から確認することが可
能であるため、工程管理が容易になる。
ば、下層Al合金層2の上下をTiN/Ti膜1とTi
N膜3とではさんだ構造の下層配線を覆う層間絶縁膜の
一部に収縮性SiOx 膜5を用い、この層間絶縁膜に接
続孔7を形成した後、熱処理を行うことにより収縮性S
iOx 膜5、したがって層間絶縁膜を収縮させることに
より、接続孔7の内部に下層Al合金層2の一部からな
るAl合金ピラー8を形成してこの接続孔7の内部を埋
め込むことができる。これによって、アスペクト比が高
い接続孔7でも、このAl合金ピラー8により良好に埋
め込むことができる。そして、この場合、Al合金ピラ
ー8を接続孔7の下部から埋め込むことができるため、
原理的に接続孔7の内部にボイドが発生しない。このた
め、接続孔7の埋め込み状態を上から確認することが可
能であるため、工程管理が容易になる。
【0040】また、上述のように、この第1の実施形態
におけるAl合金ピラー8は、接続孔7の内部のみ埋め
るように制御することが望ましいが、これは、図4に示
すように、Al合金ピラー8がオーバーグロースして接
続孔7の上端からはみ出てしまうと、さらに上層に形成
されるTiN/Ti膜9および上層Al合金層12が平
坦化されず、これが配線不良の原因になるからである。
におけるAl合金ピラー8は、接続孔7の内部のみ埋め
るように制御することが望ましいが、これは、図4に示
すように、Al合金ピラー8がオーバーグロースして接
続孔7の上端からはみ出てしまうと、さらに上層に形成
されるTiN/Ti膜9および上層Al合金層12が平
坦化されず、これが配線不良の原因になるからである。
【0041】また、Al合金ピラー8の上端が接続孔7
の上端より下にあるように制御することにより、上方か
ら例えばAlリフローなどで埋め込む場合にも、Al合
金ピラー8が形成されていない場合と比べ、上方より埋
め込む深さが浅くなり、実質的に接続孔7のアスペクト
比が低くなる。このため、この接続孔7の部分での上層
配線のカバレッジが改善され、接続不良を防ぐことが可
能になる。
の上端より下にあるように制御することにより、上方か
ら例えばAlリフローなどで埋め込む場合にも、Al合
金ピラー8が形成されていない場合と比べ、上方より埋
め込む深さが浅くなり、実質的に接続孔7のアスペクト
比が低くなる。このため、この接続孔7の部分での上層
配線のカバレッジが改善され、接続不良を防ぐことが可
能になる。
【0042】次に、この発明の第2の実施形態による半
導体装置の製造方法について説明する。図5はこの発明
の第2の実施形態による半導体装置を示す断面図であ
る。図5に示すように、この第2の実施形態において
は、まず、あらかじめ素子が形成され、層間絶縁膜で覆
われたSi基板のような半導体基板(図示せず)上に例
えばスパッタリング法により例えばCuを0.5%含ん
だ例えば膜厚が500nmの下層Al合金層2を形成す
る。この下層Al合金層2の形成におけるスパッタ条件
は、第1の実施形態と同様とする。なお、第1の実施形
態と異なり、下層Al合金層2の下のTiN/Ti膜1
は形成していない。
導体装置の製造方法について説明する。図5はこの発明
の第2の実施形態による半導体装置を示す断面図であ
る。図5に示すように、この第2の実施形態において
は、まず、あらかじめ素子が形成され、層間絶縁膜で覆
われたSi基板のような半導体基板(図示せず)上に例
えばスパッタリング法により例えばCuを0.5%含ん
だ例えば膜厚が500nmの下層Al合金層2を形成す
る。この下層Al合金層2の形成におけるスパッタ条件
は、第1の実施形態と同様とする。なお、第1の実施形
態と異なり、下層Al合金層2の下のTiN/Ti膜1
は形成していない。
【0043】次に、例えばスパッタリング法により、下
層Al合金層2上に、第1の実施形態と同様の条件で例
えば膜厚が10nmのTi膜および例えば膜厚が50n
mのTiN膜を順次形成してTiN/Ti膜13を形成
する。この場合、下層Al合金層2の下にTiN/Ti
膜を形成しないので、下層Al合金層2のストレスマイ
グレーションに対する冗長効果を確保するため、このT
iN/Ti膜13のTi膜およびTiN膜の膜厚は、第
1の実施形態におけるより厚くする。下層Al合金層2
上のTiN膜3が、リソグラフィ工程における露光時の
反射防止膜としての役割も有することは、第1の実施形
態と同様である。
層Al合金層2上に、第1の実施形態と同様の条件で例
えば膜厚が10nmのTi膜および例えば膜厚が50n
mのTiN膜を順次形成してTiN/Ti膜13を形成
する。この場合、下層Al合金層2の下にTiN/Ti
膜を形成しないので、下層Al合金層2のストレスマイ
グレーションに対する冗長効果を確保するため、このT
iN/Ti膜13のTi膜およびTiN膜の膜厚は、第
1の実施形態におけるより厚くする。下層Al合金層2
上のTiN膜3が、リソグラフィ工程における露光時の
反射防止膜としての役割も有することは、第1の実施形
態と同様である。
【0044】次に、第1の実施形態と同様に工程を進め
て、SiO2 膜4と収縮性SiOx膜5とSiO2 膜6
とからなる層間絶縁膜、接続孔7およびAl合金ピラー
8を形成する。ただし、接続孔7の形成時には、この接
続孔7の底部に下層配線の配線主材料である下層Al合
金層2が露出するよう、この下層Al合金層2上のTi
N/Ti膜13もエッチングする。次に、第1の実施形
態と同様にして、スパッタエッチングにより基板全面、
特にAl合金ピラー8の上面のクリーニングを行う。
て、SiO2 膜4と収縮性SiOx膜5とSiO2 膜6
とからなる層間絶縁膜、接続孔7およびAl合金ピラー
8を形成する。ただし、接続孔7の形成時には、この接
続孔7の底部に下層配線の配線主材料である下層Al合
金層2が露出するよう、この下層Al合金層2上のTi
N/Ti膜13もエッチングする。次に、第1の実施形
態と同様にして、スパッタエッチングにより基板全面、
特にAl合金ピラー8の上面のクリーニングを行う。
【0045】このようにしてクリーニングを行った後、
第1の実施形態と同様にして、上層Al合金層10とそ
の上のTiN/Ti膜11とからなる上層配線を形成す
る。ここでは、第1の実施形態と異なり、上層Al合金
層10を下層Al合金層2に直接接続するため、上層A
l合金層10の下にTiN/Ti膜9を形成しない。こ
の後、必要な工程を経て、目的とする半導体装置を完成
させる。
第1の実施形態と同様にして、上層Al合金層10とそ
の上のTiN/Ti膜11とからなる上層配線を形成す
る。ここでは、第1の実施形態と異なり、上層Al合金
層10を下層Al合金層2に直接接続するため、上層A
l合金層10の下にTiN/Ti膜9を形成しない。こ
の後、必要な工程を経て、目的とする半導体装置を完成
させる。
【0046】以上のように、この第2の実施形態によれ
ば、第1の実施形態と同様に、下層配線を覆う層間絶縁
膜の一部に収縮性SiOx 膜5を用い、この層間絶縁膜
に接続孔7を形成した後に熱処理を行うことにより、接
続孔7の内部にAl合金ピラー8を形成しているので、
第1の実施形態と同様な種々の利点を得ることができる
ほか、次のような利点を得ることができる。すなわち、
この第2の実施形態においては、下層配線の配線主材料
である下層Al合金層2と上層配線の配線主材料である
Al合金層10とが、間に異種金属をはさまずに直接接
続されているので、半導体装置の動作時にこれらの下層
配線および上層配線間に電流を流したときにこの部分で
Al原子流束が乱れない。このため、エレクトロマイグ
レーションによる配線抵抗上昇不良を防ぐことができ、
配線信頼性が向上する。
ば、第1の実施形態と同様に、下層配線を覆う層間絶縁
膜の一部に収縮性SiOx 膜5を用い、この層間絶縁膜
に接続孔7を形成した後に熱処理を行うことにより、接
続孔7の内部にAl合金ピラー8を形成しているので、
第1の実施形態と同様な種々の利点を得ることができる
ほか、次のような利点を得ることができる。すなわち、
この第2の実施形態においては、下層配線の配線主材料
である下層Al合金層2と上層配線の配線主材料である
Al合金層10とが、間に異種金属をはさまずに直接接
続されているので、半導体装置の動作時にこれらの下層
配線および上層配線間に電流を流したときにこの部分で
Al原子流束が乱れない。このため、エレクトロマイグ
レーションによる配線抵抗上昇不良を防ぐことができ、
配線信頼性が向上する。
【0047】次に、この発明の第3の実施形態による半
導体装置の製造方法について説明する。この第3の実施
形態においては、いわゆるデュアルダマシン(dual dam
ascene) 配線を用いる半導体装置の製造にこの発明を適
用する。
導体装置の製造方法について説明する。この第3の実施
形態においては、いわゆるデュアルダマシン(dual dam
ascene) 配線を用いる半導体装置の製造にこの発明を適
用する。
【0048】この第3の実施形態においては、図6に示
すように、まず、第1の実施形態と同様に工程を進め
て、キャップ層としてのSiO2 膜6まで形成する。次
に、例えばプラズマCVD法により、SiO2 膜6上
に、例えば膜厚が100nmのSiNエッチングストッ
パー膜14を形成する。このSiNエッチングストッパ
ー膜14の形成におけるCVD条件の一例を挙げると、
反応ガスとしてSiH4 とアンモニア(NH3 )とN2
との混合ガスを用い、それらの流量をそれぞれ180s
ccm、500sccm、720sccmとし、RFパ
ワーを350W、圧力を700Pa、基板加熱温度を2
50℃とする。
すように、まず、第1の実施形態と同様に工程を進め
て、キャップ層としてのSiO2 膜6まで形成する。次
に、例えばプラズマCVD法により、SiO2 膜6上
に、例えば膜厚が100nmのSiNエッチングストッ
パー膜14を形成する。このSiNエッチングストッパ
ー膜14の形成におけるCVD条件の一例を挙げると、
反応ガスとしてSiH4 とアンモニア(NH3 )とN2
との混合ガスを用い、それらの流量をそれぞれ180s
ccm、500sccm、720sccmとし、RFパ
ワーを350W、圧力を700Pa、基板加熱温度を2
50℃とする。
【0049】次に、例えばプラズマCVD法により、S
iNエッチングストッパー膜14上に、例えば膜厚が3
00nmの溝形成用SiO2 膜15を形成する。この溝
形成用SiO2 膜15の形成におけるCVD条件は、キ
ャップ層としてのSiO2 膜6と同様とする。なお、S
iO2 膜6の表面の平坦化が不十分である場合には、こ
の溝形成用SiO2 膜15を形成した後にポリッシュな
どによってこの溝形成用SiO2 膜15の表面平坦化を
行う。なお、後述のように、下層配線にも溝配線を用い
る場合には、その上の絶縁膜は必ず平坦化されているの
で、ポリッシュによる平坦化を行う必要はない。
iNエッチングストッパー膜14上に、例えば膜厚が3
00nmの溝形成用SiO2 膜15を形成する。この溝
形成用SiO2 膜15の形成におけるCVD条件は、キ
ャップ層としてのSiO2 膜6と同様とする。なお、S
iO2 膜6の表面の平坦化が不十分である場合には、こ
の溝形成用SiO2 膜15を形成した後にポリッシュな
どによってこの溝形成用SiO2 膜15の表面平坦化を
行う。なお、後述のように、下層配線にも溝配線を用い
る場合には、その上の絶縁膜は必ず平坦化されているの
で、ポリッシュによる平坦化を行う必要はない。
【0050】次に、図7に示すように、リソグラフィ工
程により溝形成用SiO2 膜15上に所定形状のレジス
トパターン(図示せず)を形成した後、このレジストパ
ターンをマスクとし、かつ、SiNエッチングストッパ
ー膜14を用いて溝形成用SiO2 膜15をエッチング
することにより上層配線溝16を形成する。この溝形成
用SiO2 膜15のエッチングにおけるエッチング条件
は、第1の実施形態における接続孔7の形成時と同様と
する。ここで、SiN膜に対するSiO2 膜のエッチン
グ選択比は10以上あるので、SiNエッチングストッ
パー膜14が露出した時点でエッチングを実質的に停止
させることができる。
程により溝形成用SiO2 膜15上に所定形状のレジス
トパターン(図示せず)を形成した後、このレジストパ
ターンをマスクとし、かつ、SiNエッチングストッパ
ー膜14を用いて溝形成用SiO2 膜15をエッチング
することにより上層配線溝16を形成する。この溝形成
用SiO2 膜15のエッチングにおけるエッチング条件
は、第1の実施形態における接続孔7の形成時と同様と
する。ここで、SiN膜に対するSiO2 膜のエッチン
グ選択比は10以上あるので、SiNエッチングストッ
パー膜14が露出した時点でエッチングを実質的に停止
させることができる。
【0051】次に、図8に示すように、リソグラフィ工
程により溝形成用SiO2 膜15などの上に所定形状の
レジストパターン(図示せず)を形成した後、このレジ
ストパターンをマスクとして下層Al合金層2が露出す
るまでエッチングすることにより例えば直径が0.35
μmでアスペクト比が2.0の接続孔2を形成する。こ
の場合、まず、SiNエッチングストッパー膜14をエ
ッチングする条件でエッチングを行った後、SiO2 膜
6、収縮性SiOx 膜5、SiO2 膜4およびTiN膜
3をエッチングする条件でエッチングを行う、いわゆる
2ステップエッチングを行う必要がある。ここで、Si
Nエッチングストッパー膜14のエッチングにおけるエ
ッチング条件の一例を挙げると、エッチングガスとして
C4 F8とCOとArとの混合ガスを用い、それらの流
量をそれぞれ3sccm、100sccm、200sc
cmとし、RFパワーを1600W、圧力を6Pa、基
板加熱温度を20℃とする。SiO2 膜6、収縮性Si
Ox 膜5、SiO2 膜4およびTiN膜3のエッチング
におけるエッチング条件は、第1の実施形態における接
続孔7の形成のためのエッチングにおけるエッチング条
件と同様である。
程により溝形成用SiO2 膜15などの上に所定形状の
レジストパターン(図示せず)を形成した後、このレジ
ストパターンをマスクとして下層Al合金層2が露出す
るまでエッチングすることにより例えば直径が0.35
μmでアスペクト比が2.0の接続孔2を形成する。こ
の場合、まず、SiNエッチングストッパー膜14をエ
ッチングする条件でエッチングを行った後、SiO2 膜
6、収縮性SiOx 膜5、SiO2 膜4およびTiN膜
3をエッチングする条件でエッチングを行う、いわゆる
2ステップエッチングを行う必要がある。ここで、Si
Nエッチングストッパー膜14のエッチングにおけるエ
ッチング条件の一例を挙げると、エッチングガスとして
C4 F8とCOとArとの混合ガスを用い、それらの流
量をそれぞれ3sccm、100sccm、200sc
cmとし、RFパワーを1600W、圧力を6Pa、基
板加熱温度を20℃とする。SiO2 膜6、収縮性Si
Ox 膜5、SiO2 膜4およびTiN膜3のエッチング
におけるエッチング条件は、第1の実施形態における接
続孔7の形成のためのエッチングにおけるエッチング条
件と同様である。
【0052】次に、図8に示すように、第1の実施形態
と同様にして、Al合金ピラー8を形成する。ただし、
このとき、第1の実施形態と異なり、熱処理を十分に行
ってAl合金ピラー8を十分にせり上がらせ、この接続
孔7の部分に凹みが残らないようにする。このために、
ここでは、このAl合金ピラー8が接続孔7の上端のS
iNエッチングストッパー膜14より上に若干オーバー
グロースするように制御する。
と同様にして、Al合金ピラー8を形成する。ただし、
このとき、第1の実施形態と異なり、熱処理を十分に行
ってAl合金ピラー8を十分にせり上がらせ、この接続
孔7の部分に凹みが残らないようにする。このために、
ここでは、このAl合金ピラー8が接続孔7の上端のS
iNエッチングストッパー膜14より上に若干オーバー
グロースするように制御する。
【0053】次に、例えばスパッタエッチングにより全
面、特にAl合金ピラー8の表面のクリーニングを行
う。このスパッタエッチングの条件は第1の実施形態と
同様である。
面、特にAl合金ピラー8の表面のクリーニングを行
う。このスパッタエッチングの条件は第1の実施形態と
同様である。
【0054】このようにしてクリーニングを行った後、
上層配線を形成する工程に移る。すなわち、図9に示す
ように、まず、例えばスパッタリング法により、基板の
全面に、例えば膜厚が20nmのTi膜および例えば膜
厚が50nmのTiN膜を順次形成してTiN/Ti膜
17を形成する。このTiN/Ti膜17の形成におけ
るスパッタ条件は、第1の実施形態と同様とする。次
に、例えばスパッタリング法により、このTiN/Ti
膜17上に、例えばCuを0.5%含んだ例えば膜厚が
500nmの上層Al合金層10を形成する。この上層
Al合金層10の形成におけるスパッタ条件は、下層A
l合金層2と同様である。
上層配線を形成する工程に移る。すなわち、図9に示す
ように、まず、例えばスパッタリング法により、基板の
全面に、例えば膜厚が20nmのTi膜および例えば膜
厚が50nmのTiN膜を順次形成してTiN/Ti膜
17を形成する。このTiN/Ti膜17の形成におけ
るスパッタ条件は、第1の実施形態と同様とする。次
に、例えばスパッタリング法により、このTiN/Ti
膜17上に、例えばCuを0.5%含んだ例えば膜厚が
500nmの上層Al合金層10を形成する。この上層
Al合金層10の形成におけるスパッタ条件は、下層A
l合金層2と同様である。
【0055】次に、リフロー処理を行うことにより、上
層配線の配線主材料である上層Al合金層10を上層配
線溝16の中に流し込み、上層配線溝16を完全に埋め
込む。このリフロー条件の一例を挙げると、雰囲気ガス
として例えばArガスを用い、基板加熱温度を480℃
とし、加熱時間を2分間とする。
層配線の配線主材料である上層Al合金層10を上層配
線溝16の中に流し込み、上層配線溝16を完全に埋め
込む。このリフロー条件の一例を挙げると、雰囲気ガス
として例えばArガスを用い、基板加熱温度を480℃
とし、加熱時間を2分間とする。
【0056】次に、図10に示すように、例えばCMP
(Chemical Mechanical Polish)法により、溝形成用S
iO2 膜16が露出するまでラッピングし、上層配線溝
16の内部以外の部分の上層Al合金層10およびTi
N/Ti膜17を除去する。この際、Al合金ピラー8
のオーバーグロースによって生じた上層配線の表面の凹
凸は完全に除去され、表面が平坦化される。以上によ
り、溝配線としての上層配線が形成される。この後、必
要な工程を経て、目的とする半導体装置を完成させる。
(Chemical Mechanical Polish)法により、溝形成用S
iO2 膜16が露出するまでラッピングし、上層配線溝
16の内部以外の部分の上層Al合金層10およびTi
N/Ti膜17を除去する。この際、Al合金ピラー8
のオーバーグロースによって生じた上層配線の表面の凹
凸は完全に除去され、表面が平坦化される。以上によ
り、溝配線としての上層配線が形成される。この後、必
要な工程を経て、目的とする半導体装置を完成させる。
【0057】以上のように、この第3の実施形態によれ
ば、第1の実施形態と同様に、下層配線を覆う層間絶縁
膜の一部に収縮性SiOx 膜5を用い、この層間絶縁膜
に接続孔7を形成した後に熱処理を行うことにより、接
続孔7の内部にAl合金ピラー8を形成しているので、
第1の実施形態と同様な種々の利点を得ることができ
る。また、この場合、Al合金ピラー8を接続孔7の上
端を超えてオーバーグロースさせても、その後の溝配線
の形成に支障をきたさないため、接続孔7の埋め込み工
程のマージンが広くなるという利点を得ることができ
る。また、Al合金ピラー8がオーバーグロースした場
合においても、特に工程増をもたらすことなく、接続孔
7の埋め込みおよび溝配線としての上層配線の形成が可
能である。
ば、第1の実施形態と同様に、下層配線を覆う層間絶縁
膜の一部に収縮性SiOx 膜5を用い、この層間絶縁膜
に接続孔7を形成した後に熱処理を行うことにより、接
続孔7の内部にAl合金ピラー8を形成しているので、
第1の実施形態と同様な種々の利点を得ることができ
る。また、この場合、Al合金ピラー8を接続孔7の上
端を超えてオーバーグロースさせても、その後の溝配線
の形成に支障をきたさないため、接続孔7の埋め込み工
程のマージンが広くなるという利点を得ることができ
る。また、Al合金ピラー8がオーバーグロースした場
合においても、特に工程増をもたらすことなく、接続孔
7の埋め込みおよび溝配線としての上層配線の形成が可
能である。
【0058】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【0059】例えば、上述の実施形態において挙げた数
値、成膜法、構造および配線材料はあくまでも例に過ぎ
ず、必要に応じてこれと異なる数値、成膜法、構造およ
び配線材料を用いてもよい。
値、成膜法、構造および配線材料はあくまでも例に過ぎ
ず、必要に応じてこれと異なる数値、成膜法、構造およ
び配線材料を用いてもよい。
【0060】例えば、上述の第1〜第3の実施形態にお
いては、下層配線および上層配線の配線主材料としてC
uを0.5%含んだAl合金を用いているが、これと異
なるCu含有量のAl合金を用いてもよい。また、下層
配線および上層配線の膜厚や構造は同一である必要はな
く、互いに異なる膜厚または構造としてもよい。さらに
また、下層配線または上層配線の下地積層金属膜も、T
i膜やTiN膜などに限定されるものではなく、TiW
膜やW膜などの信頼性上の冗長効果があるものであれ
ば、用いることが可能である。
いては、下層配線および上層配線の配線主材料としてC
uを0.5%含んだAl合金を用いているが、これと異
なるCu含有量のAl合金を用いてもよい。また、下層
配線および上層配線の膜厚や構造は同一である必要はな
く、互いに異なる膜厚または構造としてもよい。さらに
また、下層配線または上層配線の下地積層金属膜も、T
i膜やTiN膜などに限定されるものではなく、TiW
膜やW膜などの信頼性上の冗長効果があるものであれ
ば、用いることが可能である。
【0061】また、上述の第2の実施形態において、接
続孔7の内部のAl合金ピラー8の上端と上方から埋め
込まれる上層Al合金層10との間に異種金属をはさま
ない限り、第2の実施形態と異なる構造としてもよい。
続孔7の内部のAl合金ピラー8の上端と上方から埋め
込まれる上層Al合金層10との間に異種金属をはさま
ない限り、第2の実施形態と異なる構造としてもよい。
【0062】また、上述の第3の実施形態においては、
上層配線溝16を形成した後に接続孔7を形成している
が、これと逆に、接続孔7を形成した後に上層配線溝1
6を形成してもよい。さらに、上述の第3の実施形態に
おいては、上層配線溝16へのAl合金の埋め込みにリ
フロー処理を用いているが、この埋め込みには、高温ス
パッタリング法や高圧リフロー法を用いてもよく、さら
には、場合によってはAlのCVD法を用いてもよい。
上層配線溝16を形成した後に接続孔7を形成している
が、これと逆に、接続孔7を形成した後に上層配線溝1
6を形成してもよい。さらに、上述の第3の実施形態に
おいては、上層配線溝16へのAl合金の埋め込みにリ
フロー処理を用いているが、この埋め込みには、高温ス
パッタリング法や高圧リフロー法を用いてもよく、さら
には、場合によってはAlのCVD法を用いてもよい。
【0063】さらに、上述の第3の実施形態において
は、下層配線は溝配線ではないが、下層配線が溝配線で
ある場合にも、この発明を適用することが可能である。
この場合には、この溝配線の上部の層間絶縁膜の収縮に
よりこの溝配線を構成する下層Al合金層に応力を生じ
させ、接続孔の内部にAl合金ピラーを形成する。
は、下層配線は溝配線ではないが、下層配線が溝配線で
ある場合にも、この発明を適用することが可能である。
この場合には、この溝配線の上部の層間絶縁膜の収縮に
よりこの溝配線を構成する下層Al合金層に応力を生じ
させ、接続孔の内部にAl合金ピラーを形成する。
【0064】
【発明の効果】以上説明したように、この発明によれ
ば、下層配線が形成された基板上に収縮しやすい材料を
含む層間絶縁膜を下層配線を覆うようにして形成し、下
層配線の上の部分の層間絶縁膜に接続孔を形成し、その
後に熱処理を行うことにより層間絶縁膜を収縮させて接
続孔の内部に下層配線の一部からなるピラーを形成する
ようにしていることにより、アスペクト比の高い接続孔
の内部にボイドを発生させることなくピラーを形成して
埋め込むことができ、工程が簡単でコストが低く、接続
孔の埋め込み状態を管理しやすい。また、下層配線の配
線主材料と上層配線の配線主材料とを直接接続すること
により、エレクトロマイグレーション寿命を長くし、配
線信頼性を高くすることができる。
ば、下層配線が形成された基板上に収縮しやすい材料を
含む層間絶縁膜を下層配線を覆うようにして形成し、下
層配線の上の部分の層間絶縁膜に接続孔を形成し、その
後に熱処理を行うことにより層間絶縁膜を収縮させて接
続孔の内部に下層配線の一部からなるピラーを形成する
ようにしていることにより、アスペクト比の高い接続孔
の内部にボイドを発生させることなくピラーを形成して
埋め込むことができ、工程が簡単でコストが低く、接続
孔の埋め込み状態を管理しやすい。また、下層配線の配
線主材料と上層配線の配線主材料とを直接接続すること
により、エレクトロマイグレーション寿命を長くし、配
線信頼性を高くすることができる。
【図1】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図2】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図3】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図4】この発明の第1の実施形態による半導体装置の
製造方法の利点を説明するための断面図である。
製造方法の利点を説明するための断面図である。
【図5】この発明の第2の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図6】この発明の第3の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図7】この発明の第3の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図8】この発明の第3の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図9】この発明の第3の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図10】この発明の第3の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図11】従来の半導体装置の問題点を説明するための
断面図である。
断面図である。
2・・・下層Al合金層、3・・・TiN膜、5・・・
収縮性SiOx 膜、6・・・SiO2 膜、7・・・接続
孔、8・・・Al合金ピラー、10・・・上層Al合金
層、14・・・SiNエッチングストッパー膜、15・
・・溝形成用SiO2 膜、16・・・上層配線溝
収縮性SiOx 膜、6・・・SiO2 膜、7・・・接続
孔、8・・・Al合金ピラー、10・・・上層Al合金
層、14・・・SiNエッチングストッパー膜、15・
・・溝形成用SiO2 膜、16・・・上層配線溝
Claims (6)
- 【請求項1】 多層配線を有する半導体装置の製造方法
において、 下層配線が形成された基板上に収縮しやすい材料を含む
層間絶縁膜を上記下層配線を覆うようにして形成する工
程と、 上記下層配線の上の部分の上記層間絶縁膜に接続孔を形
成する工程と、 熱処理を行うことにより上記層間絶縁膜を収縮させて上
記接続孔の内部に上記下層配線の一部からなるピラーを
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項2】 上記層間絶縁膜の上部は上記収縮しやす
い材料からなる収縮性絶縁膜により形成され、上記収縮
性絶縁膜上に、上記収縮しやすい材料が脱水縮合を起こ
さない温度で絶縁膜からなるキャップ層を形成するよう
にしたことを特徴とする請求項1記載の半導体装置の製
造方法。 - 【請求項3】 上記下層配線の配線主材料と上層配線の
配線主材料とを直接接続するようにしたことを特徴とす
る請求項1記載の半導体装置の製造方法。 - 【請求項4】 溝配線を含む多層配線を有する半導体装
置の製造方法において、 下層配線が形成された基板上に収縮しやすい材料を含む
層間絶縁膜を上記下層配線を覆うようにして形成する工
程と、 上記層間絶縁膜上に溝形成用絶縁膜を形成する工程と、 上記下層配線の上の部分の上記層間絶縁膜に接続孔を形
成するとともに、上記溝形成用絶縁膜に配線溝を形成す
る工程と、 熱処理を行うことにより上記層間絶縁膜を収縮させて上
記接続孔および上記配線溝の内部に上記下層配線の一部
からなるピラーを形成する工程と、 上記配線溝の部分で上記ピラーと接続された上層配線を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項5】 上記層間絶縁膜の上部は上記収縮しやす
い材料からなる収縮性絶縁膜により形成され、上記収縮
性絶縁膜上に、上記収縮しやすい材料が脱水縮合を起こ
さない温度で絶縁膜からなるキャップ層を形成するよう
にしたことを特徴とする請求項4記載の半導体装置の製
造方法。 - 【請求項6】 溝配線を含む多層配線を有する半導体装
置において、 基板上に形成された下層配線と、 上記基板上に上記下層配線を覆うようにして形成された
収縮しやすい材料を含む層間絶縁膜と、 上記層間絶縁膜上に形成された溝形成用絶縁膜と、 上記下層配線の上の部分の上記層間絶縁膜に形成された
接続孔と、 上記溝形成用絶縁膜に形成された配線溝と、 上記接続孔および上記配線溝の内部に形成された上記下
層配線の一部からなるピラーと、 上記配線溝の部分で上記ピラーと接続された上層配線と
を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8253739A JPH1079425A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8253739A JPH1079425A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1079425A true JPH1079425A (ja) | 1998-03-24 |
Family
ID=17255471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8253739A Pending JPH1079425A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1079425A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072228A (ja) * | 2012-09-27 | 2014-04-21 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2015153879A (ja) * | 2014-02-13 | 2015-08-24 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-09-04 JP JP8253739A patent/JPH1079425A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072228A (ja) * | 2012-09-27 | 2014-04-21 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2015153879A (ja) * | 2014-02-13 | 2015-08-24 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2814972B2 (ja) | 半導体装置の製造方法 | |
US8629560B2 (en) | Self aligned air-gap in interconnect structures | |
JPH09153545A (ja) | 半導体装置及びその製造方法 | |
US20100330799A1 (en) | Semiconductor device and process for producing the same | |
JP2000003958A (ja) | 半導体装置及びその製造方法 | |
JP2000323479A (ja) | 半導体装置およびその製造方法 | |
WO2005013356A1 (ja) | 溝配線を有する半導体装置および半導体装置の製造方法 | |
KR20010014778A (ko) | 배리어 금속층을 구비하는 반도체 장치 및 그 제조 방법 | |
JPH1092924A (ja) | 半導体装置及びその製造方法 | |
US5427982A (en) | Method for fabricating a semiconductor device | |
JPH10189730A (ja) | 半導体装置及びその製造方法 | |
WO2009033837A2 (en) | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias | |
JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
JPH05198526A (ja) | 半導体装置の製造方法 | |
JP2001176965A (ja) | 半導体装置及びその製造方法 | |
CN101996927A (zh) | 多层互连结构及其形成方法 | |
JPH1079425A (ja) | 半導体装置およびその製造方法 | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
US7250364B2 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
JPH1154621A (ja) | 半導体装置およびその製造方法 | |
KR100840880B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH05326722A (ja) | 半導体装置の製造方法 | |
JP3087692B2 (ja) | 半導体装置の製造方法 | |
KR19990063743A (ko) | 화학적 기계적 연마에 사용하는 캡핑된 중간층 절연물 |