JPH1079425A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1079425A JPH1079425A JP8253739A JP25373996A JPH1079425A JP H1079425 A JPH1079425 A JP H1079425A JP 8253739 A JP8253739 A JP 8253739A JP 25373996 A JP25373996 A JP 25373996A JP H1079425 A JPH1079425 A JP H1079425A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- forming
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 下層配線を上層配線と接続するための接続孔
の内部にボイドを発生させることなくピラーを形成して
埋め込むことができ、工程が簡単でコストが低く、接続
孔の埋め込み状態を管理しやすく、エレクトロマイグレ
ーション寿命が長く配線信頼性が高い半導体装置および
その製造方法を提供する。 【解決手段】 下層Ａｌ合金層２を配線主材料とする下
層配線を形成した半導体基板上に、ＳｉＯ2 膜４、収縮
性ＳｉＯx 膜５およびＳｉＯ2 膜６からなる層間絶縁膜
を下層配線を覆うように形成した後、この下層配線の上
の部分の層間絶縁膜に接続孔７を形成する。次に、例え
ば４５０℃程度の温度で熱処理を行い、収縮性ＳｉＯx
膜５を含む層間絶縁膜を収縮させることにより、下層Ａ
ｌ合金層２の一部を接続孔７の内部にせり上がらせ、Ａ
ｌ合金ピラー８を形成する。このＡｌ合金ピラー８に接
続されるように上層Ａｌ合金層１０を形成する。
の内部にボイドを発生させることなくピラーを形成して
埋め込むことができ、工程が簡単でコストが低く、接続
孔の埋め込み状態を管理しやすく、エレクトロマイグレ
ーション寿命が長く配線信頼性が高い半導体装置および
その製造方法を提供する。 【解決手段】 下層Ａｌ合金層２を配線主材料とする下
層配線を形成した半導体基板上に、ＳｉＯ2 膜４、収縮
性ＳｉＯx 膜５およびＳｉＯ2 膜６からなる層間絶縁膜
を下層配線を覆うように形成した後、この下層配線の上
の部分の層間絶縁膜に接続孔７を形成する。次に、例え
ば４５０℃程度の温度で熱処理を行い、収縮性ＳｉＯx
膜５を含む層間絶縁膜を収縮させることにより、下層Ａ
ｌ合金層２の一部を接続孔７の内部にせり上がらせ、Ａ
ｌ合金ピラー８を形成する。このＡｌ合金ピラー８に接
続されるように上層Ａｌ合金層１０を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、半導体装置の下層配線と
上層配線とを接続する、いわゆるピラーの形成に適用し
て好適なものである。
びその製造方法に関し、特に、半導体装置の下層配線と
上層配線とを接続する、いわゆるピラーの形成に適用し
て好適なものである。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、配線ルー
ルは微細化し、その内部配線プロセスにおいては、狭く
て深い（アスペクト比が高い）コンタクトホールやビア
ホール（以下、両者を総称して接続孔と呼ぶ）の配線材
料による電気的接続が必要になっている。しかし、配線
材料の形成方法として、従来のスパッタリング法による
成膜法を用いた場合には、Ａｌ合金などの配線材料のス
パッタ粒子が、接続孔の側壁の影になって内部に多く入
射しないという、いわゆるシャドウイング効果のため、
接続孔内でのカバレッジが悪くなり、接続孔底部近くの
膜厚が薄くなるところで断線不良が発生しやすいという
問題が生じている。このため、この接続孔内部を配線材
料で埋め込む、別のプロセス技術が要求されている。
ルは微細化し、その内部配線プロセスにおいては、狭く
て深い（アスペクト比が高い）コンタクトホールやビア
ホール（以下、両者を総称して接続孔と呼ぶ）の配線材
料による電気的接続が必要になっている。しかし、配線
材料の形成方法として、従来のスパッタリング法による
成膜法を用いた場合には、Ａｌ合金などの配線材料のス
パッタ粒子が、接続孔の側壁の影になって内部に多く入
射しないという、いわゆるシャドウイング効果のため、
接続孔内でのカバレッジが悪くなり、接続孔底部近くの
膜厚が薄くなるところで断線不良が発生しやすいという
問題が生じている。このため、この接続孔内部を配線材
料で埋め込む、別のプロセス技術が要求されている。
【０００３】このようなプロセス技術として現在開発、
実用化が進んでいる技術としては、以下の三つがある。
第１の技術は、いわゆるブランケットＣＶＤ法によるタ
ングステン（Ｗ）の成膜とエッチバックとによるＷプラ
グ形成方法である。これは、ＣＶＤ法により基板の全面
にＷ膜を形成した後、例えばドライエッチング法やポリ
ッシュ法などの手法によりエッチバックを行い、Ｗ膜を
接続孔の内部にのみ残す方法であり、現在最も多く使用
されている方法である。このＷプラグ形成方法は、埋め
込み特性が安定しているという利点がある。
実用化が進んでいる技術としては、以下の三つがある。
第１の技術は、いわゆるブランケットＣＶＤ法によるタ
ングステン（Ｗ）の成膜とエッチバックとによるＷプラ
グ形成方法である。これは、ＣＶＤ法により基板の全面
にＷ膜を形成した後、例えばドライエッチング法やポリ
ッシュ法などの手法によりエッチバックを行い、Ｗ膜を
接続孔の内部にのみ残す方法であり、現在最も多く使用
されている方法である。このＷプラグ形成方法は、埋め
込み特性が安定しているという利点がある。
【０００４】第２の技術は、選択ＣＶＤ法によるＷプラ
グ形成方法である。これは、ＣＶＤ法により接続孔の内
部にのみ選択的にＷ膜を形成する方法である。このＷプ
ラグ形成方法は、上述のブランケットＣＶＤ法によるＷ
の成膜とエッチバックとによるＷプラグ形成方法と比べ
てプロセスが簡単であり、アスペクト比の高い接続孔へ
のＷの埋め込みが可能である。
グ形成方法である。これは、ＣＶＤ法により接続孔の内
部にのみ選択的にＷ膜を形成する方法である。このＷプ
ラグ形成方法は、上述のブランケットＣＶＤ法によるＷ
の成膜とエッチバックとによるＷプラグ形成方法と比べ
てプロセスが簡単であり、アスペクト比の高い接続孔へ
のＷの埋め込みが可能である。
【０００５】第３の技術は、リフロー法によるＡｌプラ
グ形成方法である。これは、例えばＡｌ合金などの配線
材料を不活性ガス中で再結晶温度以上融点以下の温度で
加熱して流動性を持たせ、接続孔の内部に流し込む方法
である。このリフロー法としては、不活性ガスを高圧に
して熱処理を行うことにより配線材料を接続孔の内部に
押し込む、高圧リフロー法も開発中である。このＡｌプ
ラグ形成方法は、配線層も同時に形成することができる
ため、プロセスが最も簡単であり、低コストである。
グ形成方法である。これは、例えばＡｌ合金などの配線
材料を不活性ガス中で再結晶温度以上融点以下の温度で
加熱して流動性を持たせ、接続孔の内部に流し込む方法
である。このリフロー法としては、不活性ガスを高圧に
して熱処理を行うことにより配線材料を接続孔の内部に
押し込む、高圧リフロー法も開発中である。このＡｌプ
ラグ形成方法は、配線層も同時に形成することができる
ため、プロセスが最も簡単であり、低コストである。
【０００６】
【発明が解決しようとする課題】しかし、以上の３通り
のプラグ形成方法においては、それぞれ次のような問題
がある。まず、ブランケットＣＶＤ法によるＷの成膜と
エッチバックとによるＷプラグ形成方法においては、Ｗ
成膜前にＴｉＮ／Ｔｉ膜などの密着層を形成する必要が
あるため、プラグ形成の工程が長くなり、全体としてプ
ロセスコストが高い。また、プラグを形成する接続孔の
アスペクト比が非常に高い場合には、接続孔内にボイド
が残りやすいことから、配線の断線不良などが発生しや
すいという問題もある。
のプラグ形成方法においては、それぞれ次のような問題
がある。まず、ブランケットＣＶＤ法によるＷの成膜と
エッチバックとによるＷプラグ形成方法においては、Ｗ
成膜前にＴｉＮ／Ｔｉ膜などの密着層を形成する必要が
あるため、プラグ形成の工程が長くなり、全体としてプ
ロセスコストが高い。また、プラグを形成する接続孔の
アスペクト比が非常に高い場合には、接続孔内にボイド
が残りやすいことから、配線の断線不良などが発生しや
すいという問題もある。
【０００７】また、選択ＣＶＤ法によるＷプラグ形成方
法においては、選択性を維持するための技術が十分に確
立されていないため、十分な選択性が得られなかった場
合には、Ｗプラグ形成後に例えばポリッシュなどを行う
必要が生じ、プロセスコストが高くなってしまうという
問題がある。
法においては、選択性を維持するための技術が十分に確
立されていないため、十分な選択性が得られなかった場
合には、Ｗプラグ形成後に例えばポリッシュなどを行う
必要が生じ、プロセスコストが高くなってしまうという
問題がある。
【０００８】さらに、リフロー法によるＡｌプラグ形成
方法においては、接続孔の埋め込み特性が下地表面の状
態や不純物の混入に敏感であり、また、埋め込みの状態
を上から観察して確認することができないため、プラグ
形成の工程の管理が難しい。加えて、非常にアスペクト
比が高い接続孔の場合には、接続孔内にボイドが残りや
すいという問題もある。
方法においては、接続孔の埋め込み特性が下地表面の状
態や不純物の混入に敏感であり、また、埋め込みの状態
を上から観察して確認することができないため、プラグ
形成の工程の管理が難しい。加えて、非常にアスペクト
比が高い接続孔の場合には、接続孔内にボイドが残りや
すいという問題もある。
【０００９】一方、配線ルールの微細化に伴い、配線を
流れる電流の電流密度は上昇し、エレクトロマイグレー
ション（ＥＭ）による配線抵抗上昇不良も深刻な問題に
なっている。このエレクトロマイグレーションによる配
線抵抗上昇不良を図１１を参照して説明する。この図１
１に示す半導体装置においては、ＴｉＮ／Ｔｉ膜２１と
下層Ａｌ合金層２２とＴｉＮ膜２３とにより、下層配線
が構成されている。この下層配線は層間絶縁膜（図示せ
ず）に覆われている。この層間絶縁膜には接続孔２４が
形成されており、その内部にはＴｉＮ膜２５を介してＷ
プラグ２６が埋め込まれている。また、ＴｉＮ／Ｔｉ膜
２７と上層Ａｌ合金層２８とＴｉＮ膜２９とにより、上
層配線が構成されている。そして、下層配線と上層配線
は、ＴｉＮ膜２５、Ｗプラグ２６およびＴｉＮ／Ｔｉ膜
２７を介して互いに接続されている。
流れる電流の電流密度は上昇し、エレクトロマイグレー
ション（ＥＭ）による配線抵抗上昇不良も深刻な問題に
なっている。このエレクトロマイグレーションによる配
線抵抗上昇不良を図１１を参照して説明する。この図１
１に示す半導体装置においては、ＴｉＮ／Ｔｉ膜２１と
下層Ａｌ合金層２２とＴｉＮ膜２３とにより、下層配線
が構成されている。この下層配線は層間絶縁膜（図示せ
ず）に覆われている。この層間絶縁膜には接続孔２４が
形成されており、その内部にはＴｉＮ膜２５を介してＷ
プラグ２６が埋め込まれている。また、ＴｉＮ／Ｔｉ膜
２７と上層Ａｌ合金層２８とＴｉＮ膜２９とにより、上
層配線が構成されている。そして、下層配線と上層配線
は、ＴｉＮ膜２５、Ｗプラグ２６およびＴｉＮ／Ｔｉ膜
２７を介して互いに接続されている。
【００１０】しかし、この場合、半導体装置の動作時
に、接続孔２４の周辺に電子が異種金属界面を横切る電
流パスが存在するため、配線主材料の原子流束が乱れ、
接続孔２４の近傍の上層配線に原子空孔３０が発生しや
すく、エレクトロマイグレーション寿命が短いという問
題があった。
に、接続孔２４の周辺に電子が異種金属界面を横切る電
流パスが存在するため、配線主材料の原子流束が乱れ、
接続孔２４の近傍の上層配線に原子空孔３０が発生しや
すく、エレクトロマイグレーション寿命が短いという問
題があった。
【００１１】また、上述のリフロー法によるＡｌプラグ
形成方法においても、上層配線の配線主材料を接続孔の
内部に流し込むためには通常、配線主材料と濡れ性のよ
い下地金属膜を敷く必要がある。そのため、接続孔の内
部において、配線主材料と異種の下地金属膜を電子が横
切る電流パスが存在することによって、上述と同様にエ
レクトロマイグレーション寿命が短いという問題があっ
た。
形成方法においても、上層配線の配線主材料を接続孔の
内部に流し込むためには通常、配線主材料と濡れ性のよ
い下地金属膜を敷く必要がある。そのため、接続孔の内
部において、配線主材料と異種の下地金属膜を電子が横
切る電流パスが存在することによって、上述と同様にエ
レクトロマイグレーション寿命が短いという問題があっ
た。
【００１２】したがって、この発明の目的は、アスペク
ト比の高い接続孔の内部にボイドを発生させることなく
ピラーを形成して良好に埋め込むことができ、工程が簡
単でコストが低く、接続孔の埋め込み状態を管理しやす
く、エレクトロマイグレーション寿命が長く配線信頼性
が高い半導体装置およびその製造方法を提供することに
ある。
ト比の高い接続孔の内部にボイドを発生させることなく
ピラーを形成して良好に埋め込むことができ、工程が簡
単でコストが低く、接続孔の埋め込み状態を管理しやす
く、エレクトロマイグレーション寿命が長く配線信頼性
が高い半導体装置およびその製造方法を提供することに
ある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、多層配線を有する半導体
装置の製造方法において、下層配線が形成された基板上
に収縮しやすい材料を含む層間絶縁膜を下層配線を覆う
ようにして形成する工程と、下層配線の上の部分の層間
絶縁膜に接続孔を形成する工程と、熱処理を行うことに
より層間絶縁膜を収縮させて接続孔の内部に下層配線の
一部からなるピラーを形成する工程とを有することを特
徴とするものである。
に、この発明の第１の発明は、多層配線を有する半導体
装置の製造方法において、下層配線が形成された基板上
に収縮しやすい材料を含む層間絶縁膜を下層配線を覆う
ようにして形成する工程と、下層配線の上の部分の層間
絶縁膜に接続孔を形成する工程と、熱処理を行うことに
より層間絶縁膜を収縮させて接続孔の内部に下層配線の
一部からなるピラーを形成する工程とを有することを特
徴とするものである。
【００１４】この発明の第２の発明は、溝配線を含む多
層配線を有する半導体装置の製造方法において、下層配
線が形成された基板上に収縮しやすい材料を含む層間絶
縁膜を下層配線を覆うようにして形成する工程と、層間
絶縁膜上に溝形成用絶縁膜を形成する工程と、下層配線
の上の部分の層間絶縁膜に接続孔を形成するとともに、
溝形成用絶縁膜に配線溝を形成する工程と、熱処理を行
うことにより層間絶縁膜を収縮させて接続孔および配線
溝の内部に下層配線の一部からなるピラーを形成する工
程と、配線溝の部分でピラーと接続された上層配線を形
成する工程とを有することを特徴とするものである。
層配線を有する半導体装置の製造方法において、下層配
線が形成された基板上に収縮しやすい材料を含む層間絶
縁膜を下層配線を覆うようにして形成する工程と、層間
絶縁膜上に溝形成用絶縁膜を形成する工程と、下層配線
の上の部分の層間絶縁膜に接続孔を形成するとともに、
溝形成用絶縁膜に配線溝を形成する工程と、熱処理を行
うことにより層間絶縁膜を収縮させて接続孔および配線
溝の内部に下層配線の一部からなるピラーを形成する工
程と、配線溝の部分でピラーと接続された上層配線を形
成する工程とを有することを特徴とするものである。
【００１５】この発明の第３の発明は、溝配線を含む多
層配線を有する半導体装置において、基板上に形成され
た下層配線と、基板上に下層配線を覆うようにして形成
された収縮しやすい材料を含む層間絶縁膜と、層間絶縁
膜上に形成された溝形成用絶縁膜と、下層配線の上の部
分の層間絶縁膜に形成された接続孔と、溝形成用絶縁膜
に形成された配線溝と、接続孔および配線溝の内部に形
成された下層配線の一部からなるピラーと、配線溝の部
分でピラーと接続された上層配線とを有することを特徴
とするものである。
層配線を有する半導体装置において、基板上に形成され
た下層配線と、基板上に下層配線を覆うようにして形成
された収縮しやすい材料を含む層間絶縁膜と、層間絶縁
膜上に形成された溝形成用絶縁膜と、下層配線の上の部
分の層間絶縁膜に形成された接続孔と、溝形成用絶縁膜
に形成された配線溝と、接続孔および配線溝の内部に形
成された下層配線の一部からなるピラーと、配線溝の部
分でピラーと接続された上層配線とを有することを特徴
とするものである。
【００１６】この発明においては、収縮しやすい材料と
して、例えば、いわゆる液相ＣＶＤ法により形成される
酸化シリコン、オゾン（Ｏ3 ）雰囲気下でのテトラエト
キシシラン（ＴＥＯＳ）の分解により形成される酸化シ
リコン（以下「Ｏ3 −ＴＥＯＳ」という）、スピンオン
ガラス（ＳＯＧ）などが用いられる。また、上層配線お
よび下層配線の配線主材料としては、銅（Ｃｕ）やシリ
コン（Ｓｉ）などの添加元素を含むＡｌ合金のほか、純
ＡｌやＣｕやＣｕ合金（Ｃｕ−Ｔｉ、Ｃｕ−Ｚｒなど）
などが用いられる。
して、例えば、いわゆる液相ＣＶＤ法により形成される
酸化シリコン、オゾン（Ｏ3 ）雰囲気下でのテトラエト
キシシラン（ＴＥＯＳ）の分解により形成される酸化シ
リコン（以下「Ｏ3 −ＴＥＯＳ」という）、スピンオン
ガラス（ＳＯＧ）などが用いられる。また、上層配線お
よび下層配線の配線主材料としては、銅（Ｃｕ）やシリ
コン（Ｓｉ）などの添加元素を含むＡｌ合金のほか、純
ＡｌやＣｕやＣｕ合金（Ｃｕ−Ｔｉ、Ｃｕ−Ｚｒなど）
などが用いられる。
【００１７】この発明においては、典型的には、層間絶
縁膜の上部は収縮しやすい材料からなる収縮性絶縁膜に
より形成され、その収縮性絶縁膜上に、収縮しやすい材
料が脱水縮合を起こさない温度で絶縁膜からなるキャッ
プ層を形成する。
縁膜の上部は収縮しやすい材料からなる収縮性絶縁膜に
より形成され、その収縮性絶縁膜上に、収縮しやすい材
料が脱水縮合を起こさない温度で絶縁膜からなるキャッ
プ層を形成する。
【００１８】この発明の好適な一実施形態においては、
下層配線の配線主材料と上層配線の配線主材料とを直接
接続する。
下層配線の配線主材料と上層配線の配線主材料とを直接
接続する。
【００１９】上述のように構成されたこの発明によれ
ば、収縮しやすい材料を含む層間絶縁膜を形成した後、
熱処理を行うと、この収縮しやすい材料を含む層間絶縁
膜は、水分放出や脱水縮合が起きることにより収縮す
る。また、このとき、下層配線自体が軟化するととも
に、膨張する。この結果、この層間絶縁膜により覆われ
た下層配線に圧縮応力が生じ、これにより下層配線の一
部が接続孔の内部にせり上がり、ピラーが形成される。
ば、収縮しやすい材料を含む層間絶縁膜を形成した後、
熱処理を行うと、この収縮しやすい材料を含む層間絶縁
膜は、水分放出や脱水縮合が起きることにより収縮す
る。また、このとき、下層配線自体が軟化するととも
に、膨張する。この結果、この層間絶縁膜により覆われ
た下層配線に圧縮応力が生じ、これにより下層配線の一
部が接続孔の内部にせり上がり、ピラーが形成される。
【００２０】このように下層配線の一部がせり上がるこ
とによりピラーが接続孔の内部に形成されるため、接続
孔のアスペクト比が高くても、ボイドを発生させること
なく接続孔の内部にピラーを形成し、埋め込むことがで
きる。そして、このピラーの形成により接続孔のアスペ
クト比を実質的に低くすることができるので、上層配線
の配線材料によりこの接続孔を良好に埋め込むことがで
きる。また、このピラー形成のプロセスは簡単であり、
低コストである。さらに、上述のようにピラー形成時に
接続孔の内部にボイドが残されることが原理的にないた
め、ピラーによる接続孔の内部の埋め込み状態を上から
観察して容易に確認することができ、埋め込み工程を管
理しやすい。
とによりピラーが接続孔の内部に形成されるため、接続
孔のアスペクト比が高くても、ボイドを発生させること
なく接続孔の内部にピラーを形成し、埋め込むことがで
きる。そして、このピラーの形成により接続孔のアスペ
クト比を実質的に低くすることができるので、上層配線
の配線材料によりこの接続孔を良好に埋め込むことがで
きる。また、このピラー形成のプロセスは簡単であり、
低コストである。さらに、上述のようにピラー形成時に
接続孔の内部にボイドが残されることが原理的にないた
め、ピラーによる接続孔の内部の埋め込み状態を上から
観察して容易に確認することができ、埋め込み工程を管
理しやすい。
【００２１】また、下層配線の配線主材料と上層配線の
配線主材料とを直接接続することにより、これらの配線
主材料が互いに同一であるときは、接続孔の周辺に電子
が異種金属界面を横切る電流パスが存在しないようにす
ることができるので、エレクトロマイグレーション寿命
を長くし、配線信頼性を高くすることができる。
配線主材料とを直接接続することにより、これらの配線
主材料が互いに同一であるときは、接続孔の周辺に電子
が異種金属界面を横切る電流パスが存在しないようにす
ることができるので、エレクトロマイグレーション寿命
を長くし、配線信頼性を高くすることができる。
【００２２】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２３】図１、図２および図３はこの発明の第１の
実施形態による半導体装置の製造方法を示す。この第１
の実施形態においては、図１に示すように、まず、あら
かじめ素子が形成され、層間絶縁膜で覆われたＳｉ基板
のような半導体基板（図示せず）上に例えばスパッタリ
ング法により例えば膜厚が２０ｎｍのＴｉ膜および例え
ば膜厚が５０ｎｍのＴｉＮ膜を順次形成してＴｉＮ／Ｔ
ｉ膜１を形成する。このＴｉ膜の形成におけるスパッタ
条件の一例を挙げると、雰囲気ガスとしてアルゴン（Ａ
ｒ）ガスを用い、その流量を１００ｓｃｃｍとし、圧力
を０．４Ｐａ、ＤＣパワーを５ｋＷ、基板加熱温度を３
００℃とする。また、ＴｉＮ膜の形成におけるスパッタ
条件の一例を挙げると、雰囲気ガスとしてＡｒと窒素
（Ｎ2 ）との混合ガスを用い、それらの流量をそれぞれ
３０ｓｃｃｍ、８０ｓｃｃｍとし、圧力を０．４Ｐａ、
ＤＣパワーを５ｋＷ、基板加熱温度を３００℃とする。
実施形態による半導体装置の製造方法を示す。この第１
の実施形態においては、図１に示すように、まず、あら
かじめ素子が形成され、層間絶縁膜で覆われたＳｉ基板
のような半導体基板（図示せず）上に例えばスパッタリ
ング法により例えば膜厚が２０ｎｍのＴｉ膜および例え
ば膜厚が５０ｎｍのＴｉＮ膜を順次形成してＴｉＮ／Ｔ
ｉ膜１を形成する。このＴｉ膜の形成におけるスパッタ
条件の一例を挙げると、雰囲気ガスとしてアルゴン（Ａ
ｒ）ガスを用い、その流量を１００ｓｃｃｍとし、圧力
を０．４Ｐａ、ＤＣパワーを５ｋＷ、基板加熱温度を３
００℃とする。また、ＴｉＮ膜の形成におけるスパッタ
条件の一例を挙げると、雰囲気ガスとしてＡｒと窒素
（Ｎ2 ）との混合ガスを用い、それらの流量をそれぞれ
３０ｓｃｃｍ、８０ｓｃｃｍとし、圧力を０．４Ｐａ、
ＤＣパワーを５ｋＷ、基板加熱温度を３００℃とする。
【００２４】次に、例えばスパッタリング法により、Ｔ
ｉＮ／Ｔｉ膜１上に、例えば銅（Ｃｕ）を０．５％含ん
だ例えば膜厚が５００ｎｍの下層Ａｌ合金層２を形成す
る。この下層Ａｌ合金層２の形成におけるスパッタ条件
の一例を挙げると、雰囲気ガスとしてＡｒガスを用い、
その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、Ｄ
Ｃパワーを２０ｋＷ、基板加熱温度を３００℃とする。
ｉＮ／Ｔｉ膜１上に、例えば銅（Ｃｕ）を０．５％含ん
だ例えば膜厚が５００ｎｍの下層Ａｌ合金層２を形成す
る。この下層Ａｌ合金層２の形成におけるスパッタ条件
の一例を挙げると、雰囲気ガスとしてＡｒガスを用い、
その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、Ｄ
Ｃパワーを２０ｋＷ、基板加熱温度を３００℃とする。
【００２５】次に、例えばスパッタリング法により、Ｔ
ｉＮ／Ｔｉ膜１のＴｉＮ膜を形成する条件と同様の条件
で、下層Ａｌ合金層２上に例えば膜厚が３０ｎｍのＴｉ
Ｎ膜３を形成する。
ｉＮ／Ｔｉ膜１のＴｉＮ膜を形成する条件と同様の条件
で、下層Ａｌ合金層２上に例えば膜厚が３０ｎｍのＴｉ
Ｎ膜３を形成する。
【００２６】次に、リソグラフィ工程によりＴｉＮ膜３
上に所定形状のレジストパターン（図示せず）を形成し
た後、このレジストパターンをマスクとして、ＴｉＮ膜
３と下層Ａｌ合金層２とＴｉＮ／Ｔｉ膜１とをエッチン
グする。これによって、ＴｉＮ／Ｔｉ膜１と下層Ａｌ合
金層２とＴｉＮ膜３とからなる下層配線が形成される。
ここで、下層Ａｌ合金層２上のＴｉＮ膜３は、このリソ
グラフィ工程における露光時の反射防止膜としての役割
も有する。
上に所定形状のレジストパターン（図示せず）を形成し
た後、このレジストパターンをマスクとして、ＴｉＮ膜
３と下層Ａｌ合金層２とＴｉＮ／Ｔｉ膜１とをエッチン
グする。これによって、ＴｉＮ／Ｔｉ膜１と下層Ａｌ合
金層２とＴｉＮ膜３とからなる下層配線が形成される。
ここで、下層Ａｌ合金層２上のＴｉＮ膜３は、このリソ
グラフィ工程における露光時の反射防止膜としての役割
も有する。
【００２７】次に、上述のようにして形成された下層配
線を覆うように、ＳｉＯ2 膜４と収縮性ＳｉＯx 膜５と
ＳｉＯ2 膜６とからなる層間絶縁膜を形成する。すなわ
ち、まず、基板の全面に、例えばプラズマＣＶＤ法によ
り、例えば膜厚が１００ｎｍのＳｉＯ2 膜４を形成す
る。このＳｉＯ2 膜４の形成におけるＣＶＤ条件の一例
を挙げると、反応ガスとしてシラン（ＳｉＨ4 ）と一酸
化二窒素（Ｎ2 Ｏ）とＮ2 との混合ガスを用い、それら
の流量をそれぞれ１５０ｓｃｃｍ、３５００ｓｃｃｍ、
１５００ｓｃｃｍとし、ＲＦパワーを５０Ｗ、圧力を１
９０Ｐａ、基板加熱温度を３００℃とする。
線を覆うように、ＳｉＯ2 膜４と収縮性ＳｉＯx 膜５と
ＳｉＯ2 膜６とからなる層間絶縁膜を形成する。すなわ
ち、まず、基板の全面に、例えばプラズマＣＶＤ法によ
り、例えば膜厚が１００ｎｍのＳｉＯ2 膜４を形成す
る。このＳｉＯ2 膜４の形成におけるＣＶＤ条件の一例
を挙げると、反応ガスとしてシラン（ＳｉＨ4 ）と一酸
化二窒素（Ｎ2 Ｏ）とＮ2 との混合ガスを用い、それら
の流量をそれぞれ１５０ｓｃｃｍ、３５００ｓｃｃｍ、
１５００ｓｃｃｍとし、ＲＦパワーを５０Ｗ、圧力を１
９０Ｐａ、基板加熱温度を３００℃とする。
【００２８】次に、例えば液相ＣＶＤ法により、ＳｉＯ
2 膜４上に、収縮性ＳｉＯx 膜５をその表面がほぼ平坦
化されるように十分に厚く形成する。具体的には、この
収縮性ＳｉＯx 膜５の膜厚は例えば７００ｎｍである。
この収縮性ＳｉＯx 膜５の形成におけるＣＶＤ条件の一
例を挙げると、反応ガスとしてＳｉＨ4 とＮ2 と過酸化
水素（Ｈ2 Ｏ2 ）との混合ガスを用い、それらの流量を
それぞれ１２０ｓｃｃｍ、５００ｓｃｃｍ、０．６５ｇ
／ｍｉｎとし、ＲＦパワーを５０Ｗ、圧力を１９０Ｐａ
とし、基板加熱は行わない。
2 膜４上に、収縮性ＳｉＯx 膜５をその表面がほぼ平坦
化されるように十分に厚く形成する。具体的には、この
収縮性ＳｉＯx 膜５の膜厚は例えば７００ｎｍである。
この収縮性ＳｉＯx 膜５の形成におけるＣＶＤ条件の一
例を挙げると、反応ガスとしてＳｉＨ4 とＮ2 と過酸化
水素（Ｈ2 Ｏ2 ）との混合ガスを用い、それらの流量を
それぞれ１２０ｓｃｃｍ、５００ｓｃｃｍ、０．６５ｇ
／ｍｉｎとし、ＲＦパワーを５０Ｗ、圧力を１９０Ｐａ
とし、基板加熱は行わない。
【００２９】次に、例えばプラズマＣＶＤ法により、収
縮性ＳｉＯx 膜５上に、キャップ層として、例えば膜厚
が３００ｎｍのＳｉＯ2 膜６を形成する。このＳｉＯ2
膜６の形成におけるＣＶＤ条件の一例を挙げると、反応
ガスとしてＳｉＨ4 とＮ2 ＯとＮ2 との混合ガスを用
い、それらの流量をそれぞれ１００ｓｃｃｍ、２０００
ｓｃｃｍ、１０００ｓｃｃｍとし、ＲＦパワーを５００
Ｗ、圧力を１００Ｐａとする。この場合、基板加熱温度
は、収縮性ＳｉＯx 膜５が収縮しない温度に選ばれ、具
体的には例えば２５０℃とする。このＳｉＯ2 膜６の形
成により、表面がほぼ完全に平坦化される。
縮性ＳｉＯx 膜５上に、キャップ層として、例えば膜厚
が３００ｎｍのＳｉＯ2 膜６を形成する。このＳｉＯ2
膜６の形成におけるＣＶＤ条件の一例を挙げると、反応
ガスとしてＳｉＨ4 とＮ2 ＯとＮ2 との混合ガスを用
い、それらの流量をそれぞれ１００ｓｃｃｍ、２０００
ｓｃｃｍ、１０００ｓｃｃｍとし、ＲＦパワーを５００
Ｗ、圧力を１００Ｐａとする。この場合、基板加熱温度
は、収縮性ＳｉＯx 膜５が収縮しない温度に選ばれ、具
体的には例えば２５０℃とする。このＳｉＯ2 膜６の形
成により、表面がほぼ完全に平坦化される。
【００３０】次に、リソグラフィ工程によってＳｉＯ2
膜６上に所定形状のレジストパターン（図示せず）を形
成した後、このレジストパターンをマスクとして、下層
配線の上の部分におけるＳｉＯ2 膜４と収縮性ＳｉＯx
膜５とＳｉＯ2 膜６とからなる層間絶縁膜をエッチング
し、さらに下層Ａｌ合金層２が露出するようにＴｉＮ膜
３もエッチングする。これによって、図２に示すよう
に、下層配線の上の部分に例えば直径が０．３５μｍ、
アスペクト比が２．０の接続孔７が形成される。このエ
ッチングの工程におけるエッチング条件の一例を挙げる
と、エッチングガスとして八フッ化四炭素（Ｃ4 Ｆ8 ）
と一酸化炭素（ＣＯ）とＡｒとの混合ガスを用い、それ
らの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２
００ｓｃｃｍとし、ＲＦパワーを１６００Ｗ、圧力を６
Ｐａ、基板温度を２０℃とする。
膜６上に所定形状のレジストパターン（図示せず）を形
成した後、このレジストパターンをマスクとして、下層
配線の上の部分におけるＳｉＯ2 膜４と収縮性ＳｉＯx
膜５とＳｉＯ2 膜６とからなる層間絶縁膜をエッチング
し、さらに下層Ａｌ合金層２が露出するようにＴｉＮ膜
３もエッチングする。これによって、図２に示すよう
に、下層配線の上の部分に例えば直径が０．３５μｍ、
アスペクト比が２．０の接続孔７が形成される。このエ
ッチングの工程におけるエッチング条件の一例を挙げる
と、エッチングガスとして八フッ化四炭素（Ｃ4 Ｆ8 ）
と一酸化炭素（ＣＯ）とＡｒとの混合ガスを用い、それ
らの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２
００ｓｃｃｍとし、ＲＦパワーを１６００Ｗ、圧力を６
Ｐａ、基板温度を２０℃とする。
【００３１】次に、例えばＡｒやＮ2 などの不活性ガス
の雰囲気中において基板を熱処理することにより、収縮
性ＳｉＯx 膜５を収縮させる。これによって、下層配線
全体の下層Ａｌ合金層２に圧縮応力が生じる。また、こ
のとき、下層Ａｌ合金層２自身も加熱によって軟化およ
び膨張し、それによる変形は層間絶縁膜の存在しない接
続孔７の部分に集中するため、接続孔７の内部で下層Ａ
ｌ合金層２の一部のＡｌ合金がせり上がる現象を引き起
こす。これによって、接続孔７の内部に下層Ａｌ合金層
２の一部からなるＡｌ合金ピラー８が形成される。この
Ａｌ合金ピラー８を形成するための熱処理の温度は、４
００℃程度以上の温度、例えば４５０℃とする。また、
熱処理の時間は例えば３０分とする。
の雰囲気中において基板を熱処理することにより、収縮
性ＳｉＯx 膜５を収縮させる。これによって、下層配線
全体の下層Ａｌ合金層２に圧縮応力が生じる。また、こ
のとき、下層Ａｌ合金層２自身も加熱によって軟化およ
び膨張し、それによる変形は層間絶縁膜の存在しない接
続孔７の部分に集中するため、接続孔７の内部で下層Ａ
ｌ合金層２の一部のＡｌ合金がせり上がる現象を引き起
こす。これによって、接続孔７の内部に下層Ａｌ合金層
２の一部からなるＡｌ合金ピラー８が形成される。この
Ａｌ合金ピラー８を形成するための熱処理の温度は、４
００℃程度以上の温度、例えば４５０℃とする。また、
熱処理の時間は例えば３０分とする。
【００３２】Ａｌ合金ピラー８を形成するための熱処理
の温度は上述のように４００℃程度以上とする必要があ
るが、これは次のような理由による。すなわち、収縮性
ＳｉＯx 膜５は、３００℃程度以上の温度において、水
素結合によって内部に含有されていた水分を放出して収
縮するが、ここでは、Ａｌ合金ピラー８の形成に下層Ａ
ｌ合金層３の軟化現象を利用するため、熱処理温度はＡ
ｌ合金の再結晶温度以上であることが望ましい。このＡ
ｌ合金の再結晶温度は、組成によっても異なるが、４０
０℃程度である。したがって、熱処理温度は４００℃程
度以上とする必要がある。なお、この温度領域では、収
縮性ＳｉＯx 膜５が脱水縮合することにより、さらに収
縮する。
の温度は上述のように４００℃程度以上とする必要があ
るが、これは次のような理由による。すなわち、収縮性
ＳｉＯx 膜５は、３００℃程度以上の温度において、水
素結合によって内部に含有されていた水分を放出して収
縮するが、ここでは、Ａｌ合金ピラー８の形成に下層Ａ
ｌ合金層３の軟化現象を利用するため、熱処理温度はＡ
ｌ合金の再結晶温度以上であることが望ましい。このＡ
ｌ合金の再結晶温度は、組成によっても異なるが、４０
０℃程度である。したがって、熱処理温度は４００℃程
度以上とする必要がある。なお、この温度領域では、収
縮性ＳｉＯx 膜５が脱水縮合することにより、さらに収
縮する。
【００３３】また、この収縮性ＳｉＯx 膜５の収縮は体
積で数％程度であるが、下層配線全体に生じる応力の影
響が微小な接続孔７の部分に集中するため、Ａｌ合金ピ
ラー７の形成に十分な変形を引き起こすことができる。
積で数％程度であるが、下層配線全体に生じる応力の影
響が微小な接続孔７の部分に集中するため、Ａｌ合金ピ
ラー７の形成に十分な変形を引き起こすことができる。
【００３４】また、このＡｌ合金ピラー８は、接続孔７
の内部のみ埋めるように制御することが望ましい。これ
は、このＡｌ合金ピラー８が接続孔７の上端まで形成さ
れずにこの接続孔７の部分に若干の凹みが形成されて
も、この凹みはその後の上層配線の形成工程で埋め込む
ことが可能であるが、逆にオーバーグロースして接続孔
７からはみだすと、上層の配線の形成に支障をきたすか
らである（この問題については後に改めて説明する）。
そこで、ここでは、このＡｌ合金ピラー８の上端が、接
続孔７の上端より下の部分にあるように制御する。この
とき、接続孔７の内部にＡｌ合金ピラー８が形成される
ことにより、この接続孔７のアスペクト比が実質的に低
くなっていることに注目すべきである。
の内部のみ埋めるように制御することが望ましい。これ
は、このＡｌ合金ピラー８が接続孔７の上端まで形成さ
れずにこの接続孔７の部分に若干の凹みが形成されて
も、この凹みはその後の上層配線の形成工程で埋め込む
ことが可能であるが、逆にオーバーグロースして接続孔
７からはみだすと、上層の配線の形成に支障をきたすか
らである（この問題については後に改めて説明する）。
そこで、ここでは、このＡｌ合金ピラー８の上端が、接
続孔７の上端より下の部分にあるように制御する。この
とき、接続孔７の内部にＡｌ合金ピラー８が形成される
ことにより、この接続孔７のアスペクト比が実質的に低
くなっていることに注目すべきである。
【００３５】次に、例えばスパッタエッチングにより基
板全面のクリーニングを行う。この場合、特にＡｌ合金
ピラー８の上面のクリーニングを行うことが重要であ
る。このスパッタエッチング条件の一例を挙げると、エ
ッチングガスとして例えばＡｒガスを用い、その流量を
１００ｓｃｃｍとし、ＲＦバイアス電圧を１０００Ｖ、
圧力を０．４Ｐａ、基板加熱温度を３００℃、エッチン
グ時間を１分とする。
板全面のクリーニングを行う。この場合、特にＡｌ合金
ピラー８の上面のクリーニングを行うことが重要であ
る。このスパッタエッチング条件の一例を挙げると、エ
ッチングガスとして例えばＡｒガスを用い、その流量を
１００ｓｃｃｍとし、ＲＦバイアス電圧を１０００Ｖ、
圧力を０．４Ｐａ、基板加熱温度を３００℃、エッチン
グ時間を１分とする。
【００３６】このようにしてクリーニングを行った後、
上層配線を形成する工程に移る。すなわち、図３に示す
ように、まず、Ａｌ合金ピラー８が形成された接続孔７
が点在しているＳｉＯ2 膜６上に、例えばスパッタリン
グ法により例えば膜厚が２０ｎｍのＴｉ膜および例えば
膜厚が５０ｎｍのＴｉＮ膜を順次形成してＴｉＮ／Ｔｉ
膜９を形成する。これらのＴｉ膜およびＴｉＮ膜の形成
におけるスパッタ条件は、ＴｉＮ／Ｔｉ膜１のＴｉ膜お
よびＴｉＮ膜の形成におけるスパッタ条件と同様であ
る。
上層配線を形成する工程に移る。すなわち、図３に示す
ように、まず、Ａｌ合金ピラー８が形成された接続孔７
が点在しているＳｉＯ2 膜６上に、例えばスパッタリン
グ法により例えば膜厚が２０ｎｍのＴｉ膜および例えば
膜厚が５０ｎｍのＴｉＮ膜を順次形成してＴｉＮ／Ｔｉ
膜９を形成する。これらのＴｉ膜およびＴｉＮ膜の形成
におけるスパッタ条件は、ＴｉＮ／Ｔｉ膜１のＴｉ膜お
よびＴｉＮ膜の形成におけるスパッタ条件と同様であ
る。
【００３７】次に、例えばスパッタリング法により、Ｔ
ｉＮ／Ｔｉ膜９上に、例えばＣｕを０．５％含んだ例え
ば膜厚が５００ｎｍの上層Ａｌ合金層１０を形成する。
この上層Ａｌ合金層１０の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてＡｒガスを用い、そ
の流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣ
パワーを２０ｋＷ、基板加熱温度を４００℃とする。こ
こで、この上層Ａｌ合金層１０の形成においては、Ａｌ
合金ピラー８の形成により実質的にアスペクト比が小さ
くなった接続孔７を完全に埋めるために、基板加熱温度
を４００℃と、下層Ａｌ合金層２を形成する場合の基板
加熱温度（例えば、３００℃）に比べてやや高くし、Ａ
ｌ合金にマイグレーションを引き起こすようにしてい
る。これによって、接続孔７の部分における上層Ａｌ合
金層１０のカバレッジは良好となる。
ｉＮ／Ｔｉ膜９上に、例えばＣｕを０．５％含んだ例え
ば膜厚が５００ｎｍの上層Ａｌ合金層１０を形成する。
この上層Ａｌ合金層１０の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてＡｒガスを用い、そ
の流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣ
パワーを２０ｋＷ、基板加熱温度を４００℃とする。こ
こで、この上層Ａｌ合金層１０の形成においては、Ａｌ
合金ピラー８の形成により実質的にアスペクト比が小さ
くなった接続孔７を完全に埋めるために、基板加熱温度
を４００℃と、下層Ａｌ合金層２を形成する場合の基板
加熱温度（例えば、３００℃）に比べてやや高くし、Ａ
ｌ合金にマイグレーションを引き起こすようにしてい
る。これによって、接続孔７の部分における上層Ａｌ合
金層１０のカバレッジは良好となる。
【００３８】次に、例えばスパッタリング法により、Ｔ
ｉＮ膜３を形成する条件と同様の条件で、上層Ａｌ合金
層１０上にＴｉＮ膜１１を形成する。次に、リソグラフ
ィ工程によりＴｉＮ膜１１上にレジストパターン（図示
せず）を形成した後、このレジストパターンをマスクと
して、ＴｉＮ膜１１と上層Ａｌ合金層１０とＴｉＮ／Ｔ
ｉ膜９とをエッチングする。これによって、ＴｉＮ／Ｔ
ｉ膜９と上層Ａｌ合金層１０とＴｉＮ膜１１とからなる
上層配線が形成される。この後、必要な工程を経て、目
的とする半導体装置を完成させる。
ｉＮ膜３を形成する条件と同様の条件で、上層Ａｌ合金
層１０上にＴｉＮ膜１１を形成する。次に、リソグラフ
ィ工程によりＴｉＮ膜１１上にレジストパターン（図示
せず）を形成した後、このレジストパターンをマスクと
して、ＴｉＮ膜１１と上層Ａｌ合金層１０とＴｉＮ／Ｔ
ｉ膜９とをエッチングする。これによって、ＴｉＮ／Ｔ
ｉ膜９と上層Ａｌ合金層１０とＴｉＮ膜１１とからなる
上層配線が形成される。この後、必要な工程を経て、目
的とする半導体装置を完成させる。
【００３９】以上のように、この第１の実施形態によれ
ば、下層Ａｌ合金層２の上下をＴｉＮ／Ｔｉ膜１とＴｉ
Ｎ膜３とではさんだ構造の下層配線を覆う層間絶縁膜の
一部に収縮性ＳｉＯx 膜５を用い、この層間絶縁膜に接
続孔７を形成した後、熱処理を行うことにより収縮性Ｓ
ｉＯx 膜５、したがって層間絶縁膜を収縮させることに
より、接続孔７の内部に下層Ａｌ合金層２の一部からな
るＡｌ合金ピラー８を形成してこの接続孔７の内部を埋
め込むことができる。これによって、アスペクト比が高
い接続孔７でも、このＡｌ合金ピラー８により良好に埋
め込むことができる。そして、この場合、Ａｌ合金ピラ
ー８を接続孔７の下部から埋め込むことができるため、
原理的に接続孔７の内部にボイドが発生しない。このた
め、接続孔７の埋め込み状態を上から確認することが可
能であるため、工程管理が容易になる。
ば、下層Ａｌ合金層２の上下をＴｉＮ／Ｔｉ膜１とＴｉ
Ｎ膜３とではさんだ構造の下層配線を覆う層間絶縁膜の
一部に収縮性ＳｉＯx 膜５を用い、この層間絶縁膜に接
続孔７を形成した後、熱処理を行うことにより収縮性Ｓ
ｉＯx 膜５、したがって層間絶縁膜を収縮させることに
より、接続孔７の内部に下層Ａｌ合金層２の一部からな
るＡｌ合金ピラー８を形成してこの接続孔７の内部を埋
め込むことができる。これによって、アスペクト比が高
い接続孔７でも、このＡｌ合金ピラー８により良好に埋
め込むことができる。そして、この場合、Ａｌ合金ピラ
ー８を接続孔７の下部から埋め込むことができるため、
原理的に接続孔７の内部にボイドが発生しない。このた
め、接続孔７の埋め込み状態を上から確認することが可
能であるため、工程管理が容易になる。
【００４０】また、上述のように、この第１の実施形態
におけるＡｌ合金ピラー８は、接続孔７の内部のみ埋め
るように制御することが望ましいが、これは、図４に示
すように、Ａｌ合金ピラー８がオーバーグロースして接
続孔７の上端からはみ出てしまうと、さらに上層に形成
されるＴｉＮ／Ｔｉ膜９および上層Ａｌ合金層１２が平
坦化されず、これが配線不良の原因になるからである。
におけるＡｌ合金ピラー８は、接続孔７の内部のみ埋め
るように制御することが望ましいが、これは、図４に示
すように、Ａｌ合金ピラー８がオーバーグロースして接
続孔７の上端からはみ出てしまうと、さらに上層に形成
されるＴｉＮ／Ｔｉ膜９および上層Ａｌ合金層１２が平
坦化されず、これが配線不良の原因になるからである。
【００４１】また、Ａｌ合金ピラー８の上端が接続孔７
の上端より下にあるように制御することにより、上方か
ら例えばＡｌリフローなどで埋め込む場合にも、Ａｌ合
金ピラー８が形成されていない場合と比べ、上方より埋
め込む深さが浅くなり、実質的に接続孔７のアスペクト
比が低くなる。このため、この接続孔７の部分での上層
配線のカバレッジが改善され、接続不良を防ぐことが可
能になる。
の上端より下にあるように制御することにより、上方か
ら例えばＡｌリフローなどで埋め込む場合にも、Ａｌ合
金ピラー８が形成されていない場合と比べ、上方より埋
め込む深さが浅くなり、実質的に接続孔７のアスペクト
比が低くなる。このため、この接続孔７の部分での上層
配線のカバレッジが改善され、接続不良を防ぐことが可
能になる。
【００４２】次に、この発明の第２の実施形態による半
導体装置の製造方法について説明する。図５はこの発明
の第２の実施形態による半導体装置を示す断面図であ
る。図５に示すように、この第２の実施形態において
は、まず、あらかじめ素子が形成され、層間絶縁膜で覆
われたＳｉ基板のような半導体基板（図示せず）上に例
えばスパッタリング法により例えばＣｕを０．５％含ん
だ例えば膜厚が５００ｎｍの下層Ａｌ合金層２を形成す
る。この下層Ａｌ合金層２の形成におけるスパッタ条件
は、第１の実施形態と同様とする。なお、第１の実施形
態と異なり、下層Ａｌ合金層２の下のＴｉＮ／Ｔｉ膜１
は形成していない。
導体装置の製造方法について説明する。図５はこの発明
の第２の実施形態による半導体装置を示す断面図であ
る。図５に示すように、この第２の実施形態において
は、まず、あらかじめ素子が形成され、層間絶縁膜で覆
われたＳｉ基板のような半導体基板（図示せず）上に例
えばスパッタリング法により例えばＣｕを０．５％含ん
だ例えば膜厚が５００ｎｍの下層Ａｌ合金層２を形成す
る。この下層Ａｌ合金層２の形成におけるスパッタ条件
は、第１の実施形態と同様とする。なお、第１の実施形
態と異なり、下層Ａｌ合金層２の下のＴｉＮ／Ｔｉ膜１
は形成していない。
【００４３】次に、例えばスパッタリング法により、下
層Ａｌ合金層２上に、第１の実施形態と同様の条件で例
えば膜厚が１０ｎｍのＴｉ膜および例えば膜厚が５０ｎ
ｍのＴｉＮ膜を順次形成してＴｉＮ／Ｔｉ膜１３を形成
する。この場合、下層Ａｌ合金層２の下にＴｉＮ／Ｔｉ
膜を形成しないので、下層Ａｌ合金層２のストレスマイ
グレーションに対する冗長効果を確保するため、このＴ
ｉＮ／Ｔｉ膜１３のＴｉ膜およびＴｉＮ膜の膜厚は、第
１の実施形態におけるより厚くする。下層Ａｌ合金層２
上のＴｉＮ膜３が、リソグラフィ工程における露光時の
反射防止膜としての役割も有することは、第１の実施形
態と同様である。
層Ａｌ合金層２上に、第１の実施形態と同様の条件で例
えば膜厚が１０ｎｍのＴｉ膜および例えば膜厚が５０ｎ
ｍのＴｉＮ膜を順次形成してＴｉＮ／Ｔｉ膜１３を形成
する。この場合、下層Ａｌ合金層２の下にＴｉＮ／Ｔｉ
膜を形成しないので、下層Ａｌ合金層２のストレスマイ
グレーションに対する冗長効果を確保するため、このＴ
ｉＮ／Ｔｉ膜１３のＴｉ膜およびＴｉＮ膜の膜厚は、第
１の実施形態におけるより厚くする。下層Ａｌ合金層２
上のＴｉＮ膜３が、リソグラフィ工程における露光時の
反射防止膜としての役割も有することは、第１の実施形
態と同様である。
【００４４】次に、第１の実施形態と同様に工程を進め
て、ＳｉＯ2 膜４と収縮性ＳｉＯx膜５とＳｉＯ2 膜６
とからなる層間絶縁膜、接続孔７およびＡｌ合金ピラー
８を形成する。ただし、接続孔７の形成時には、この接
続孔７の底部に下層配線の配線主材料である下層Ａｌ合
金層２が露出するよう、この下層Ａｌ合金層２上のＴｉ
Ｎ／Ｔｉ膜１３もエッチングする。次に、第１の実施形
態と同様にして、スパッタエッチングにより基板全面、
特にＡｌ合金ピラー８の上面のクリーニングを行う。
て、ＳｉＯ2 膜４と収縮性ＳｉＯx膜５とＳｉＯ2 膜６
とからなる層間絶縁膜、接続孔７およびＡｌ合金ピラー
８を形成する。ただし、接続孔７の形成時には、この接
続孔７の底部に下層配線の配線主材料である下層Ａｌ合
金層２が露出するよう、この下層Ａｌ合金層２上のＴｉ
Ｎ／Ｔｉ膜１３もエッチングする。次に、第１の実施形
態と同様にして、スパッタエッチングにより基板全面、
特にＡｌ合金ピラー８の上面のクリーニングを行う。
【００４５】このようにしてクリーニングを行った後、
第１の実施形態と同様にして、上層Ａｌ合金層１０とそ
の上のＴｉＮ／Ｔｉ膜１１とからなる上層配線を形成す
る。ここでは、第１の実施形態と異なり、上層Ａｌ合金
層１０を下層Ａｌ合金層２に直接接続するため、上層Ａ
ｌ合金層１０の下にＴｉＮ／Ｔｉ膜９を形成しない。こ
の後、必要な工程を経て、目的とする半導体装置を完成
させる。
第１の実施形態と同様にして、上層Ａｌ合金層１０とそ
の上のＴｉＮ／Ｔｉ膜１１とからなる上層配線を形成す
る。ここでは、第１の実施形態と異なり、上層Ａｌ合金
層１０を下層Ａｌ合金層２に直接接続するため、上層Ａ
ｌ合金層１０の下にＴｉＮ／Ｔｉ膜９を形成しない。こ
の後、必要な工程を経て、目的とする半導体装置を完成
させる。
【００４６】以上のように、この第２の実施形態によれ
ば、第１の実施形態と同様に、下層配線を覆う層間絶縁
膜の一部に収縮性ＳｉＯx 膜５を用い、この層間絶縁膜
に接続孔７を形成した後に熱処理を行うことにより、接
続孔７の内部にＡｌ合金ピラー８を形成しているので、
第１の実施形態と同様な種々の利点を得ることができる
ほか、次のような利点を得ることができる。すなわち、
この第２の実施形態においては、下層配線の配線主材料
である下層Ａｌ合金層２と上層配線の配線主材料である
Ａｌ合金層１０とが、間に異種金属をはさまずに直接接
続されているので、半導体装置の動作時にこれらの下層
配線および上層配線間に電流を流したときにこの部分で
Ａｌ原子流束が乱れない。このため、エレクトロマイグ
レーションによる配線抵抗上昇不良を防ぐことができ、
配線信頼性が向上する。
ば、第１の実施形態と同様に、下層配線を覆う層間絶縁
膜の一部に収縮性ＳｉＯx 膜５を用い、この層間絶縁膜
に接続孔７を形成した後に熱処理を行うことにより、接
続孔７の内部にＡｌ合金ピラー８を形成しているので、
第１の実施形態と同様な種々の利点を得ることができる
ほか、次のような利点を得ることができる。すなわち、
この第２の実施形態においては、下層配線の配線主材料
である下層Ａｌ合金層２と上層配線の配線主材料である
Ａｌ合金層１０とが、間に異種金属をはさまずに直接接
続されているので、半導体装置の動作時にこれらの下層
配線および上層配線間に電流を流したときにこの部分で
Ａｌ原子流束が乱れない。このため、エレクトロマイグ
レーションによる配線抵抗上昇不良を防ぐことができ、
配線信頼性が向上する。
【００４７】次に、この発明の第３の実施形態による半
導体装置の製造方法について説明する。この第３の実施
形態においては、いわゆるデュアルダマシン（dual dam
ascene) 配線を用いる半導体装置の製造にこの発明を適
用する。
導体装置の製造方法について説明する。この第３の実施
形態においては、いわゆるデュアルダマシン（dual dam
ascene) 配線を用いる半導体装置の製造にこの発明を適
用する。
【００４８】この第３の実施形態においては、図６に示
すように、まず、第１の実施形態と同様に工程を進め
て、キャップ層としてのＳｉＯ2 膜６まで形成する。次
に、例えばプラズマＣＶＤ法により、ＳｉＯ2 膜６上
に、例えば膜厚が１００ｎｍのＳｉＮエッチングストッ
パー膜１４を形成する。このＳｉＮエッチングストッパ
ー膜１４の形成におけるＣＶＤ条件の一例を挙げると、
反応ガスとしてＳｉＨ4 とアンモニア（ＮＨ3 ）とＮ2
との混合ガスを用い、それらの流量をそれぞれ１８０ｓ
ｃｃｍ、５００ｓｃｃｍ、７２０ｓｃｃｍとし、ＲＦパ
ワーを３５０Ｗ、圧力を７００Ｐａ、基板加熱温度を２
５０℃とする。
すように、まず、第１の実施形態と同様に工程を進め
て、キャップ層としてのＳｉＯ2 膜６まで形成する。次
に、例えばプラズマＣＶＤ法により、ＳｉＯ2 膜６上
に、例えば膜厚が１００ｎｍのＳｉＮエッチングストッ
パー膜１４を形成する。このＳｉＮエッチングストッパ
ー膜１４の形成におけるＣＶＤ条件の一例を挙げると、
反応ガスとしてＳｉＨ4 とアンモニア（ＮＨ3 ）とＮ2
との混合ガスを用い、それらの流量をそれぞれ１８０ｓ
ｃｃｍ、５００ｓｃｃｍ、７２０ｓｃｃｍとし、ＲＦパ
ワーを３５０Ｗ、圧力を７００Ｐａ、基板加熱温度を２
５０℃とする。
【００４９】次に、例えばプラズマＣＶＤ法により、Ｓ
ｉＮエッチングストッパー膜１４上に、例えば膜厚が３
００ｎｍの溝形成用ＳｉＯ2 膜１５を形成する。この溝
形成用ＳｉＯ2 膜１５の形成におけるＣＶＤ条件は、キ
ャップ層としてのＳｉＯ2 膜６と同様とする。なお、Ｓ
ｉＯ2 膜６の表面の平坦化が不十分である場合には、こ
の溝形成用ＳｉＯ2 膜１５を形成した後にポリッシュな
どによってこの溝形成用ＳｉＯ2 膜１５の表面平坦化を
行う。なお、後述のように、下層配線にも溝配線を用い
る場合には、その上の絶縁膜は必ず平坦化されているの
で、ポリッシュによる平坦化を行う必要はない。
ｉＮエッチングストッパー膜１４上に、例えば膜厚が３
００ｎｍの溝形成用ＳｉＯ2 膜１５を形成する。この溝
形成用ＳｉＯ2 膜１５の形成におけるＣＶＤ条件は、キ
ャップ層としてのＳｉＯ2 膜６と同様とする。なお、Ｓ
ｉＯ2 膜６の表面の平坦化が不十分である場合には、こ
の溝形成用ＳｉＯ2 膜１５を形成した後にポリッシュな
どによってこの溝形成用ＳｉＯ2 膜１５の表面平坦化を
行う。なお、後述のように、下層配線にも溝配線を用い
る場合には、その上の絶縁膜は必ず平坦化されているの
で、ポリッシュによる平坦化を行う必要はない。
【００５０】次に、図７に示すように、リソグラフィ工
程により溝形成用ＳｉＯ2 膜１５上に所定形状のレジス
トパターン（図示せず）を形成した後、このレジストパ
ターンをマスクとし、かつ、ＳｉＮエッチングストッパ
ー膜１４を用いて溝形成用ＳｉＯ2 膜１５をエッチング
することにより上層配線溝１６を形成する。この溝形成
用ＳｉＯ2 膜１５のエッチングにおけるエッチング条件
は、第１の実施形態における接続孔７の形成時と同様と
する。ここで、ＳｉＮ膜に対するＳｉＯ2 膜のエッチン
グ選択比は１０以上あるので、ＳｉＮエッチングストッ
パー膜１４が露出した時点でエッチングを実質的に停止
させることができる。
程により溝形成用ＳｉＯ2 膜１５上に所定形状のレジス
トパターン（図示せず）を形成した後、このレジストパ
ターンをマスクとし、かつ、ＳｉＮエッチングストッパ
ー膜１４を用いて溝形成用ＳｉＯ2 膜１５をエッチング
することにより上層配線溝１６を形成する。この溝形成
用ＳｉＯ2 膜１５のエッチングにおけるエッチング条件
は、第１の実施形態における接続孔７の形成時と同様と
する。ここで、ＳｉＮ膜に対するＳｉＯ2 膜のエッチン
グ選択比は１０以上あるので、ＳｉＮエッチングストッ
パー膜１４が露出した時点でエッチングを実質的に停止
させることができる。
【００５１】次に、図８に示すように、リソグラフィ工
程により溝形成用ＳｉＯ2 膜１５などの上に所定形状の
レジストパターン（図示せず）を形成した後、このレジ
ストパターンをマスクとして下層Ａｌ合金層２が露出す
るまでエッチングすることにより例えば直径が０．３５
μｍでアスペクト比が２．０の接続孔２を形成する。こ
の場合、まず、ＳｉＮエッチングストッパー膜１４をエ
ッチングする条件でエッチングを行った後、ＳｉＯ2 膜
６、収縮性ＳｉＯx 膜５、ＳｉＯ2 膜４およびＴｉＮ膜
３をエッチングする条件でエッチングを行う、いわゆる
２ステップエッチングを行う必要がある。ここで、Ｓｉ
Ｎエッチングストッパー膜１４のエッチングにおけるエ
ッチング条件の一例を挙げると、エッチングガスとして
Ｃ4 Ｆ8とＣＯとＡｒとの混合ガスを用い、それらの流
量をそれぞれ３ｓｃｃｍ、１００ｓｃｃｍ、２００ｓｃ
ｃｍとし、ＲＦパワーを１６００Ｗ、圧力を６Ｐａ、基
板加熱温度を２０℃とする。ＳｉＯ2 膜６、収縮性Ｓｉ
Ｏx 膜５、ＳｉＯ2 膜４およびＴｉＮ膜３のエッチング
におけるエッチング条件は、第１の実施形態における接
続孔７の形成のためのエッチングにおけるエッチング条
件と同様である。
程により溝形成用ＳｉＯ2 膜１５などの上に所定形状の
レジストパターン（図示せず）を形成した後、このレジ
ストパターンをマスクとして下層Ａｌ合金層２が露出す
るまでエッチングすることにより例えば直径が０．３５
μｍでアスペクト比が２．０の接続孔２を形成する。こ
の場合、まず、ＳｉＮエッチングストッパー膜１４をエ
ッチングする条件でエッチングを行った後、ＳｉＯ2 膜
６、収縮性ＳｉＯx 膜５、ＳｉＯ2 膜４およびＴｉＮ膜
３をエッチングする条件でエッチングを行う、いわゆる
２ステップエッチングを行う必要がある。ここで、Ｓｉ
Ｎエッチングストッパー膜１４のエッチングにおけるエ
ッチング条件の一例を挙げると、エッチングガスとして
Ｃ4 Ｆ8とＣＯとＡｒとの混合ガスを用い、それらの流
量をそれぞれ３ｓｃｃｍ、１００ｓｃｃｍ、２００ｓｃ
ｃｍとし、ＲＦパワーを１６００Ｗ、圧力を６Ｐａ、基
板加熱温度を２０℃とする。ＳｉＯ2 膜６、収縮性Ｓｉ
Ｏx 膜５、ＳｉＯ2 膜４およびＴｉＮ膜３のエッチング
におけるエッチング条件は、第１の実施形態における接
続孔７の形成のためのエッチングにおけるエッチング条
件と同様である。
【００５２】次に、図８に示すように、第１の実施形態
と同様にして、Ａｌ合金ピラー８を形成する。ただし、
このとき、第１の実施形態と異なり、熱処理を十分に行
ってＡｌ合金ピラー８を十分にせり上がらせ、この接続
孔７の部分に凹みが残らないようにする。このために、
ここでは、このＡｌ合金ピラー８が接続孔７の上端のＳ
ｉＮエッチングストッパー膜１４より上に若干オーバー
グロースするように制御する。
と同様にして、Ａｌ合金ピラー８を形成する。ただし、
このとき、第１の実施形態と異なり、熱処理を十分に行
ってＡｌ合金ピラー８を十分にせり上がらせ、この接続
孔７の部分に凹みが残らないようにする。このために、
ここでは、このＡｌ合金ピラー８が接続孔７の上端のＳ
ｉＮエッチングストッパー膜１４より上に若干オーバー
グロースするように制御する。
【００５３】次に、例えばスパッタエッチングにより全
面、特にＡｌ合金ピラー８の表面のクリーニングを行
う。このスパッタエッチングの条件は第１の実施形態と
同様である。
面、特にＡｌ合金ピラー８の表面のクリーニングを行
う。このスパッタエッチングの条件は第１の実施形態と
同様である。
【００５４】このようにしてクリーニングを行った後、
上層配線を形成する工程に移る。すなわち、図９に示す
ように、まず、例えばスパッタリング法により、基板の
全面に、例えば膜厚が２０ｎｍのＴｉ膜および例えば膜
厚が５０ｎｍのＴｉＮ膜を順次形成してＴｉＮ／Ｔｉ膜
１７を形成する。このＴｉＮ／Ｔｉ膜１７の形成におけ
るスパッタ条件は、第１の実施形態と同様とする。次
に、例えばスパッタリング法により、このＴｉＮ／Ｔｉ
膜１７上に、例えばＣｕを０．５％含んだ例えば膜厚が
５００ｎｍの上層Ａｌ合金層１０を形成する。この上層
Ａｌ合金層１０の形成におけるスパッタ条件は、下層Ａ
ｌ合金層２と同様である。
上層配線を形成する工程に移る。すなわち、図９に示す
ように、まず、例えばスパッタリング法により、基板の
全面に、例えば膜厚が２０ｎｍのＴｉ膜および例えば膜
厚が５０ｎｍのＴｉＮ膜を順次形成してＴｉＮ／Ｔｉ膜
１７を形成する。このＴｉＮ／Ｔｉ膜１７の形成におけ
るスパッタ条件は、第１の実施形態と同様とする。次
に、例えばスパッタリング法により、このＴｉＮ／Ｔｉ
膜１７上に、例えばＣｕを０．５％含んだ例えば膜厚が
５００ｎｍの上層Ａｌ合金層１０を形成する。この上層
Ａｌ合金層１０の形成におけるスパッタ条件は、下層Ａ
ｌ合金層２と同様である。
【００５５】次に、リフロー処理を行うことにより、上
層配線の配線主材料である上層Ａｌ合金層１０を上層配
線溝１６の中に流し込み、上層配線溝１６を完全に埋め
込む。このリフロー条件の一例を挙げると、雰囲気ガス
として例えばＡｒガスを用い、基板加熱温度を４８０℃
とし、加熱時間を２分間とする。
層配線の配線主材料である上層Ａｌ合金層１０を上層配
線溝１６の中に流し込み、上層配線溝１６を完全に埋め
込む。このリフロー条件の一例を挙げると、雰囲気ガス
として例えばＡｒガスを用い、基板加熱温度を４８０℃
とし、加熱時間を２分間とする。
【００５６】次に、図１０に示すように、例えばＣＭＰ
（Chemical Mechanical Polish）法により、溝形成用Ｓ
ｉＯ2 膜１６が露出するまでラッピングし、上層配線溝
１６の内部以外の部分の上層Ａｌ合金層１０およびＴｉ
Ｎ／Ｔｉ膜１７を除去する。この際、Ａｌ合金ピラー８
のオーバーグロースによって生じた上層配線の表面の凹
凸は完全に除去され、表面が平坦化される。以上によ
り、溝配線としての上層配線が形成される。この後、必
要な工程を経て、目的とする半導体装置を完成させる。
（Chemical Mechanical Polish）法により、溝形成用Ｓ
ｉＯ2 膜１６が露出するまでラッピングし、上層配線溝
１６の内部以外の部分の上層Ａｌ合金層１０およびＴｉ
Ｎ／Ｔｉ膜１７を除去する。この際、Ａｌ合金ピラー８
のオーバーグロースによって生じた上層配線の表面の凹
凸は完全に除去され、表面が平坦化される。以上によ
り、溝配線としての上層配線が形成される。この後、必
要な工程を経て、目的とする半導体装置を完成させる。
【００５７】以上のように、この第３の実施形態によれ
ば、第１の実施形態と同様に、下層配線を覆う層間絶縁
膜の一部に収縮性ＳｉＯx 膜５を用い、この層間絶縁膜
に接続孔７を形成した後に熱処理を行うことにより、接
続孔７の内部にＡｌ合金ピラー８を形成しているので、
第１の実施形態と同様な種々の利点を得ることができ
る。また、この場合、Ａｌ合金ピラー８を接続孔７の上
端を超えてオーバーグロースさせても、その後の溝配線
の形成に支障をきたさないため、接続孔７の埋め込み工
程のマージンが広くなるという利点を得ることができ
る。また、Ａｌ合金ピラー８がオーバーグロースした場
合においても、特に工程増をもたらすことなく、接続孔
７の埋め込みおよび溝配線としての上層配線の形成が可
能である。
ば、第１の実施形態と同様に、下層配線を覆う層間絶縁
膜の一部に収縮性ＳｉＯx 膜５を用い、この層間絶縁膜
に接続孔７を形成した後に熱処理を行うことにより、接
続孔７の内部にＡｌ合金ピラー８を形成しているので、
第１の実施形態と同様な種々の利点を得ることができ
る。また、この場合、Ａｌ合金ピラー８を接続孔７の上
端を超えてオーバーグロースさせても、その後の溝配線
の形成に支障をきたさないため、接続孔７の埋め込み工
程のマージンが広くなるという利点を得ることができ
る。また、Ａｌ合金ピラー８がオーバーグロースした場
合においても、特に工程増をもたらすことなく、接続孔
７の埋め込みおよび溝配線としての上層配線の形成が可
能である。
【００５８】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００５９】例えば、上述の実施形態において挙げた数
値、成膜法、構造および配線材料はあくまでも例に過ぎ
ず、必要に応じてこれと異なる数値、成膜法、構造およ
び配線材料を用いてもよい。
値、成膜法、構造および配線材料はあくまでも例に過ぎ
ず、必要に応じてこれと異なる数値、成膜法、構造およ
び配線材料を用いてもよい。
【００６０】例えば、上述の第１〜第３の実施形態にお
いては、下層配線および上層配線の配線主材料としてＣ
ｕを０．５％含んだＡｌ合金を用いているが、これと異
なるＣｕ含有量のＡｌ合金を用いてもよい。また、下層
配線および上層配線の膜厚や構造は同一である必要はな
く、互いに異なる膜厚または構造としてもよい。さらに
また、下層配線または上層配線の下地積層金属膜も、Ｔ
ｉ膜やＴｉＮ膜などに限定されるものではなく、ＴｉＷ
膜やＷ膜などの信頼性上の冗長効果があるものであれ
ば、用いることが可能である。
いては、下層配線および上層配線の配線主材料としてＣ
ｕを０．５％含んだＡｌ合金を用いているが、これと異
なるＣｕ含有量のＡｌ合金を用いてもよい。また、下層
配線および上層配線の膜厚や構造は同一である必要はな
く、互いに異なる膜厚または構造としてもよい。さらに
また、下層配線または上層配線の下地積層金属膜も、Ｔ
ｉ膜やＴｉＮ膜などに限定されるものではなく、ＴｉＷ
膜やＷ膜などの信頼性上の冗長効果があるものであれ
ば、用いることが可能である。
【００６１】また、上述の第２の実施形態において、接
続孔７の内部のＡｌ合金ピラー８の上端と上方から埋め
込まれる上層Ａｌ合金層１０との間に異種金属をはさま
ない限り、第２の実施形態と異なる構造としてもよい。
続孔７の内部のＡｌ合金ピラー８の上端と上方から埋め
込まれる上層Ａｌ合金層１０との間に異種金属をはさま
ない限り、第２の実施形態と異なる構造としてもよい。
【００６２】また、上述の第３の実施形態においては、
上層配線溝１６を形成した後に接続孔７を形成している
が、これと逆に、接続孔７を形成した後に上層配線溝１
６を形成してもよい。さらに、上述の第３の実施形態に
おいては、上層配線溝１６へのＡｌ合金の埋め込みにリ
フロー処理を用いているが、この埋め込みには、高温ス
パッタリング法や高圧リフロー法を用いてもよく、さら
には、場合によってはＡｌのＣＶＤ法を用いてもよい。
上層配線溝１６を形成した後に接続孔７を形成している
が、これと逆に、接続孔７を形成した後に上層配線溝１
６を形成してもよい。さらに、上述の第３の実施形態に
おいては、上層配線溝１６へのＡｌ合金の埋め込みにリ
フロー処理を用いているが、この埋め込みには、高温ス
パッタリング法や高圧リフロー法を用いてもよく、さら
には、場合によってはＡｌのＣＶＤ法を用いてもよい。
【００６３】さらに、上述の第３の実施形態において
は、下層配線は溝配線ではないが、下層配線が溝配線で
ある場合にも、この発明を適用することが可能である。
この場合には、この溝配線の上部の層間絶縁膜の収縮に
よりこの溝配線を構成する下層Ａｌ合金層に応力を生じ
させ、接続孔の内部にＡｌ合金ピラーを形成する。
は、下層配線は溝配線ではないが、下層配線が溝配線で
ある場合にも、この発明を適用することが可能である。
この場合には、この溝配線の上部の層間絶縁膜の収縮に
よりこの溝配線を構成する下層Ａｌ合金層に応力を生じ
させ、接続孔の内部にＡｌ合金ピラーを形成する。
【００６４】
【発明の効果】以上説明したように、この発明によれ
ば、下層配線が形成された基板上に収縮しやすい材料を
含む層間絶縁膜を下層配線を覆うようにして形成し、下
層配線の上の部分の層間絶縁膜に接続孔を形成し、その
後に熱処理を行うことにより層間絶縁膜を収縮させて接
続孔の内部に下層配線の一部からなるピラーを形成する
ようにしていることにより、アスペクト比の高い接続孔
の内部にボイドを発生させることなくピラーを形成して
埋め込むことができ、工程が簡単でコストが低く、接続
孔の埋め込み状態を管理しやすい。また、下層配線の配
線主材料と上層配線の配線主材料とを直接接続すること
により、エレクトロマイグレーション寿命を長くし、配
線信頼性を高くすることができる。
ば、下層配線が形成された基板上に収縮しやすい材料を
含む層間絶縁膜を下層配線を覆うようにして形成し、下
層配線の上の部分の層間絶縁膜に接続孔を形成し、その
後に熱処理を行うことにより層間絶縁膜を収縮させて接
続孔の内部に下層配線の一部からなるピラーを形成する
ようにしていることにより、アスペクト比の高い接続孔
の内部にボイドを発生させることなくピラーを形成して
埋め込むことができ、工程が簡単でコストが低く、接続
孔の埋め込み状態を管理しやすい。また、下層配線の配
線主材料と上層配線の配線主材料とを直接接続すること
により、エレクトロマイグレーション寿命を長くし、配
線信頼性を高くすることができる。
【図１】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態による半導体装置の
製造方法の利点を説明するための断面図である。
製造方法の利点を説明するための断面図である。
【図５】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図６】この発明の第３の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図７】この発明の第３の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図８】この発明の第３の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図９】この発明の第３の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図１０】この発明の第３の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図１１】従来の半導体装置の問題点を説明するための
断面図である。
断面図である。
２・・・下層Ａｌ合金層、３・・・ＴｉＮ膜、５・・・
収縮性ＳｉＯx 膜、６・・・ＳｉＯ2 膜、７・・・接続
孔、８・・・Ａｌ合金ピラー、１０・・・上層Ａｌ合金
層、１４・・・ＳｉＮエッチングストッパー膜、１５・
・・溝形成用ＳｉＯ2 膜、１６・・・上層配線溝
収縮性ＳｉＯx 膜、６・・・ＳｉＯ2 膜、７・・・接続
孔、８・・・Ａｌ合金ピラー、１０・・・上層Ａｌ合金
層、１４・・・ＳｉＮエッチングストッパー膜、１５・
・・溝形成用ＳｉＯ2 膜、１６・・・上層配線溝
Claims (6)
- 【請求項１】 多層配線を有する半導体装置の製造方法
において、 下層配線が形成された基板上に収縮しやすい材料を含む
層間絶縁膜を上記下層配線を覆うようにして形成する工
程と、 上記下層配線の上の部分の上記層間絶縁膜に接続孔を形
成する工程と、 熱処理を行うことにより上記層間絶縁膜を収縮させて上
記接続孔の内部に上記下層配線の一部からなるピラーを
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項２】 上記層間絶縁膜の上部は上記収縮しやす
い材料からなる収縮性絶縁膜により形成され、上記収縮
性絶縁膜上に、上記収縮しやすい材料が脱水縮合を起こ
さない温度で絶縁膜からなるキャップ層を形成するよう
にしたことを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 上記下層配線の配線主材料と上層配線の
配線主材料とを直接接続するようにしたことを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項４】 溝配線を含む多層配線を有する半導体装
置の製造方法において、 下層配線が形成された基板上に収縮しやすい材料を含む
層間絶縁膜を上記下層配線を覆うようにして形成する工
程と、 上記層間絶縁膜上に溝形成用絶縁膜を形成する工程と、 上記下層配線の上の部分の上記層間絶縁膜に接続孔を形
成するとともに、上記溝形成用絶縁膜に配線溝を形成す
る工程と、 熱処理を行うことにより上記層間絶縁膜を収縮させて上
記接続孔および上記配線溝の内部に上記下層配線の一部
からなるピラーを形成する工程と、 上記配線溝の部分で上記ピラーと接続された上層配線を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項５】 上記層間絶縁膜の上部は上記収縮しやす
い材料からなる収縮性絶縁膜により形成され、上記収縮
性絶縁膜上に、上記収縮しやすい材料が脱水縮合を起こ
さない温度で絶縁膜からなるキャップ層を形成するよう
にしたことを特徴とする請求項４記載の半導体装置の製
造方法。 - 【請求項６】 溝配線を含む多層配線を有する半導体装
置において、 基板上に形成された下層配線と、 上記基板上に上記下層配線を覆うようにして形成された
収縮しやすい材料を含む層間絶縁膜と、 上記層間絶縁膜上に形成された溝形成用絶縁膜と、 上記下層配線の上の部分の上記層間絶縁膜に形成された
接続孔と、 上記溝形成用絶縁膜に形成された配線溝と、 上記接続孔および上記配線溝の内部に形成された上記下
層配線の一部からなるピラーと、 上記配線溝の部分で上記ピラーと接続された上層配線と
を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8253739A JPH1079425A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8253739A JPH1079425A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079425A true JPH1079425A (ja) | 1998-03-24 |
Family
ID=17255471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8253739A Pending JPH1079425A (ja) | 1996-09-04 | 1996-09-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079425A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072228A (ja) * | 2012-09-27 | 2014-04-21 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2015153879A (ja) * | 2014-02-13 | 2015-08-24 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-09-04 JP JP8253739A patent/JPH1079425A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072228A (ja) * | 2012-09-27 | 2014-04-21 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2015153879A (ja) * | 2014-02-13 | 2015-08-24 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814972B2 (ja) | 半導体装置の製造方法 | |
| US8629560B2 (en) | Self aligned air-gap in interconnect structures | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| US20100330799A1 (en) | Semiconductor device and process for producing the same | |
| JP2000003958A (ja) | 半導体装置及びその製造方法 | |
| JP2000323479A (ja) | 半導体装置およびその製造方法 | |
| KR20010014778A (ko) | 배리어 금속층을 구비하는 반도체 장치 및 그 제조 방법 | |
| WO2005013356A1 (ja) | 溝配線を有する半導体装置および半導体装置の製造方法 | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPH10189730A (ja) | 半導体装置及びその製造方法 | |
| WO2009033837A2 (en) | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias | |
| JPH05198526A (ja) | 半導体装置の製造方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| CN101996927A (zh) | 多层互连结构及其形成方法 | |
| JPH1079425A (ja) | 半導体装置およびその製造方法 | |
| JP2010040771A (ja) | 半導体装置の製造方法 | |
| US20060110912A1 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
| JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
| JPH1154621A (ja) | 半導体装置およびその製造方法 | |
| KR100840880B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| KR19990063743A (ko) | 화학적 기계적 연마에 사용하는 캡핑된 중간층 절연물 | |
| GB2307341A (en) | Method of forming a tungsten plug of a semiconductor device. |