DE3784605T2 - Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung. - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.

Info

Publication number
DE3784605T2
DE3784605T2 DE8787308090T DE3784605T DE3784605T2 DE 3784605 T2 DE3784605 T2 DE 3784605T2 DE 8787308090 T DE8787308090 T DE 8787308090T DE 3784605 T DE3784605 T DE 3784605T DE 3784605 T2 DE3784605 T2 DE 3784605T2
Authority
DE
Germany
Prior art keywords
film
semiconductor device
manufacturing
alloy
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787308090T
Other languages
English (en)
Other versions
DE3784605D1 (de
Inventor
Kazuhiro Hoshino
Minoru Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61218320A external-priority patent/JPS6373645A/ja
Priority claimed from JP62217384A external-priority patent/JPS6459938A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE3784605D1 publication Critical patent/DE3784605D1/de
Application granted granted Critical
Publication of DE3784605T2 publication Critical patent/DE3784605T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung bezieht sich im allgemeinen auf ein Verfahren zur Herstellung einer Halbleiteranordnung. Die vorliegende Erfindung bezieht sich insbesondere auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei welchem Kupfer oder eine Kupferlegierung als Verdrahtungs- oder Metallisierungsmaterial verwendet wird.
  • Wie wohlbekannt ist, nimmt ein Metallisierungsmuster einer Großintegrationsschaltung (LSI) in der Breite in dem Maß ab, in dem seine Integrationsdichte zunimmt. Obwohl die Aluminium (Al)-Metallisierung für Halbleiterchips verbreitet verwendet wird, ist seine Breite zur Metallisierung auf den Bereich von 0,5 bis 0,6 µm begrenzt. Dies ist darauf zurückzuführen, daß eine Elektromigration in dem Maß verstärkt auftritt, in dem das Aluminiummetallisierungsmuster schmäler wird. Aus diesem Grund wurde die Verwendung eines metallischen Materials mit einem hohen Schmelzpunkt, wie Molybdän (Mo) oder Wolfram (W), anstelle von Aluminium in Betracht gezogen. Der spezifische Widerstand von Mo oder W ist jedoch ungefähr der zweifache spezifische Widerstand von Al in Masse und ist in einem dünnen Film größer. Daher wird gegenwärtig ein Metallisierungsmaterial mit einem hohen Elektromigrationswiderstand und einem niedrigen spezifischen Widerstand untersucht.
  • Derzeit wird Kupfer (Cu) für die Metallisierung von LSIs auf Grund seines besseren Elektromigrationswiderstands und niedrigeren spezifischen Widerstands als Al untersucht. Eine herkömmliche Halbleiteranordnung mit Kupfermetallisierung ist derart ausgebildet, daß ein Kupfermetallisierungsfilm direkt auf einem Isolierfilm wie Siliziumdioxid (SiO&sub2;), das auf einem Silizium (Si)-Substrat abgeschieden ist, und über im Isolierfilm gebildete Kontaktlöcher abgeschieden wird, um an der Oberseite der im Si-Substrat gebildeten diffundierten Schichten angeordnet zu sein.
  • Selbstverständlich wird dieser Kupferfilm in Übereinstimmung mit dem Verdrahtungsmuster gemustert.
  • Die so hergestellte Halbleiteranordnung wird im allgemeinen bei einer hohen Temperatur in der Größenordnung von 400ºC oder mehr ausgeheilt, um Kupferkörner zu wachsen und dadurch den Elektromigrationswiderstand zu verbessern. Danach wird ein Isolierfilm auf dem Cu-Metallisierungsfilm sowie dem Isolierfilm abgeschieden. Die Abscheidung des Isolierfilms erfolgt herkömmlich durch chemische Dampfabscheidung (CVD) bei einer Temperatur von ungefähr 420ºC. Der Isolierfilm auf dem Kupfermetallisierungsfilm kann beispielsweise aus Phosphorsilikatglas (PSG), Siliziumnitrid (Si&sub3;N&sub4;) oder SiO&sub2; hergestellt sein. Der Isolierfilm wirkt als Passivierungsfilm oder Schicht-zu-Schicht-Isolierfilm in mehrlagigen Zwischenverbindungen.
  • Das herkömmliche Verfahren zur Herstellung einer Halbleiteranordnung mit der oben erwähnten Cu-Metallisierung hat jedoch Nachteile. Das heißt, die Oxidationstemperatur von Cu liegt im Bereich von 200 bis 250ºC, während die Wärmebehandlungstemperatur im CVD-Verfahren etwa 400ºC oder mehr beträgt. Daher wird Cu im Metallisierungsfilm auf Grund von Sauerstoff leicht oxidiert, der in einer Umgebungsatmosphäre vorliegt, wenn der Isolierfilm durch das CVD-Verfahren abgeschieden wird. Die Oxidation von Cu beschädigt die Oberfläche des Metallisierungsfilms, die mit dem Isolierfilm in Kontakt steht, und baut daher den Cu- Metallisierungsfilm ab, insbesondere hinsichtlich seines Widerstands.
  • Eine Arbeit in Thin Solid Films, Bd.69, Nr.1, Juni 1980, mit dem Titel "Electromigration in Gold and Copper Thin Film Conductors" von R.J. Miller, et al., analysiert das Elektromigrationsverhalten von Leitern aus dünnen Kupferfilmen mit Chrom- und Niob-Adhäsionsschichten sowie von dünnen Goldschichten mit Zirkonium- und Hafnium-Adhäsionsschichten. Es ist geoffenbart, daß Chrom-Adhäsionsschichten die Elektromigrationslebensdauer nicht beeinflussen, während Niob-Schichten diese verringern. Eine Struktur, die aus einem dünnen Kupferfilm besteht, der sandwichartig zwischen einer oberen und unteren Adhäsionsschicht angeordnet ist, wurde für Versuchszwecke verwendet.
  • Demgemäß ist es eine allgemeine Aufgabe der vorliegenden Erfindung, ein neues und nützliches Verfahren zur Herstellung einer Halbleiteranordnung vorzusehen, bei welchem die obigen Probleme eliminiert wurden.
  • Eine spezifischere Aufgabe der vorliegenden Erfindung ist, ein Verfahren zur Herstellung einer Halbleiteranordnung vorzusehen, bei welchem die Oxidation eines zumindest Kupfer enthaltenden Metallisierungsfilms wirksam verhindert wird und sein Metallisierungswiderstand sogar nach dem Abscheiden einer Isolierschicht niedrig gehalten werden kann.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist, ein Verfahren zur Herstellung einer Halbleiteranordnung vorzusehen, bei welchem eine Kupferverbindung mit niedrigem Widerstand gebildet wird.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung ist, ein Verfahren zur Herstellung einer Halbleiteranordnung vorzusehen, bei welchem eine Elektromigration wirksam unterdrückt wird.
  • Gemäß der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleiteranordnung vorgesehen, mit den Schritten: Abscheiden eines Diffusionsbarrieren-Metallfilms auf einem Isolierfilm auf einem Substrat, wobei ein Kupfer enthaltender Legierungsfilm auf dem genannten Diffusionsbarrieren-Metallfilm gebildet wird, welcher Legierungsfilm eine Legierung aus Kupfer und einem Material, ausgewählt aus der Gruppe bestehend aus Titan, Zirkonium, Aluminium, Bor und Silizium, enthält; Mustern des genannten Legierungsfilms und Ausheilen des genannten gemusterten Legierungsfilms in einer Stickstoff (N&sub2;)-Gas enthaltenden Umgebungsatmosphäre derart, daß Atome des genannten Materials zu oberen und seitlichen Flächen des gemusterten Legierungsfilms diffundieren und die genannten Atome des genannten Materials mit in der genannten Umgebungsatmosphäre enthaltenem Stickstoff kombinieren, wodurch ein Nitridfilm der genannten Atome des genannten Materials und ein Zwischenverbindungsfilm aus nahezu reinem Kupfer gebildet werden, dessen obere und seitliche Flächen vollständig von dem genannten Nitridfilm bedeckt sind.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig.1A bis 1C sind jeweils Schnittansichten zur Erläuterung eines Beispiels eines Verfahrens zur Herstellung einer Halbleiteranordnung gemäß der vorliegenden Erfindung;
  • Fig.2A bzw. 2B sind Schnittansichten zur Erläuterung von Schritten zur Herstellung eines Legierungsfilms;
  • Fig.3A bzw. 3B sind graphische Darstellungen, die Versuchsergebnisse für die Messung des spezifischen Blattwiderstands zeigen;
  • Fig.4A bis 4C sind jeweils graphische Darstellungen, die Versuchsergebnisse für die Messung der Röntgenstrahlbeugung zeigen;
  • Fig.5A ist eine Schnittansicht eines Beispiels einer durch das Verfahren der vorliegenden Erfindung hergestellten Halbleiteranordnung;
  • Fig.5B ist eine Schnittansicht gemäß der Linie X-X in Fig.5A; und
  • Fig.5C ist eine Schnittansicht gemäß der Linie Y-Y in Fig.5A.
    • DETAILLIERTE BESCHREIBUNG
  • Zuerst erfolgt eine Beschreibung eines Verfahrens zur Herstellung einer Halbleiteranordnung, bei welchem eine Legierung aus Kupfer und Titan (Cu-Ti-Legierung) für einen Zwischenverbindungsfilm verwendet wird, unter Bezugnahme auf Fig.1A bis 1C.
  • Wie in Fig.1A gezeigt, wird ein aus Cu und Ti bestehender Legierungsfilm 14 auf einem Diffusionsbarrieren- Metallfilm 12 abgeschieden, der auf einem Isolierfilm 10 abgeschieden ist. Die Abscheidung der Cu-Ti-Legierung kann durch ein Gleichstrom (GS)-Magnetron-Zerstäubungsverfahren durchgeführt werden, bei welchem ein Cu-Ti-Legierungstarget zerstäubt wird. Der Ti-Gehalt im Cu-Ti-Legierungsfilm 14, der die Dicke eines Barrierenfilms 16 bestimmt, um zu verhindern, daß Cu-Filme oxidiert werden, liegt vorzugsweise im Bereich von 1 bis 40 Gew.-%. Je größer der Ti-Gehalt, desto länger ist die zum Aufwachsen des Barrierenfilms 16 erforderliche Zeit. Die Dicke des Cu-Ti-Legierungsfilms 14 liegt vorzugsweise im Bereich von 0,3 µm bis 0,2 µm. Die Zerstäubung wird beispielsweise in einer Umgebungsatmosphäre von Argon (Ar)-Gas bei einem Druck von 0,67 Pa (5 mTorr) mit einer Leistung von 4 kW GS durchgeführt.
  • Ein weiteres Verfahren zur Abscheidung des Cu-Ti-Legierungsfilms 14 kann anstelle des oben erwähnten, das Cu-Ti-Target einsetzenden Verfahrens verwendet werden. Das heißt, wie in Fig.2A gezeigt, wird zuerst ein Cu-Film 14a auf dem Diffusionsbarrieren-Metallfilm 12 durch GS-Magnetron-Zerstäubung abgeschieden, wobei ein Cu-Target zerstäubt wird. Dann wird, wie in Fig.2B gezeigt, ein Ti-Film 14b auf die Oberseite des Cu-Films 14a durch die GS-Magnetron-Zerstäubung abgeschieden, wobei ein Ti-Target zerstäubt wird. Dann wird die auf dem Barrierenfilm 12 abgeschiedene Cu/Ti-Doppelschicht bei einem niedrigen Druck ausgeheilt, um Cu mit Ti zur Bildung des in Fig.1A gezeigten Cu-Ti-Legierungsfilms 14 zu legieren. Diese Niederdruck-Ofen-Ausheilung (abgekürzt als LPFA) wird in Ar-Gas beispielsweise bei 550ºC durchgeführt. Das Ar-Gas wirkt, um zu verhindern, daß Ti während des Ausheilens oxidiert wird.
  • Der Diffusionsbarrieren-Metallfilm 12 wirkt, um zu verhindern, daß Cu-Atome mit dem Isolierfilm 10 beispielsweise aus Phosphorsilikatglas (PSG), Siliziumdioxid (SiO&sub2;) oder Siliziumnitrid (Si&sub3;N&sub4;) reagieren und in diesen diffundieren. Der Diffusionsbarrieren-Metallfilm 12 kann aus Titannitrid (TiN), Wolfram (W), Wolframnitrid (WN), Zirkoniumnitrid (ZrN), Titancarbid (TiC), Wolframcarbid (WC), Tantal (Ta), Tantalnitrid (TaN) oder Titanwolfram (TiW) hergestellt sein. Die Dicke des Diffusionsbarrieren- Metallfilms 12 liegt vorzugsweise im Bereich von 100 bis 200 nm (1000 Å bis 2000 Å). Bei der Verwendung von TiN zur Bildung des Diffusionsbarrieren-Metallfilms 12 kann beispielsweise ein reaktives Magnetron-Zerstäubungsverfahren verwendet werden. Das Abscheiden von TiN wird derart durchgeführt, daß beispielsweise ein Ti-Target in einer Umgebungsatmosphäre von Ar+N&sub2;-Gas bei einem Druck von 0,67 Pa (5 mTorr) mit einer Leistung von 4 kW GS zerstäubt wird.
  • Als nächstes wird der so abgeschiedene Cu-Ti-Legierungsfilm 14 in Übereinstimmung mit einem Verbindungsmuster durch Ionenmilling gemustert, wie in Fig.1B gezeigt. Bei diesem Ionenmilling-Verfahren wird eine SiO&sub2;-Maske oder eine PSG-Maske verwendet, und es wird in Ar-Gas bei einem Druck von 0,027 Pa (2 x 10&supmin;&sup4; Torr) mit einer beschleunigenden Spannung von beispielsweise 500 V durchgeführt. Anstelle von Ionenmilling kann auch reaktives Ionenätzen (als RIE abgekürzt), bei welchem CCl&sub4;+Cl&sub2;-Gas verwendet wird, zum Mustern verwendet werden.
  • Vorzugsweise wird auch der Diffusionsbarrieren-Metallfilm 12 nach dem Mustern des Cu-Ti-Legierungsfilms 14 gemustert. Da der Diffusionsbarrieren-Metallfilm 12 vorgesehen ist, um vor der Diffusion von Cu-Atomen in den Isolierfilm 10 zu schützen, wird das Muster des Diffusionsbarrieren-Metallfilms 12 nahezu identisch mit dem Muster des Cu-Ti-Legierungsfilms 14 hergestellt. Das Mustern des Diffusionsbarrieren-Metallfilms 12 aus TiN kann beispielsweise durch das reaktive Ionenätzverfahren in einer Umgebungsatmosphäre von SF&sub6;-Gas bei einem Druck von 2,7 bis 6,7 Pa (0,02 bis 0,05 Torr) mit einer Leistung von beispielsweise 50 bis 200 W durchgeführt werden.
  • Dann wird der gemusterte Cu-Ti-Legierungsfilm 14 ausgeheilt. Das Ausheilen erfolgt in einer Umgebungsatomsphäre von Stickstoff (N&sub2;)-Gas bei einer Temperatur von 600 bis 900ºC zehn Minuten bis einige Stunden lang. Während des Ausheilens werden Ti-Atome zu den oberen und seitlichen Flächen des gemusterten Films 14 diffundiert und mit N&sub2; in der Atmosphäre kombiniert, so daß der Film 16 aus TiN für eine Oxidationsbeständigkeit an den oberen und seitlichen Flächen des gemusterten Films 14 gebildet wird. Mit der Diffusion von Ti-Atomen nach außen nähern sich die Cu-Atome im Cu-Ti-Legierungsfilm 14 einem reinen Zustand, so daß schließlich ein nahezu reiner Cu-Film 18 gebildet wird, der vom TiN-Film 16 bedeckt ist. Der Cu-Film 18 ist ein ausgezeichneter Zwischenverbindungsfilm, da er nahezu rein ist und so sein spezifischer Widerstand äußerst niedrig gehalten wird. Die Dicke des TiN-Films 16 ist von der Ausheilungszeit und dem Ti-Gehalt im Cu-Ti-Film 14 abhängig. Vorzugsweise hat der Ti-Film 16 eine Dicke von 50 bis 200 nm (500 Å bis 2000 Å). Das oben erwähnte Ausheilen wird vorzugsweise bei einem niedrigen Druck, wie 530 Pa (4 Torr), durchgeführt. Das Gas zum Ausheilen ist nicht auf N&sub2;-Umgebungen beschränkt, und N&sub2;-haltige Gase, wie Ar+N&sub2; oder NH&sub3; (Ammoniak)+N&sub2;, können verwendet werden.
  • Der Cu-Zwischenverbindungsfilm 18 ist mit einer Oxidationsbeständigkeit versehen, da die oberen und seitlichen Flächen hiervon vollständig mit dem TiN-Film 16 bedeckt sind. Außerdem wird, da der Cu-Film 18 auf dem Diffusionsbarrieren-Metallfilm 12 abgeschieden wird, die Diffusion von Cu-Atomen in den Isolierfilm 10 oder ein Siliziumsubstrat (nicht dargestellt) durch ein im Isolierfilm 10 gebildetes Kontaktloch (nicht dargestellt) wirksam verhindert. Folglich kann, sogar wenn ein Isolierfilm, der als Schicht-zu-Schicht-Isolierfilm wirkt, oder ein Passivierungsfilm durch CVD bei einer Temperatur von ungefähr 420ºC auf dem Cu-Film 18, der vom TiN-Film 16 bedeckt ist, abgeschieden wird, die Oxidation des Cu-Films 18 wirksam verhindert werden, so daß die Cu-Verbindungsschicht mit einem äußerst niedrigen Widerstand erhalten werden kann. Außerdem kann die Erzeugung der Elektromigration im Cu-Film 18 wirksam verhindert werden, da der Cu-Film 18 durch Ausheilen bei einer hohen Temperatur im Bereich von 600 bis 900ºC gebildet wird. Daher wächst die Korngröße stärker.
  • Mit Bezugnahme auf Fig.1A bis 1C erfolgt eine Beschreibung eines Verfahrens zur Herstellung einer weiteren Halbleiteranordnung, bei welchem ein Cu-Zwischenverbindungsfilm vollständig von einem Barrierenfilm aus Zirkoniumnitrid (ZrN) bedeckt ist, der verhindert, daß der Cu-Zwischenverbindungsfilm oxidiert wird.
  • Zuerst wird der Cu-Zr-Legierungsfilm 14 auf der Diffusionsbarrieren-Metallschicht 12 abgeschieden. Die Abscheidung der Cu-Zr-Legierung kann durch das GS-Magnetron-Zerstäubungsverfahren unter Verwendung eines Cu-Zr-Legierungstargets durchgeführt werden. Der Zr-Gehalt im Cu-Zr-Legierungsfilm 14, der die Dicke des ZrN-Barrierenfilms 16 bestimmt, liegt vorzugsweise im Bereich von 1 bis 40 Gew.-%. Die Dicke des Cu-Zr-Legierungsfilms 14 liegt im Bereich von 300 nm (3000 Å) bis 2 µm. Die Parameter für die Zerstäubung sind die gleichen wie jene beim Zerstäuben des beschriebenen Cu-Ti-Targets.
  • Der Cu-Zr-Legierungsfilm 14 kann auch durch Abscheiden einer Cu/Zr-Doppelschicht auf dem Diffusionsbarrieren-Metallfilm 12 in dieser Reihenfolge und anschließendes Durchführen des Niederdruck-Ausheilens in N&sub2;-Gas bei einer Temperatur von beispielsweise 650ºC gebildet werden.
  • Die Schritte nach der Abscheidung des Cu-Zr-Legierungsfilms 14 werden auf ähnliche Weise wie die Schritte im vorhergehend beschriebenen Verfahren zur Herstellung des Cu-Ti-Legierungsfilms durchgeführt. Das heißt, der Cu-Zr- Legierungsfilm 14 wird durch Ionenmilling gemustert. Dann wird der Diffusionsbarrieren-Metallfilm 12 durch RIE abgeätzt. Schließlich wird der gemusterte Cu-Zr-Legierungsfilm 14, der auf dem gemusterten Diffusionsbarrieren-Metallfilm 12 abgeschieden wurde, ausgeheilt, so daß der Cu-Film 18 vollständig vom Zr-Film 16 bedeckt erhalten wird, der für den Cu-Film 18 eine Oxidationsbeständigkeit vorsieht.
  • Der Grund für die Verwendung von Ti oder Zr, wie im vorstehenden erläutert, ist, daß die standardmäßige freie Erzeugungsenergie hiervon relativ niedrig ist, und daher Ti- oder Zr-Nitrid leicht erhalten werden kann. Anstelle von TiN oder ZrN, das elektrisch leitfähig ist, kann ein elektrisch isolierendes Nitrid-Material, wie BN, AlN oder Si&sub3;N&sub4;, verwendet werden, um die oberen und seitlichen Flächen des Cu-Zwischenverbindungsfilms 18 vollständig zu bedecken. Es erfolgt eine Beschreibung des Verfahrens zur Herstellung einer Halbleiteranordnung, bei welchem der Cu- Zwischenverbindungsfilm von einem derartigen Isolierfilm bedeckt ist, wobei Fig.1A bis 1C verwendet werden.
  • Als erster Schritt wird beispielsweise der Cu-Al-Legierungsfilm 14 auf der Oberseite des Diffusionsbarrieren Metallfilms 12 aus TiN, TiW, W, ZrN, TiC, Ta, TaN, TiW oder WC durch GS-Magnetron-Zerstäubung abgeschieden, bei welcher ein Cu-Al-Legierungstarget zerstäubt wird, das darin 1 bis 40 Gew-.% Al enthält. Die Zerstäubung wird in einer Umgebungsatmosphäre von Ar-Gas bei einem Druck von 0,67 Pa (5 mTorr) mit einer Leistung von beispielsweise 4 kW GS durchgeführt. Die Dicke des Cu-Al-Films 14 liegt vorzugsweise im Bereich von 500 nm (5000 Å) bis 2 µm. Als nächstes wird der Cu-Al-Legierungsfilm 14 durch Ionenmilling-Ätzen gemustert, wie in Fig.1B gezeigt. Die Ätzparameter sind die gleichen wie die vorstehend erwähnten. Danach wird der Diffusionsbarrieren-Metallfilm 12 vorzugsweise durch RIE gemustert. Dann wird der gemusterte Cu-Al-Legierungsfilm 14 in der N&sub2;-Gas enthaltenden Atmosphäre bei einem niedrigen Druck ausgeheilt. Detailliert wird das Ausheilen bei einem Druck von 530 Pa (4 Torr) und einer Temperatur von 600 bis 900ºC während 30 bis 90 Minuten durchgeführt. Während des Ausheilens werden Al-Atome nach außen diffundiert und reagieren dann mit N&sub2; in der Atmosphäre, so daß der AlN-Barrierenfilm 16, der die Oxidation von Cu verhindert, an den oberen und seitlichen Flächen eines nahezu reinen Cu-Zwischenverbindungsfilms 18 gebildet wird. Die Dicke des AlN- Barrierenfilms 16 liegt vorzugsweise im Bereich von 30 bis 150 nm (300 Å bis 1500 Å). Verfahren zur Bildung eines BN- oder Si&sub3;N&sub4;-Barrierenfilms, der vom AlN-Barrierenfilm verschieden ist, können auf ähnliche Weise wie die Verfahren für den AlN-Film durchgeführt werden.
  • Es erfolgt nun eine Beschreibung von Versuchsergebnissen für die Messung des Blattwiderstands des Zwischenverbindungsfilms. In dem Versuch wurden zwei Proben, die jeweils den TiN-Barrierenfilm 16 aufweisen, jeweils durch die folgenden zwei unterschiedlichen Verfahren gebildet.
    • Verfahren 1
  • Schritt 1: Der Cu-Film 14a (Fig.2A) mit einer Dicke von 200 nm (2000 Å) wurde auf dem TiN-Film 12 durch GS-Magnetron-Zerstäubung gebildet, und dann wurde der Ti-Film 14b mit einer Dicke von 150 nm (1500 Å) auf dem Cu-Film 14a durch GS-Magnetron-Zerstäubung abgeschieden.
  • Schritt 2: Als nächstes wurde die so gebildete Cu-Ti- Doppelschicht in Ar-Gas bei einem Druck von 530 Pa (4 Torr) und einer Temperatur von 550ºC während 30 Minuten ausgeheilt, um den Cu-Ti-Legierungsfilm 14 zu erhalten.
  • Schritt 3: Dann wurde die Cu-Ti-Legierung in N&sub2;-Gas bei einem Druck von 530 Pa (4 Torr) und einer Temperatur von 750ºC während 30 Minuten ausgeheilt.
    • Verfahren 2
  • Schritt 1: Der Cu-Film 14a (Fig.2A) mit einer Dicke von 200 nm (2000 Å) wurde auf dem TiN-Film 12 durch GS-Magnetron-Zerstäubung gebildet, und dann wurde der Ti-Film 14b mit einer Dicke von 100 nm (1000 Å) auf dem Cu-Film 14a durch GS-Magnetron-Zerstäubung abgeschieden.
  • Schritt 2: Als nächstes wurde die so gebildete Cu-Ti- Doppelschicht in N&sub2;-Gas bei einem Druck von 530 Pa (4 Torr) und einer Temperatur von 650ºC während 30 Minuten ausgeheilt, um den Cu-Ti-Legierungsfilm 14 zu erhalten.
  • Schritt 3: Dann wurde die Cu-Ti-Legierung in N&sub2;-Gas bei einem Druck von 530 Pa (4 Torr) und einer Temperatur von 750ºC während 30 Minuten ausgeheilt.
  • Fig.3A zeigt den Blattwiderstand (µX/ ) des Cu-haltigen Leiters, gemessen für jeden der Schritte im obigen Verfahren 1, und Fig.3B zeigt den Blattwiderstand (µX/ ), gemessen für jeden der Schritte im obigen Verfahren 2. Wie in Fig.3A und 3B gezeigt, ist der nach Schritt 2 in jedem der Verfahren 1 und 2 gemessene Blattwiderstand größer als jener im Zustand wie abgeschieden nach Schritt 1 in jedem der Verfahren 1 und 2. Dies ist darauf zurückzuführen, daß die Cu/Ti-Doppelschicht durch Ausheilen legiert wurde. Der Blattwiderstand nach Schritt 3 in jedem der Verfahren 1 und 2 nimmt jedoch ab und liegt nahe dem Blattwiderstand nach Schritt 1. Dies bedeutet, daß die Cu-Ti-Legierung auf Grund der Diffusion von Ti nach außen, das mit N&sub2; reagiert, zu nahezu reinem Cu verändert wurde. Dies wird durch die Röntgenstrahlbeugungsversuche unterstützt, die nachstehend beschrieben werden. In Fig.3A ist der Blattwiderstand nach Schritt 3 geringfügig größer als jener nach Schritt 1. Dies ist darauf zurückzuführen, daß die Ausheilungszeit von 30 Minuten in Schritt 3 nicht ausreichte, um die Ti-Atome zu den oberen und seitlichen Flächen des Cu-Ti-Legierungsfilms zu diffundieren.
  • Fig.4A bis 4C zeigen jeweils die Versuchsergebnisse der Röntgenstrahlbeugungsmessung. Fig.4A zeigt die Ergebnisse in bezug auf eine Cu/Ti-Doppelschicht wie abgeschieden, die durch Abscheidung eines Cu-Films mit einer Dicke von 200 nm (2000 Å) auf dem Si&sub3;N&sub4;-Isolierfilm und weiteres Abscheiden eines Ti-Films mit einer Dicke von 100 nm (1000 Å) auf dem Cu-Film gebildet wurde. Fig.4B zeigt die Ergebnisse in bezug auf die Cu-Ti-Legierung, die durch Ausheilen der Cu/Ti-Doppelschicht in einer Umgebungsatmosphäre von Ar-Gas bei einem Druck von 530 Pa (4 Torr) und einer Temperatur von 550ºC während 30 Minuten erhalten wurde.
  • Fig.4C zeigt die Ergebnisse in bezug auf den Cu-Film, der von dem TiN-Film bedeckt ist, welcher durch Ausheilen der Cu-Ti-Legierung in N&sub2;-Gas bei einem Druck von 530 Pa (4 Torr) und einer Temperatur von 750ºC während 30 Minuten erhalten wurde. In Fig.4A kann ein sehr starkes Cu-Spektrum, insbesondere das (111)-Spektrum, beobachtet werden, während Spektren von Cu&sub3;Ti, Cu&sub4;Ti und Cu&sub2;Ti in Fig.4B ersichtlich sind. Dies bedeutet, daß Cu-Atome mit Ti-Atomen legiert wurden. Ferner können sehr starke Cu- und Ti-Spektren in Fig.4C beobachtet werden. Dies bedeutet, daß der Cu-haltige Film nach dem Ausheilen in N&sub2;-Gas zu einem nahezu reinen Zustand verändert wurde.
  • Es erfolgt nun eine Beschreibung eines Beispiels einer Halbleiteranordnung mit einer Zwei-Höhen-Metallisierung, die gemäß dem Verfahren der vorliegenden Erfindung erhalten wurde.
  • Mit Bezugnahme auf Fig.5A bis 5C wird ein Isolierfilm 22, wie SiO&sub2;, auf einem p-Typ eines Si-Substrats 20 abgeschieden. Der Isolierfilm 22 wird teilweise abgeätzt, um ein Kontaktloch 24 zu bilden. Auf dem Isolierfilm 22 und über dem Kontaktloch 24 werden ein Ti-Film 26 mit einer Dicke von 50 nm (500 Å), ein TiN-Diffusionsbarrieren-Metallfilm 28 mit einer Dicke ovn 100 nm (1000 Å) und ein nahezu reiner Cu-Zwischenverbindungsfilm 32 in dieser Reihenfolge abgeschieden. Der Ti-Film 26 ist vorgesehen, um einen besseren Ohmschen Kontakt mit einer n&spplus;-diffundierten Schicht 20a herzustellen, die im Si-Substrat 20 gebildet ist. Die Abscheidung des Ti-Films 26 kann durch GS-Magnetron-Zerstäuben in einer Umgebungsatmosphäre von Ar-Gas bei einem Druck von 0,67 Pa (5 mTorr) mit einer Leistung von beispielsweise 2 kW erfolgen. Die Abscheidung des TiN-Films 28, eines TiN-Barrierenfilms 30 und des nahezu reinen Cu- Films 32 wird gemäß dem vorstehend diskutierten Verfahren der vorliegenden Erfindung durchgeführt.
  • Auf dem Isolierfilm 22 und dem nahezu reinen Cu-Film 32, der vom TiN-Film 30 bedeckt ist, wird ein Schicht-zu- Schicht-Isolierfilm 34, wie PSG, durch CVD abgeschieden. Obwohl die Temperatur im CVD-Verfahren ungefähr 420ºC beträgt, wird der nahezu reine Cu-Film 32 auf Grund des Vorliegens des TiN-Films 30, der den nahezu reinen Cu-Film 32 vollständig bedeckt, nicht oxidiert. Auf dem Schicht-zu- Schicht-Isolierfilm 34 werden ein TiN-Barrieren-Metallfilm 36 und ein nahezu reiner Cu-Zwischenverbindungsfilm 40 abgeschieden, der von einem TiN-Barrierenfilm 38 vollständig bedeckt ist. Diese Abscheidung wird gemäß dem vorstehend beschriebenen Verfahren der vorliegenden Erfindung durchgeführt. Der Ohmsche Kontakt zwischen dem nahezu reinen Cu- Film 32 in der ersten Höhe und dem nahezu reinen Cu-Film 40 in der zweiten Höhe wird durch ein im Isolierfilm 34 gebildetes Kontaktloch gebildet. Es ist zu beachten, daß ein Metallfilm, wie der Ti-Film 26, nicht erforderlich ist, da der Boden des Kontaktlochs 42 mit dem TiN-Film 36 gebildet ist.
  • Es wird ein Passivierungsfilm 44 auf dem Isolierfilm 34 und dem TiN-Film 38 beispielsweise durch CVD abgeschieden. Ein Al-Anschlußflecken 46 zum Verpacken wird auf der Oberseite des Cu-Films 40 abgeschieden, der vom TiN-Film 38 bedeckt ist. Obwohl Al wahrscheinlich mit Cu reagieren wird, kann die veranschaulichte Struktur die Reaktion verhindern, da der Cu-Film 40 vom TiN-Film 38 vollständig bedeckt ist.
  • In der oben erläuterten Struktur kann ein Al-Film anstelle des TiN-Films 26 sowie W, WN, ZrN, TiC, WC, Ta, TaN oder TiW anstelle des TiN-Films 28 oder 36 verwendet werden. Der Isolierfilm 22, 34 oder 44 kann durch Si&sub3;N&sub4; anstelle von SiO&sub2; oder PSG gebildet sein. Außerdem kann der Barrierenfilm 30 oder 38 durch ZrN, AlN, BN oder Si&sub3;N&sub4; gebildet sein. Bei der Verwendung von AlN, BN oder Si&sub3;N&sub4;, um den Cu-Film 32 oder 40 zu bedecken, ist es erforderlich, den Isolierfilm abzuätzen, um das Durchgangsloch zu bilden.
  • Die vorliegende Erfindung ist nicht auf die Ausführungsformen beschränkt, sondern es können verschiedene Variationen und Modifikationen durchgeführt werden, ohne vom Umfang der vorliegenden Erfindung abzugehen.

Claims (15)

1. Verfahren zur Herstellung einer Halbleiteranordnung, mit den Schritten: Abscheiden eines Diffusionsbarrieren-Me tallfilms (12) auf einem Isolierfilm (10, 22) auf einem Substrat (20), wobei ein Kupfer (Cu) enthaltender Legierungsfilm (14) auf dem genannten Diffusionsbarrieren-Metallfilm gebildet wird, welcher Legierungsfilm eine Legierung aus Kupfer und einem Material, ausgewählt aus der Gruppe bestehend aus Titan, Zirkonium, Aluminium, Bor und Silizium, enthält; Mustern des genannten Legierungsfilms und Ausheilen des genannten gemusterten Legierungsfilms in einer Stickstoff (N&sub2;)-Gas enthaltenden Umgebungsatmosphäre derart, daß Atome des genannten Materials zu oberen und seitlichen Flächen des gemusterten Legierungsfilms (14) diffundieren und die genannten Atome des genannten Materials mit in der genannten Umgebungsatmosphäre enthaltenem stickstoff (N&sub2;) kombinieren, wodurch ein Nitridfilm (16) der genannten Atome des genannten Materials und ein Zwischenverbindungsfilm (18) aus nahezu reinem Kupfer gebildet werden, dessen obere und seitliche Flächen vollständig von dem genannten Nitridfilm (16) bedeckt sind.
2. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, bei welchem der genannte Schritt des Ausheilens bei vermindertem Druck durchgeführt wird.
3. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1 oder 2, bei welchem der genannte Schritt des Ausheilens bei einer Temperatur von 600 bis 900ºC durchgeführt wird.
4. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 3, bei welchem der genannte Schritt des Ausheilens zehn Minuten bis einige Stunden lang durchgeführt wird.
5. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 4, bei welchem die Dicke des genannten Nitridfilms im Bereich von 50 bis 100 nm (500 bis 1000 Å) liegt.
6. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 5, bei welchem die genannte Umgebungsatmosphäre ein N-Atome enthaltendes Gas ist.
7. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 5, bei welchem die genannte Umgebungsatmosphäre ein N-Atome enthaltendes Gas und ein Gas, ausgewählt aus der Gruppe enthaltend Argon (Ar) und Ammoniak (NH&sub3;), ist.
8. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 7, bei welchem der genannte Schritt des Abscheidens des genannten Legierungsfilms durch Gleichstrom-Magnetron-Zerstäubung durchgeführt wird, bei der eine ein Cu-Target enthaltende Legierung zerstäubt wird.
9. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 7, bei welchem der genannte Schritt des Abscheidens der genannten Legierung durch Abscheiden eines zweischichtigen Films, bestehend aus einem Cu-Film (14a) und einem metallischen Material (14b), das mit dem genannten Cu-Film auf dem genannten Substrat in dieser Reihenfolge legiert wird, und durch Ausheilen des genannten zweischichtigen Films durchgeführt wird.
10. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 9, bei welchem die Dicke des genannten Legierungsfilms im Bereich von 300 nm (3000 Å) bis 2 µm liegt.
11. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 10, bei welchem ein anderes metallisches Material als Cu als 1 bis 20 Gewichtsprozent in dem genannten Legierungsfilm enthalten ist.
12. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 11, bei welchem der genannte Schritt des Musterns durch ein Ionenmilling-Verfahren durchgeführt wird.
13. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 12, bei welchem das genannte Verfahren ferner einen Schritt des Abscheidens eines Isolierfilms auf dem genannten Cu-Zwischenverbindungsfilm, der durch das genannte Nitrid bedeckt ist, umfaßt.
14. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 13, bei welchem die genannte Abscheidung des genannten Isolierfilms durch chemische Dampfabscheidung (CVD) durchgeführt wird.
15. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei welchem der genannte Diffusionsbarrieren-Metallfilm (12) ein Material, ausgewählt aus der Gruppe bestehend aus Titannitrid, Wolfram, Wolframnitrid, Zirkoniumnitrid, Titancarbid, Wolframcarbid, Tantal, Tantalnitrid und Titanwolfram, enthält.
DE8787308090T 1986-09-17 1987-09-14 Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung. Expired - Fee Related DE3784605T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61218320A JPS6373645A (ja) 1986-09-17 1986-09-17 半導体装置
JP62217384A JPS6459938A (en) 1987-08-31 1987-08-31 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE3784605D1 DE3784605D1 (de) 1993-04-15
DE3784605T2 true DE3784605T2 (de) 1993-06-17

Family

ID=26521990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787308090T Expired - Fee Related DE3784605T2 (de) 1986-09-17 1987-09-14 Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.

Country Status (3)

Country Link
EP (1) EP0260906B1 (de)
KR (1) KR900007147B1 (de)
DE (1) DE3784605T2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2511289B2 (ja) * 1988-03-30 1996-06-26 株式会社日立製作所 半導体装置
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JPH03254137A (ja) * 1990-03-05 1991-11-13 Toshiba Corp 半導体集積回路装置
KR920017186A (ko) * 1991-02-28 1992-09-26 원본미기재 집적 회로의 도전성 구조
JP3191407B2 (ja) * 1991-08-29 2001-07-23 ソニー株式会社 配線形成方法
TW215132B (en) * 1992-09-21 1993-10-21 Advanced Micro Devices Inc Method and apparatus for the elimination of metal voids and metal lines of a semiconductor device
US6380627B1 (en) * 1998-06-26 2002-04-30 The Regents Of The University Of California Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication
EP1063693B1 (de) * 1998-12-14 2016-06-29 LG Display Co., Ltd. Verfahren zur Herstellung einer Leiterbahn auf einem für eine Flüssigkristallanzeige geeigneten Dünnschichttransistorensubstrat
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
EP1471164B1 (de) * 2002-01-30 2013-01-23 JX Nippon Mining & Metals Corporation Sputtertarget aus kupferlegierung und herstellungsverfahren dafür
KR20040034939A (ko) * 2002-10-17 2004-04-29 학교법인 국민학원 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP4794802B2 (ja) 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR100953340B1 (ko) * 2007-12-27 2010-04-20 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116089A (en) * 1977-03-22 1978-10-11 Hitachi Ltd Wiring constituent body
US4429011A (en) * 1982-03-29 1984-01-31 General Electric Company Composite conductive structures and method of making same
US4489482A (en) * 1983-06-06 1984-12-25 Fairchild Camera & Instrument Corp. Impregnation of aluminum interconnects with copper

Also Published As

Publication number Publication date
EP0260906A2 (de) 1988-03-23
DE3784605D1 (de) 1993-04-15
EP0260906B1 (de) 1993-03-10
KR890004398A (ko) 1989-04-21
KR900007147B1 (ko) 1990-09-29
EP0260906A3 (en) 1989-01-04

Similar Documents

Publication Publication Date Title
DE3784605T2 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
DE3782904T2 (de) Verfahren zur ausbildung einer kupfer enthaltenden metallisierungsschicht auf der oberflaeche eines halbleiterbauelementes.
DE69112293T2 (de) Verfahren zum selektiven Packen einer elektroleitenden Struktur in einer Halbleiteranordnung.
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE3784757T2 (de) Metallisierte Halbleiteranordnung mit einer Zwischenschicht.
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE69030229T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE68928448T2 (de) Halbleitervorrichtung und Herstellungsverfahren
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
EP0132720B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE69102851T2 (de) Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses.
EP0199078B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
DE4400200A1 (de) Halbleitervorrichtung
DE19963864A1 (de) Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer
DE4200809A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE2001515A1 (de) Verbesserte Metallisierung auf einem Monolithen
DE19642740A1 (de) Halbleiterbauelement mit einer Aluminium-Zwischenschaltung und Verfahren zu dessen Herstellung
DE19515564B4 (de) Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
EP0002703A1 (de) Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen
DE69017520T2 (de) Metallisierungsprozess.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee