KR100953340B1 - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100953340B1 KR100953340B1 KR1020070138353A KR20070138353A KR100953340B1 KR 100953340 B1 KR100953340 B1 KR 100953340B1 KR 1020070138353 A KR1020070138353 A KR 1020070138353A KR 20070138353 A KR20070138353 A KR 20070138353A KR 100953340 B1 KR100953340 B1 KR 100953340B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- aluminum
- metal wiring
- film
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitrogen nitride Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 본 발명에 따른 반도체 소자의 금속배선 형성방법은 기판 상에 알루미늄 금속배선을 형성하는 단계와, 상기 알루미늄 금속배선 표면에 N2를 이용한 열처리공정을 수행하여 알루미늄 질화막을 형성하는 단계와, 상기 알루미늄 질화막상에 실리콘 질화막을 형성하는 단계와, 상기 실리콘 질화막 상에 실리콘 산화막으로 형성된 층간 절연막을 형성하는 단계를 포함한다.
알루미늄
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 금속 배선은 알루미늄(Al)과 같은 재질로 형성된다. 상기 금속 배선은 순수 알루미늄 재질로 형성되거나, 상기 금속 배선의 전기적 이동(Electromigration: EM) 및 스파이킹(Spiking)을 억제하기 위해 상기 순수 알루미늄에 구리(Cu) 또는 실리콘(Si)을 첨가시킨 알루미늄 합금 재질로 형성될 수 있다. 더불어, 종래의 반도체 소자는 반도체 기판 상에 금속 배선이 형성되고, 상기 금속 배선을 포함한 반도체 기판의 전면에 층간 절연막이 적층된다.
이때, 상기 층간 절연막의 적층 전 또는 적층 후에 열처리 공정을 수행하게 되는 데, 상기와 같이 금속배선이 형성된 반도체 기판에 열처리공정을 수행하게 되면, 금속배선의 열팽창 정도와 층간 절연막의 열팽창 정도의 차이로 인해, 층간 절연막이 깨지는 현상이 발생하게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명은 금속배선과 접하는 층간 절연막에 수행되는 열처리 공정시 층간 절연막의 손상을 방지하는 반도체 소자의 금속배선 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은 기판 상에 알루미늄 금속배선을 형성하는 단계와, 상기 알루미늄 금속배선 표면에 열처리공정을 수행하여 알루미늄 질화막을 형성하는 단계와, 상기 알루미늄 질화막상에 실리콘 질화막을 형성하는 단계와, 상기 실리콘 질화막 상에 실리콘 산화막으로 형성된 층간 절연막을 형성하는 단계를 포함한다.
상기 알루미늄 금속배선을 형성하는 단계는 상기 기판 상에 알루미늄막을 형성한 후 RIE(reaction ion etching)공정으로 패터닝하여 형성하되, 표면이 알루미늄 산화막계열의 화합물로 형성된다.
상기 알루미늄 질화막을 형성하는 단계는 상기 알루미늄 금속배선의 표면에 형성된 알루미늄 산화막 계열 화합물의 산소성분에 N2를 이용한 열처리공정을 수행하여 질소성분으로 치환되면서 형성된다.
삭제
본 발명에 따른 반도체 소자의 금속배선 형성방법은 금속배선과 접하는 층간 절연막에 수행되는 열처리 공정시 층간 절연막의 손상을 방지하는 효과가 있다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1 내지 도 4는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 도시한 공정순서도이다.
도 1에 도시된 바와 같이, 반도체 기판(10) 상에 스퍼터링 공정을 이용하여 알루미늄(Al)막을 증착한 후 사진식각공정을 통해 패터닝하여 금속배선인 알루미늄막(12)을 형성한다.
상기 금속배선인 알루미늄막(12)의 패터닝을 위한 식각 공정시 RIE(reaction ion etching)이 사용되는 데, 상기 RIE공정이 완료되면 알루미늄막(12)의 표면은 알루미늄 산화막(Al2O3)계열의 화합물이 형성된다.
이어, 도 2에 도시된 바와 같이, 금속배선(12)이 형성된 기판(10)전면에 퍼니스(furnace)에서 N2를 이용한 열처리공정을 실시하여 금속배선(12) 표면에 알루미늄 질화막(AlN:14)을 형성한다.
상기 알루미늄 질화막(14)은 상기 N2를 이용한 열처리 공정시 알루미늄막(12)의 표면에 형성된 알루미늄 산화막(Al2O3)계열 화합물의 산소성분(O3)에 질소성분(N2)이 치환되면서 형성된 막으로써, 이는 알루미늄막(12)의 부식을 방지하고 EM안정성을 향상시키게 된다.
계속, 도 3에 도시된 바와 같이, 기판(10)에 형성된 알루미늄 질화막(14) 상에 실리콘 질화막(Si2O3: 16)을 형성한다. 상기 실리콘 질화막(16)은 이후 형성될 층간 절연막인 실리콘 산화막(SiO2)막보다 상대적으로 견고한 막질이면서 동시에 N2로 표면 처리된 알루미늄 질화막(14)과의 접착력이 높고, 이후 형성될 층간 절연막인 실리콘 산화막과의 유사한 구조를 갖고 있기 때문에 이후 형성될 층간 절연막인 실리콘 산화막 형성공정시 안정적인 증착공정을 수행할 수 있게 된다.
이어 도 4에 도시된 바와 같이, 실리콘 질화막(16)이 형성된 기판(10) 전면에 층간 절연막인 실리콘 산화막(SiO2: 18)을 형성함으로써, 본 공정을 완료한다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 4는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 도시한 공정순서도이다.
Claims (4)
- 기판 상에 알루미늄 금속배선을 형성하는 단계와,상기 알루미늄 금속배선 표면에 열처리공정을 수행하여 알루미늄 질화막을 형성하는 단계와,상기 알루미늄 질화막상에 실리콘 질화막을 형성하는 단계와,상기 실리콘 질화막 상에 실리콘 산화막으로 형성된 층간 절연막을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법.
- 제1 항에 있어서, 상기 알루미늄 금속배선을 형성하는 단계는상기 기판 상에 알루미늄막을 형성한 후 RIE(reaction ion etching)공정으로 패터닝하여 형성하되, 표면이 알루미늄 산화막계열의 화합물로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제1 항 또는 제2 항에 있어서, 상기 알루미늄 질화막을 형성하는 단계는상기 알루미늄 금속배선의 표면에 형성된 알루미늄 산화막 계열 화합물의 산소성분에 N2를 이용한 열처리공정을 수행하여 질소성분으로 치환되면서 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138353A KR100953340B1 (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138353A KR100953340B1 (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090070365A KR20090070365A (ko) | 2009-07-01 |
| KR100953340B1 true KR100953340B1 (ko) | 2010-04-20 |
Family
ID=41321919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070138353A KR100953340B1 (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100953340B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459938A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0382034A (ja) * | 1989-08-24 | 1991-04-08 | Miyagi Oki Denki Kk | 半導体素子の製造方法 |
| EP0260906B1 (en) * | 1986-09-17 | 1993-03-10 | Fujitsu Limited | Method of producing semiconductor device and semiconductor device |
| KR20060074976A (ko) * | 2004-12-28 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
-
2007
- 2007-12-27 KR KR1020070138353A patent/KR100953340B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0260906B1 (en) * | 1986-09-17 | 1993-03-10 | Fujitsu Limited | Method of producing semiconductor device and semiconductor device |
| JPS6459938A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0382034A (ja) * | 1989-08-24 | 1991-04-08 | Miyagi Oki Denki Kk | 半導体素子の製造方法 |
| KR20060074976A (ko) * | 2004-12-28 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090070365A (ko) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008244032A (ja) | 半導体装置及びその製造方法 | |
| KR19990083622A (ko) | 배선구조의형성방법 | |
| KR100953340B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP5051409B2 (ja) | 半導体素子の製造方法 | |
| KR100564801B1 (ko) | 반도체 제조 방법 | |
| CN103579089A (zh) | 半导体结构及其形成方法 | |
| KR20100011799A (ko) | 반도체 소자의 제조방법 | |
| JP5804664B2 (ja) | 半導体装置 | |
| KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100649029B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0621218A (ja) | 半導体装置とその製造方法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| US20090166874A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
| KR100455443B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR101005740B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR20100002365A (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100454577B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| KR950012919B1 (ko) | 반도체장치의 도전선 및 층간절연막 형성방법 | |
| KR20080081578A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100924867B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100702803B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101017043B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2001291715A (ja) | 半導体装置とその製造方法 | |
| JP2004288763A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2004146519A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |