JP2004146519A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004146519A
JP2004146519A JP2002308546A JP2002308546A JP2004146519A JP 2004146519 A JP2004146519 A JP 2004146519A JP 2002308546 A JP2002308546 A JP 2002308546A JP 2002308546 A JP2002308546 A JP 2002308546A JP 2004146519 A JP2004146519 A JP 2004146519A
Authority
JP
Japan
Prior art keywords
film
copper
semiconductor device
heat treatment
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002308546A
Other languages
English (en)
Other versions
JP4152164B2 (ja
Inventor
Noriyasu Suzuki
鈴木 徳保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP2002308546A priority Critical patent/JP4152164B2/ja
Publication of JP2004146519A publication Critical patent/JP2004146519A/ja
Application granted granted Critical
Publication of JP4152164B2 publication Critical patent/JP4152164B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】Taをバリア膜とする場合に、アニール時におけるTaの酸化を防止することで、Cu配線の信頼を向上させる半導体装置の製造方法を提供する。
【解決手段】半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、バリア膜と銅膜を成膜する第1の成膜工程と、銅膜上に酸素拡散防止膜を形成する第2の成膜工程と、銅膜の熱処理を行う銅膜熱処理工程を有する。また、半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、銅を主成分とする合金膜を成膜する第1の成膜工程と、合金膜上に酸素拡散防止膜を形成する第2の成膜工程と、合金膜の熱処理を行う銅膜熱処理工程を備える半導体装置の製造方法。
【選択図】   図2

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、埋め込み方式の銅を含む金属からなる配線を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置の配線層の信頼性を向上するために、半導体装置の配線層として、銅(Cu)配線が用いられていることが、知られている。その半導体装置の配線層のCu配線の形成には、ドライエッチング法によるパターン化が困難なことから、層間絶縁膜に溝を形成し、この溝に銅を埋め込む方法(ダマシン方法)がとられる。
【0003】
層間絶縁膜としては、主に、シリコン酸化膜(SiO膜)が用いられるが、Cuはシリコン酸化膜(SiO膜)膜に拡散して配線抵抗の増大や配線リークを生じるため、溝にCuの拡散を防止するバリア性のある薄膜を形成する方法がとられている。
【0004】
Cuの拡散防止膜としては、様々な膜が検討されており、バリア性、密着性の観点からは、タンタル(Ta)系の膜が有望視されている。
【0005】
このような従来の銅配線の形成技術は、例えば、特許文献1に、Cu埋め込み配線を形成する際に層間絶縁膜であるシリコン酸化膜(SiO膜)とCuとの間に六方晶相のTaN層あるいは六方晶相のTaN層とα相のTaの多層膜をバリア膜として使用することで500℃のアニール中にCuが拡散する問題を防止できることが開示されている。
【0006】
以下に、図3および図4を参照して、従来の銅配線の形成工程を説明する。
【0007】
図3を参照すると、まず、トランジスタ(不図示)とコンタクト(不図示)を形成した半導体基板201上にシリコン酸化膜(SiO膜)202を形成し、SiN膜、SiON膜などのエッチングストッパ膜203を50nm程度形成した後、Cuを埋め込む溝を形成するためのシリコン酸化膜(SiO膜)からなる層間絶縁膜204を400nm程度成膜する(図3(a))。
【0008】
その上に、フォトレジスト205を塗布形成し、露光現像しパターニングした後(図3(b))、これをマスクとして層間絶縁膜204をエッチングして、図3(c)に示す配線溝206を形成する。
【0009】
次に、配線溝206の形成されたシリコン基板に、スパッタ法でTaあるいはTaNなどのTa系のバリア膜207を30nm程度、続いて、Cuスパッタ膜208を100nm程度スパッタし(図3(d))、電界メッキ法で、Cuメッキ膜209を800nm程度成膜する(図4(a))。
【0010】
電界メッキ法で成膜したCuメッキ膜209は比抵抗が2.4μΩ・cm(20℃)とバルクのCu(1.72μΩ・cm(20℃))と比較してやや高く、また粒径が小さいことからエレクトロマイグレーション(EM)耐性が低い。
【0011】
従来より、250℃〜400℃程度の温度でアニール処理することで比抵抗を1.9μΩ・cm(20℃)程度にまで低減することが可能であり、同時に粒成長が起こってEM耐性が向上することが知られている。
【0012】
その後、化学機械研磨(CMP)法にて層間絶縁膜204の表面が露出するまで平坦化することで、図4(b)に示す様に、Cuを溝に埋め込むことができる。次に、シリコン基板201を洗浄乾燥し、その後、SiN膜210等のCuの酸化保護膜をプラズマCVD法で全面に成膜することで、図4(c)に示すCu埋め込み配線を有する構造が実現される。
【0013】
【特許文献1】
特開平9−17790号公報(段落番号0023乃至段落番号0026、図1)
【非特許文献1】
Thin Solid Films, Oxidation of Ta diffusion barrier layer for Cu metallizationin thermal annealing,Fusen Chen et,388 (2001),PP27−33
【0014】
【発明が解決しようとする課題】
しかしながら、非特許文献1による、Fusen Chenらの報告によると、Ta上にCuを成膜してアニールを行うとCu/Ta界面にTaの酸化層が形成され、特に、600℃で圧力3×10−3torrのAr雰囲気中でアニールした場合にはCuのグレイン沿って、Taの酸化層が観察されると報告している。そして、Taの酸化を引き起こす酸素は、外気からCuのグレインを通って供給されると考察している。
【0015】
これより、Cu拡散防止のバリア膜としてTaを用いた場合には、アニールを行うことによって、Cu/Ta界面のTaが酸化されてしまう。バリア膜のTaが酸化された状態でCuの研磨を行うと、Cuのグレインに沿ってCu膜が剥がれ、配線欠陥になり易いことが経験的に判明している。
【0016】
Cuのグレインに沿ってCu膜が剥がれるのはCu/Ta界面のTaが酸化されることで、Cuとの密着性が悪化するためと考えられ、Cu配線に欠陥が生じると著しい信頼性の低下を招く問題がある。
【0017】
したがって、本発明はCu配線を用いた半導体装置において、Taをバリア膜とする場合に、アニール時におけるTaの酸化を防止することで、Cu配線の信頼を向上させる製造方法を提供する。すなわち、本発明の目的は、CuのアニールにおいてCuの拡散防止膜であるTa膜の酸化を防止または抑制する事で、アニール後のCu研磨におけるCuの剥がれを防止し、信頼性の高いCu配線の形成をすることにある。
【0018】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、バリア膜と銅膜を成膜する第1の成膜工程と、前記銅膜上に酸素拡散防止膜を形成する第2の成膜工程と、前記銅膜の熱処理を行う銅膜熱処理工程を有する構成である。
【0019】
また、本発明の半導体装置の製造方法は、半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、銅を主成分とする合金膜を成膜する第1の成膜工程と、前記合金膜上に酸素拡散防止膜を形成する第2の成膜工程と、前記合金膜の熱処理を行う銅膜熱処理工程を備える。
【0020】
またさらに、本発明の半導体装置の製造方法で用いられる前記酸素拡散防止膜は、前記銅膜熱処理工程の前に成膜され、本発明の半導体装置の製造方法で用いられる前記酸素拡散防止膜は、シリコン窒化膜である。
【0021】
またさらに、本発明の半導体装置の製造方法で用いられる前記酸素拡散防止膜は、SiON膜である。また、本発明の半導体装置の製造方法で用いられる前記酸素拡散防止膜は、Cuメッキ膜を希弗酸などで処理することで形成される水酸化第二銅、酸化第一銅、及び炭酸銅からなるCu酸化膜である。
【0022】
また、本発明の半導体装置の製造方法で用いられる前記バリア膜は、Ta層膜からなる前記銅の拡散防止膜、または、Taと他の合金の積層膜からなる前記銅の拡散防止膜である。
【0023】
【発明の実施の形態】
以下、図面を参照して、本発明の半導体装置の製造方法の実施の形態について説明する。
【0024】
図1は、本発明の第1の実施の形態に係る半導体装置の製造方法を工程順に示す半導体装置の断面構造図である。なお、ここでは第1層配線にCu配線を適用した場合を示している。
【0025】
図1(a)を参照すると、本発明の第1の実施の形態に係る半導体装置の製造方法は、トランジスタ部(不図示)とコンタクト(不図示)を形成したシリコン基板101上にシリコン酸化膜(SiO膜)絶縁膜102を成膜し、続いて、SiN膜、SiON膜などのエッチングストッパ膜103を50nm程度形成した後、Cuを埋め込む溝を形成するためのシリコン酸化膜(SiO膜)からなる層間絶縁膜104を400nm程度成膜する。
【0026】
次に、その上にフォトレジスト105を塗布形成し、露光現像し、パターニングした後(図1(b))、これをマスクとして層間絶縁膜104をエッチングして図1(c)に示す配線溝106を形成する。
【0027】
次に、配線溝106の形成されたシリコン基板に、スパッタ法でTaのバリア膜107を形成する。前記バリア膜はTaに限らず、Taと他の合金との積層構造でもでも良い。バリア膜の膜厚は50〜60nmが好ましく、これより薄い場合はバリア性が不十分となる。
【0028】
続いて、Cuスパッタ膜108を100nm程度スパッタし(図1(d))、電界メッキ法でCuメッキ膜109を800nm程度成膜する(図2(a))。次に、アニール時に、外方から供給される酸素により、バリア膜であるTaが酸化されるのを防止するための酸素拡散防止膜110であるSiN膜を膜厚20nm程度、プラズマCVD法により、Cuメッキ膜109上に形成する(図2(b))。
【0029】
なお、この酸素拡散防止膜110はSiN膜に限定されるものではなく、SiON膜、またはCuメッキ膜を希弗酸などで処理することで形成される水酸化第二銅、酸化第一銅、及び炭酸銅からなるCu酸化膜でも良い。
【0030】
続いて、250℃〜400℃程度の温度でアニール処理を行う。アニール前に酸素拡散防止膜を形成することで、アニール時の雰囲気中に存在する酸素がCuのグレインに沿って、Cu中を拡散し、Cu/Ta界面のTaを酸化することを防止または抑制できる。
【0031】
その後、化学機械研磨(CMP)法にて層間絶縁膜104の表面が露出するまで平坦化することで、図2(c)に示す様に、Cuを溝に埋め込む。
【0032】
次に、シリコン基板101を洗浄乾燥し、その後、SiN膜111等のCuの酸化保護膜をプラズマCVD法で全面に成膜することで、図2(d)に示すCu埋め込み配線を有する構造が実現される。
【0033】
【発明の効果】
以上の説明のように、本発明は、酸素拡散防止膜を形成することによりアニール時の雰囲気中に存在する酸素がCuのグレインに沿ってCu中を拡散し、Cu/Ta界面のTaを酸化することを防止または抑制する効果がある。
【0034】
Taの酸化を抑制することで、CuとTaの密着性が保たれるため、CMP法にてCu膜の研磨を行う際に密着性が低い時に発生する、Cu膜の剥がれによるCu配線の欠陥発生を防止でき、Cu配線の信頼性の向上を計ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体装置の製造工程断面図である。
【図2】図1に続く、本発明の実施の形態の半導体装置の製造工程断面図である。
【図3】従来の半導体装置の製造工程断面図である。
【図4】図3に続く、従来の半導体装置の製造工程断面図である。
【符号の説明】
101,201  半導体基板
102,202  シリコン酸化膜(SiO膜)
103,203  エッチングストッパ膜
104,204  シリコン酸化膜(SiO膜)層間絶縁膜
105,205  フォトレジスト
106,206  配線溝
107,207  バリア膜
108,208  Cuスパッタ膜
109,209  Cuメッキ膜
110  酸素拡散防止膜
111,210  SiN膜

Claims (8)

  1. 半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、バリア膜と銅膜を成膜する第1の成膜工程と、
    前記銅膜上に酸素拡散防止膜を形成する第2の成膜工程と、
    前記銅膜の熱処理を行う銅膜熱処理工程を有することを特徴とする半導体装置の製造方法。
  2. 半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、銅を主成分とする合金膜を成膜する第1の成膜工程と、
    前記合金膜上に酸素拡散防止膜を形成する第2の成膜工程と、
    前記合金膜の熱処理を行う銅膜熱処理工程を有することを特徴とする半導体装置の製造方法。
  3. 前記酸素拡散防止膜は、前記銅膜熱処理工程の前に成膜される請求項1または2記載の半導体装置の製造方法。
  4. 前記酸素拡散防止膜は、シリコン窒化膜である請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記酸素拡散防止膜は、SiON膜である請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  6. 前記酸素拡散防止膜は、Cuメッキ膜を希弗酸などで処理することで形成される水酸化第二銅、酸化第一銅、及び炭酸銅からなるCu酸化膜である請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  7. 前記バリア膜は、タンタル層膜からなる前記銅の拡散防止膜である請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
  8. 前記バリア膜は、タンタル層膜と他の合金膜の積層膜からなる前記銅の拡散防止膜である請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
JP2002308546A 2002-10-23 2002-10-23 半導体装置の製造方法 Expired - Fee Related JP4152164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002308546A JP4152164B2 (ja) 2002-10-23 2002-10-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002308546A JP4152164B2 (ja) 2002-10-23 2002-10-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004146519A true JP2004146519A (ja) 2004-05-20
JP4152164B2 JP4152164B2 (ja) 2008-09-17

Family

ID=32454658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002308546A Expired - Fee Related JP4152164B2 (ja) 2002-10-23 2002-10-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4152164B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380838B2 (ja) * 2005-06-22 2014-01-08 日本電気株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380838B2 (ja) * 2005-06-22 2014-01-08 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4152164B2 (ja) 2008-09-17

Similar Documents

Publication Publication Date Title
US8035230B2 (en) Semiconductor device and method for manufacturing same
JP3137087B2 (ja) 半導体装置の製造方法
US7157370B2 (en) Semiconductor device and method for manufacturing the same
JP2008047719A (ja) 半導体装置の製造方法
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
KR100319588B1 (ko) 배선구조의 형성방법
US6689683B2 (en) Method of manufacturing a semiconductor device
JP2006324584A (ja) 半導体装置およびその製造方法
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
JP2007141927A (ja) 半導体装置および半導体装置の製造方法
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JPH02125447A (ja) 半導体装置およびその製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP4152164B2 (ja) 半導体装置の製造方法
JP2000174019A (ja) 半導体装置及びその製造方法
JPH10256372A (ja) 半導体装置の製造方法
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JP2010040772A (ja) 半導体装置の製造方法
JP3939270B2 (ja) 配線構造の形成方法
JP3592209B2 (ja) 半導体装置の製造方法
KR100774642B1 (ko) 반도체 소자의 구리배선 형성방법
JP2007194566A (ja) 半導体装置およびその製造方法
KR100854898B1 (ko) 반도체 소자의 다층 배선 형성 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050913

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A02 Decision of refusal

Effective date: 20080311

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20080512

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20080519

Free format text: JAPANESE INTERMEDIATE CODE: A911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20080701

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110711

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20120711

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20130711

LAPS Cancellation because of no payment of annual fees