JP5051409B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5051409B2
JP5051409B2 JP2005152125A JP2005152125A JP5051409B2 JP 5051409 B2 JP5051409 B2 JP 5051409B2 JP 2005152125 A JP2005152125 A JP 2005152125A JP 2005152125 A JP2005152125 A JP 2005152125A JP 5051409 B2 JP5051409 B2 JP 5051409B2
Authority
JP
Japan
Prior art keywords
metal
stress
insulating film
metal line
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005152125A
Other languages
English (en)
Other versions
JP2006148046A (ja
Inventor
正 根 金
基 洪 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006148046A publication Critical patent/JP2006148046A/ja
Application granted granted Critical
Publication of JP5051409B2 publication Critical patent/JP5051409B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体素子の製造方法に係り、特に、ＭＬＭ(MetalLayerMetal)工程の際に絶縁膜に発生するクラック(crack)の抑制に適した半導体素子の製造方法に関する。
半導体素子のＭＬＭ(MetalLayerMetal)形成方法は、アルミニウム（Ａｌ）やタングステン（Ｗ）などのメタルライン(MetalLine)を形成した後、高密度プラズマ(HighDensityPlasma)のようなシリコン酸化膜を用いて金属配線間の絶縁を行う。
このようなメタル工程の完了後、リフレッシュ(refresh)特性の改善およびメタル抵抗の安定化のためのアニール(anneal)を行わなければならない。
一般に、金属の場合、絶縁膜に比べて熱膨張速度が数十倍以上なので、熱処理の際にメタルと酸化膜間の熱膨張度の差異による熱応力の発生は不可避であり、このような熱応力は絶縁膜の脆弱地点でクラック(crack)を誘発する。
図１は熱応力により絶縁膜に生じたクラックを撮影したＳＥＭ写真であって、熱応力により発生した１次絶縁膜のクラックと１次クラックによる陥没で形成された２次クラックとが示されている。
また、アニール(anneal)工程は、一般に４００〜４５０℃の温度で２０〜３０分間行うが、このようなアニール条件は、アルミニウム配線を使用する場合、アルミニウムの溶融温度が６００℃であって２／３Ｔｍ程度の高温なので、液体挙動を誘発する。したがって、アニール工程中に配線用アルミニウムが液体挙動を示す。
この際、熱応力によるクラックが存在する場合、毛細管現象およびＡｌ体積膨張により前記クラックにＡｌが浸透してメタルラインブリッジフェール(metallinebridgefail)が発生する。
図２はメタルラインブリッジフェールを撮影したＳＥＭ写真であって、クラックに金属（Ａｌ）が浸透してＡ部分でのように金属が下部導電層に連結される不良が発生することを示している。
メタルと絶縁膜が存在する場合、熱処理の際にメタルと絶縁膜間の熱膨張度の差異による熱応力の発生は不可避であり、この際、絶縁膜が受ける応力程度は−３．５Ｅ１１ｄｙｎ／ｃｍ２程度の圧縮応力が発生する。特に、メタルラインの角部地域では、応力集中が発生し、一般に取り扱う薄膜ストレスレベル(thinfilmstresslevel)である〜１Ｅ９ｄｙｎ／ｃｍ２の数百倍の応力が発生する。
メタルによって絶縁膜が受ける応力（σox）は次の数式１のとおりである。
ここで、σoxはメタルによって絶縁膜が受ける応力、ＥAIはＡｌの弾性係数（＝６Ｅ１１ｄｙｎ／ｃｍ２）、ＶAIはＡｌのポイソン比(poission'ｓ ratio)（＝０．３）、αAIはＡｌの熱膨張度（＝１０ｐｐｍ／ｋ）、ａoxは絶縁膜の熱膨張度（＝０．５５ｐｐｍ／ｋ）、ｄＴは常温と熱処理時の温度との差（＝４２５Ｋ）である。
図３（ａ）および図３（ｂ）はそれぞれ温度によるＡｌとＨＤＰ酸化膜の応力履歴曲線を示したグラフである。
図３（ａ）を参照すると、アルミニウムは、初期には引張応力を持つが、温度の増加に伴って熱膨張度が大きくなるため、圧縮応力に変化した後、冷却の際にさらに引張応力に変化することを確認することができる。
しかし、ＨＤＰ酸化膜の場合、初期状態では圧縮応力を持つが、温度の増加に伴って引張応力の方向に変化するが、依然として圧縮応力を示し、冷却の際にさらに圧縮応力が増加する。
図４（ａ）〜図４（ｃ）は図３（ａ）および図３（ｂ）の応力履歴曲線の結果に基づいて熱処理の際にＡｌとＨＤＰ酸化膜にそれぞれ発生する応力の状態を図式的に示した図である。
ここで、矢印方向は膜が変化したがる方向を示し、矢印の長さは応力の大きさを示す。
加熱前（図４（ａ））と冷却後(図４（ｃ）)の状態では、Ａｌは引張応力、ＨＤＰ酸化膜は圧縮応力により、応力方向が逆に作用して応力緩和効果をもたらす可能性がある。
ところが、加熱の際（図４（ｂ））にはＡｌの応力が圧縮応力に変わるので、ＡｌとＨＤＰ酸化膜の両方とも圧縮応力を示して非常に高い応力が発生する。
したがって、図４（ｂ）のＢ部分に示すように、メタルラインボタムコーナー(metallinebottomcorner)地域における応力集中をもたらす。
Ａｌボトムコーナー地域は、メタルライン形成の際にメタルラインブリッジの除去のために５０％程度のオーバーエッチ(overetch)を行うが、このときにオーバーエッチによる下部ＴＥＯＳ酸化膜の損失(loss)が発生する地域である。
図５はＡｌエッチングプロファイルを示す図である。図５より、オーバーエッチによってボトムコーナー地域のＴＥＯＳ酸化膜が損失したことを確認することができる。
このようなＡｌボトム地域は、応力集中とともに異種膜の界面（ＴＥＯＳ／ＨＤＰ）で形成されるので、亀裂に非常に脆弱な構造である。
図６はオーバーエッチ地域の亀裂と亀裂によるＡｌ浸透現象を示したＳＥＭ写真であって、Ａｌボトム地域が亀裂に脆弱であり、それによるＡｌ浸透の問題があることを示している。
さらに、ＴＥＯＳ酸化膜は、表面に水分および炭化水素(hydro-carbon)不純物などが多量含有された膜なので、その界面が非常に不安定であって問題の素子を常に内包している。
図７はＳＩＭＳを用いてＴＥＯＳ酸化膜の表面の不純物を測定した結果を示すグラフである。図７よりは、ＴＥＯＳ酸化膜の表面にＨ２、ＣｘＨｙ、Ｈ２Ｏ、ＣＯ、Ｏ２、ＣＯ２などの不純物が多量含有されていることを確認することができ、これによる界面不安定性を予測することができる。
図８はＴＥＯＳ／ＴＥＯＳ界面のアタック程度を示す図である。ＴＥＯＳ酸化膜の蒸着後、真空破壊(vaccumbreak)のみを行ってからさらに酸化膜を蒸着し、ウェットクリーニング(wetcleaning)のみを行っても、ＴＥＯＳ／ＴＥＯＳ界面におけるエッチング率が高くてアタック(attack)が発生する。よって、ＴＥＯＳ／ＨＤＰ界面結合力が非常に良くないものと推定することができる。
したがって、前述した原因により、メタルラインオーバーエッチ地域であるＴＥＯＳ／ＨＤＰ界面におけるクラックが始まってクラックによるＡｌブリッジフェールが発生する。
そこで、本発明の目的は、高温で膜の応力状態を変化させ、あるいはこのような応力が加わったときにクラック(crack)の発生が抑制されるようにメタルラインボトムコーナーのような亀裂脆弱部位の界面特性を改善させ、あるいはクラックの原因となる異種界面を除去することにより、半導体素子におけるクラック発生を防止することができ、ひいてはクラックによるメタルラインブリッジフェールを防止することができる、半導体素子の製造方法を提供することにある。
上記の目的を達成するために、本発明の一特徴に係る半導体素子の製造方法は、（ａ）第１絶縁膜の形成された基板上にメタルラインを形成するが、前記メタルラインはＡｌ金属膜にＡｌ ２ Ｏ ３ およびＷが含まれるように形成する段階と、（ｂ）前記メタルラインをパターニングする段階と、（ｃ）前記メタルライン上に第２絶縁膜を形成する段階と、（ｄ）熱処理工程を行う段階とを含んでなることを特徴とする。
本発明は、メタルラインまたはＨＤＰ酸化膜の圧縮応力を減少させることができるので、後続のメタルライン熱処理工程の際に圧縮応力を減らすことができる。したがって、圧縮応力に起因するクラックの発生を減らすことができる。また、クラックの原因となる異種界面を除去することにより、半導体素子におけるクラック発生を防止することができる。さらに、不安定であったＴＥＯＳ酸化膜の界面を安定化させることにより、半導体素子のクラック発生を防止することができる。
次に、本発明を説明するに先立ち、本発明と関連した一般的な半導体素子の製造工程を説明する。
図９（ａ）〜図９（ｄ）は本発明と関連した一般的な半導体素子の製造工程を示す断面図である。
まず、図９（ａ）に示すように、第１絶縁膜１０１の形成された基板上に金属膜１０２を形成する。前記金属膜１０２はアルミニウム（Ａｌ）を蒸着して形成する。
その後、図９（ｂ）に示すように、前記金属膜１０２をパターニングしてメタルライン１０２ａを形成する。この際、前記メタルライン１０２ａのボトムコーナー(bottomcorner)地域は、メタルライン間のブリッジを防止するために５０％程度のオーバーエッチを行うが、オーバーエッチによって下部の第１絶縁膜１０１が一部損失する。
次いで、図９（ｃ）に示すように、全面に第２絶縁膜１０３を形成する。その後、リフレッシュ特性およびメタル抵抗の安定化のために、図９（ｄ）に示すように４５０℃の温度で熱処理する。この際、前記第２絶縁膜１０３とメタルライン１０２ａが全て圧縮応力を示し、メタルラインボトムコーナーにおける応力集中をもたらしている。
（第１参考例）
本発明の第１参考例は、前記メタルライン１０２ａを形成した後、第２絶縁膜１０３を蒸着する前に熱処理工程を行ってメタルライン１０２ａの圧縮応力を減少させようとする。
前記熱処理工程は、炉(Furnace)で３００〜４５０℃の温度範囲のＮ２およびＡｒガス雰囲気中で２０〜６０分間行う方法、あるいは３００〜５５０℃の温度範囲のＮ２ガス雰囲気中で１０〜６０秒間急速熱処理（ＲＴＰ）を行う方法を使用する。
前述した熱処理工程によって前記メタルライン１０２ａの圧縮応力を減少させることができ、これによりメタルライン１０２ａのリフレッシュ特性およびメタル抵抗安定化のための後続の熱処理工程（図９（ｄ））における応力集中現象を減らすことができる。
（第１実施例）
本発明の第１実施例は、メタルライン１０２ａの溶融を抑制させてメタルライン１０２ａの応力を変更させようとするもので、前記メタルライン１０２ａを高融点金属成分が含まれるように構成する。
高融点金属成分含有のメタルライン１０２ａを形成する方法としては、金属膜１０２の形成の際に金属膜１０２に高融点物質を分散強化処理する方法や、金属膜１０２の形成の際に金属と高融点物質を同時スパッタリング法を用いて２相を同時に蒸着する方法がある。
例えば、Ａｌ金属の内部にＡｌ２Ｏ３およびＷなどを分散強化処理し、あるいはＡｌと同時にＡｌ２Ｏ３およびＷなどの高融点物質を同時スパッタリング法を用いて同時に蒸着する。
このように、メタルライン１０２ａを高融点金属成分が含まれるように形成すると、メタルライン１０２ａの溶融を抑制させることができ、これによりメタルライン１０２ａのリフレッシュ特性およびメタル抵抗安定化のための後続の熱処理工程（図９（ｄ））で応力集中現象を減らすことができる。
（第２実施例）
本発明の第２実施例では、第２絶縁膜１０３の蒸着の際にバイアスパワーを３０００〜６０００Ｗａｔｔにして第２絶縁膜１０３の圧縮応力を減少させようとする。
絶縁膜の蒸着の際にバイアスパワーが増加すると、絶縁膜の圧縮応力は減少するものと知られている。本発明の第２絶縁膜１０３の蒸着の際にバイアスパワーを十分高く設定して第２絶縁膜１０３の圧縮応力を減らそうとする。
したがって、第２絶縁膜１０３の圧縮応力を減少させることができ、これによりメタルライン１０２ａのリフレッシュ特性およびメタル抵抗安定化のための後続の熱処理工程（図９（ｄ））における応力集中現象を減らすことができる。
（第３実施例）
従来の技術で説明したように、第１絶縁膜１０１と第２絶縁膜１０３がお互い異なる二種膜の場合、すなわち第１絶縁膜１０１をＴＥＯＳ酸化膜、第２絶縁膜１０３をＨＤＰ酸化膜から構成する場合、２膜の界面における界面結合力(adhesive)が悪くてクラックが発生する。
本発明の第３実施例では、前記第１、第２絶縁膜１０１、１０３を同種の物質で形成する。
例えば、前記第１、第２絶縁膜１０１、１０３を全てＴＥＯＳ酸化膜から構成し、あるいは前記第１、第２絶縁膜１０１、１０３を全てＨＤＰ酸化膜から構成する。
したがって、本発明の第３実施例によれば、第１、第２絶縁膜１０１、１０３間の界面結合力が強化されるので、クラックの発生を減らすことができる。
（第４実施例）
従来の技術で説明したように、第１絶縁膜１０１としてＴＥＯＳ酸化膜を使用する場合、ＴＥＯＳ酸化膜の表面にＨ２、ＣｘＨｙ、Ｈ２Ｏ、ＣＯ、Ｏ２、ＣＯ２などの不純物が多量含有されてその界面が非常に不安定である。
本発明の第４実施例では、第１絶縁膜１０１をＴＥＯＳ酸化膜で形成した場合、第１絶縁膜１０１の界面安定化のためにＴＥＯＳ酸化膜で第１絶縁膜１０１を形成した後、第１絶縁膜に対すてプラズマ処理する工程を行う。
前記プラズマ処理は、Ａｒ、Ｏ２、Ｈｅの少なくとも一つを含む雰囲気中で２０００〜６０００Ｗａｔｔのバイアスパワーで１０〜１００秒（ｓｅｃ）間行う。
熱応力により絶縁膜に生じたクラックを撮影したＳＥＭ写真である。 メタルラインブリッジフェールを撮影したＳＥＭ写真である。 それぞれ温度によるＡｌとＨＤＰ酸化膜の応力履歴曲線(stresshysteresis)を示したグラフである。 図３（ａ）および図３（ｂ）の応力履歴曲線の結果に基づいて熱処理の際にＡｌとＨＤＰ酸化膜にそれぞれ発生する応力の状態を図式的に示した図である。 Ａｌエッチングプロファイルを示す図である。 オーバーエッチ地域の亀裂と亀裂によるＡｌ浸透現象を示したＳＥＭ写真である。 ＳＩＭＳを用いてＴＥＯＳ酸化膜の表面の不純物を測定した結果を示したグラフである。 ＴＥＯＳ／ＴＥＯＳ界面のアタック(attack)程度を示す図である。 本発明と関連した一般的な半導体素子の製造工程断面図である。
１０１ 第１絶縁膜
１０２ 金属膜
１０２ａ メタルライン
１０３ 第２絶縁膜

Claims (3)

  1. （ａ）第１絶縁膜の形成された基板上にメタルラインを形成するが、前記メタルラインはＡｌ金属膜にＡｌ ２ Ｏ ３ およびＷが含まれるように形成する段階と、
    （ｂ）前記メタルラインをパターニングする段階と、
    （ｃ）前記メタルライン上に第２絶縁膜を形成する段階と、
    （ｄ）熱処理工程を行う段階とを含んでなる半導体素子の製造方法。
  2. 前記（ａ）段階で前記メタルラインは、前記Ａｌ金属膜にＡｌ ２ Ｏ ３ およびＷを分散強化処理して形成することを特徴とする請求項１記載の半導体素子の製造方法。
  3. 前記（ａ）段階で 前記メタルラインはＡｌ金属膜 のＡｌとＡｌ ２ Ｏ ３ およびＷを同時スパッタリングする方法で形成することを特徴とする請求項１記載の半導体素子の製造方法。
JP2005152125A 2004-11-24 2005-05-25 半導体素子の製造方法 Expired - Fee Related JP5051409B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040097157A KR100567531B1 (ko) 2004-11-24 2004-11-24 반도체 소자의 제조방법
KR10-2004-0097157 2004-11-24

Publications (2)

Publication Number Publication Date
JP2006148046A JP2006148046A (ja) 2006-06-08
JP5051409B2 true JP5051409B2 (ja) 2012-10-17

Family

ID=36371500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152125A Expired - Fee Related JP5051409B2 (ja) 2004-11-24 2005-05-25 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US7479453B2 (ja)
JP (1) JP5051409B2 (ja)
KR (1) KR100567531B1 (ja)
DE (1) DE102005028629A1 (ja)
TW (1) TWI311795B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875163B1 (ko) * 2007-06-26 2008-12-22 주식회사 동부하이텍 수직형 씨모스 이미지 센서 제조 방법
CN107154380B (zh) * 2017-05-11 2020-04-24 上海华力微电子有限公司 一种金属互连结构的制备方法
JP7015218B2 (ja) * 2018-06-28 2022-02-02 ルネサスエレクトロニクス株式会社 半導体装置
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740587B2 (ja) * 1985-12-26 1995-05-01 松下電子工業株式会社 半導体装置の製造方法
KR890005819Y1 (ko) 1986-05-27 1989-08-26 주식회사 금성사 디지탈 오디오 디스크 플레이어의 카세트 로딩 그립(Grip)장치
JPS63235473A (ja) * 1987-03-23 1988-09-30 Nec Corp 金属薄膜の形成方法
KR890005819A (ko) * 1987-09-21 1989-05-17 강진구 반도체 소자의 보호막 제조방법
JPH0250432A (ja) * 1988-08-12 1990-02-20 Toshiba Corp 半導体装置
JPH0335524A (ja) * 1989-07-01 1991-02-15 Toshiba Corp 半導体装置
JPH03169018A (ja) * 1989-11-28 1991-07-22 Nec Corp 半導体集積回路の製造方法
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
JP3421861B2 (ja) * 1992-11-30 2003-06-30 ソニー株式会社 半導体装置の製造方法
JPH0888224A (ja) 1994-09-16 1996-04-02 Toshiba Corp 半導体装置およびその製造方法
KR100367499B1 (ko) 1995-12-29 2003-03-06 주식회사 하이닉스반도체 반도체소자의제조방법
JPH1032203A (ja) * 1996-07-17 1998-02-03 Toshiba Corp 半導体装置の製造方法
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
JPH11135622A (ja) * 1997-10-27 1999-05-21 Canon Inc 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法
JP3632725B2 (ja) * 1997-12-05 2005-03-23 ソニー株式会社 半導体装置
JP3362662B2 (ja) * 1998-03-11 2003-01-07 日本電気株式会社 半導体装置の製造方法
JP2000164716A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp 半導体装置及びその製造方法
JP2000277519A (ja) * 1999-03-23 2000-10-06 Toshiba Corp 半導体装置およびその製造方法
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
JP2001210725A (ja) 2000-01-25 2001-08-03 Matsushita Electric Ind Co Ltd 半導体装置
JP3504211B2 (ja) * 2000-03-31 2004-03-08 株式会社ルネサステクノロジ 半導体装置の製造方法
US6492281B1 (en) * 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
JP2002353212A (ja) 2001-05-22 2002-12-06 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
KR20030043446A (ko) * 2001-11-28 2003-06-02 동부전자 주식회사 반도체소자 및 그 제조방법
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100480500B1 (ko) * 2002-04-25 2005-04-06 학교법인 포항공과대학교 절연막의 저온 증착법

Also Published As

Publication number Publication date
DE102005028629A1 (de) 2006-06-01
JP2006148046A (ja) 2006-06-08
US20060108689A1 (en) 2006-05-25
TWI311795B (en) 2009-07-01
KR100567531B1 (ko) 2006-04-03
US7479453B2 (en) 2009-01-20
TW200625525A (en) 2006-07-16

Similar Documents

Publication Publication Date Title
JP2003197742A (ja) 半導体装置およびその製造方法
JP4808232B2 (ja) 金属絶縁体金属キャパシタの製造方法
JP5051409B2 (ja) 半導体素子の製造方法
US6660624B2 (en) Method for reducing fluorine induced defects on a bonding pad surface
JP3542189B2 (ja) 半導体装置の製造方法及び半導体装置
JP4621645B2 (ja) 半導体装置の製造方法
JPH11312681A (ja) 半導体装置及びその製造方法
JP3994856B2 (ja) 半導体装置の製造方法
JPH10303144A (ja) 半導体装置のシリサイド層形成方法
US6004877A (en) Method of forming a tungsten layer with N2 plasma treatment
US20040099949A1 (en) Semiconductor device and fabrication method thereof
KR0138864B1 (ko) 직접회로에서의 금속배선 제조방법
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
US20080251920A1 (en) Dielectric film forming method
KR100511916B1 (ko) 반도체소자의 절연막 크랙 억제방법
US20030003732A1 (en) Method of post treatment for a metal line of semiconductor device
JPH06326105A (ja) 半導体装置の積層配線構造
KR100997432B1 (ko) 반도체 소자의 제조방법
JPH05226479A (ja) 半導体装置の製造方法
JPH03163874A (ja) 半導体装置の製造方法
JPH0562933A (ja) 半導体装置の製造方法
JP2000082740A (ja) 半導体装置の製造方法
JP2002118108A (ja) 絶縁膜形成方法
JPH11274471A (ja) 半導体素子の製造方法
JPS63213933A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees