JPH03163874A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置、特にＭＯＳ　　ＬＳＩ（Ｍｅ
ｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｌ
ａｒｇｅ　ＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）を簡単
な工程で、低抵抗性を損わずに、熱処理に対するＭＯＳ
特性の安定性を向上できるようにした半導体装置の製造
方法に関するものである。

（従来の技術） ＭＯＳ　　ＬＳＩのゲート電極として低抵抗であるＷ（
タングステン）やＭｏ　（モリブデン）のような高融点
金属を使用しようという研究は、従来からいろいろ行わ
れている。

しかし、一般には、いまだに実用化には至っていない。

その原因としては、種々考えられるが、その一つに、ゲ
ート電極形成後の製造プロセスの熱処理によるＭＯＳ特
性の変動がある。

以後の説明では、Ｗゲート電極の場合について説明を進
めることにする。第２図の高融点金属ゲ−｝ＭＯＳ特性
の熱処理温度対電圧変化による特性図に示すように、ゲ
ート電極形戒後、高温（約９００℃以上）のアニールを
行うと、ＭＯＳ特性が変化する。ここでは、フラットバ
ンド電圧の変化ΔＶＦＩＩを示す。

これは、ＭＯＳ｝ランジスタの特性が制御できないこと
を示しており、その原因については、電気通信学会論文
誌Ｖｏｌ　Ｊ６０−Ｃ　Ｎｏ．　６　　第３２８　〜３
３４頁に、例えば、「高温熱処理によってフラットバン
ドｉｔ　圧ｖｙｉがマイナス方向にシフトし、実効界面
電？密度が増加することが解明され、この原因の検討結
果、Ｗ膜の再結晶化に起因するストレスによるものであ
ることが確認できた」との記載がなされている。

即ち上記検討の結果、Ｗゲート膜の大きな内部ストレス
により、ゲート酸化膜（Ｓｉｎｇ　）中の実効的な界面
電荷が増加するためと考えられている。

したがって、ゲート電極形成後に許容される熱処理温度
には限界があり、前記のように、実用化に対する障害と
なっている。

一方、Ｗゲート膜を形戒する方法は、スパッタ法やＣ　
Ｖ　Ｄ　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓ
ｉｔｉｏｎ）法があるが、ＣＶＤ法によるＷゲート膜は
、一般にＳｉＯ■に対する密着性が悪い。

したがって、ゲート電極用としては、スパッタ法で形成
するのが一般的である。

一般に、量産用スパッタ装置は、電極間距離にもよるが
、スパッタ圧力が約１　ｍＴｏｒｒ以下では、グロー放
電が発生せず、逆に圧力が高くなると、それだけ装置の
排気機構に負荷がかかるため、通常３〜１　０　ｍＴｏ
ｒｒ　＜らいの圧力で使用されている。

第３図は、このスパッタ圧力を変えたときのＷゲート膜
のストレスと抵抗を評価した結果である。

この結果から、スバッタ圧力が高くなると、ストレスは
小さくなるが、逆に抵抗が大きくなることがわかる。

すなわち、高スパソタ圧力（たとえば、２０〜３　０　
ｍＴｏｒｒ）でＷゲート膜を形成すれば、内部ストレス
が小さくなり、前記したＭＯＳ特性の変動を抑えること
ができる。その実験結果例を第４図に示す。この第４図
より明らかなように、フラットバンド電圧ＶＦＲの変動
が小さいことがわかる。

しかし、抵抗が高くなり、低抵抗であるというＷゲート
膜の利点を十分生かすことができない。

（発明が解決しようとする課題） 上記のようなＭＯＳ特性の変動を防ぐため、上記文献の
ように、Ｗゲート膜の下に多結晶シリコン層を置き、Ｗ
ゲート膜の大きなストレスが直接ゲート酸化膜にかから
ない構造も考えられている。

しかし、この構造は、熱処理を受けると、特に高温のと
き（約８００゜Ｃ以上）、Ｗゲート膜と多結晶シリコン
層が反応し、タングステンシリサイドに変化したり、熱
膨張係数の差（Ｗ：約５ｐｐｍ／　”Ｃ　，　Ｓｉ　：
約２　ｐｐｍ／　’Ｃ　）によりＷ膜の剥離が生じたり
する。

また、異種の膜が２層になっているため、ゲート電極へ
の加工（エッチング）に工夫（エッチング条件やエッチ
ャントの変更など）が必要である。

この発明は前記従来技術が持っていた問題点のうち、高
融点金属ゲート電極構造のＭＯＳ特性が不安定である点
と、ゲート電極へのエッチングに工夫を要する点につい
て解決した半導体装置の製造方法を提供するものである
。

（課題を解決するための手段） この発明は前記問題点を解決するために、半導体装置の
製造方法において、半導体基板上の少なくともゲート酸
化膜と接する部分に低圧縮ストレスあるいは引張りスト
レスの高融点金属膜を形成する工程と、この高融点金属
膜上にこの高融点金属膜より低抵抗の同種の高融点金属
膜を重ねて所定の厚さに形戒する工程とを導入したもの
である。

（作　用） この発明によれば、半導体装置の製造方法において、以
上のような工程を導入したので、ゲート酸化膜と直接接
する部分に低ストレスあるいは引張りストレスの高融点
金属膜とこれより低抵抗の同種の高融点金属膜を重ねた
ゲート電極となし、高融点金属固有の低抵抗を損ねるこ
となく、２層の堆積された高融点金属が剥離することが
ないように作用する。

（実施例） 以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第ｌ図はその一実施例の工程
を説明するために、この発明により製造されたＭＯＳ｝
ランジスタの模式断面図である。

この第１図に示すように、半導体基板としてのＳｉ基板
１上に、ゲート酸化ＩＩ！　２の形成後、このゲート酸
化膜２と接する部分には、たとえば約２５ｍＴｏｒｒの
スパッタ圧力で高抵抗であるが低ストレスのＷ膜による
高融点金属膜３（約２×１０９ｄｙｎ／ｃ＋ｆｌ以下の
圧縮ストレス　あるいは引張りストレスのＷ膜）を形成
して（たとえば約２０Ｏｎ＋ｎ）、その後、同一装置に
て真空を破らずに連続して、スバッタ圧力を変えて（た
とえば約５　ｍＴｏｒｒ）、低抵抗であるＷ膜による高
融点金属膜４（しかし、より高い圧縮ストレスを持つＷ
膜）を前記低ストレスのＷ膜の高融点金属膜３上に、さ
らに、たとえば約２００ｎｍ形成し、通常一般のりソグ
ラフィにより加工を行い、ゲート電極とする。

次に、このゲート酸化膜２、ゲート電極をマスクとして
、Ｓｔ基板１にイオンを注入して、ドレイン・ソース５
を形成する。

なお、上記の説明では、Ｗゲート膜の場合について説明
したが、Ｍｏゲート膜の場合も同様の方法が適用可能で
ある。

（発明の効果） 以上、詳細に説明したようにこの発明番こよれば、ゲー
ト酸化膜と直接接する部分に、より低ストレスな高融点
金属膜、あるいはその次に重ねて堆積させる低抵抗な高
融点金属膜と逆方向のストレスを持つ高融点金属膜を形
成し、その上には、これより低抵抗な同種の高融点金属
膜を、同一装置にて形成条件を変更して形成するように
したので、複雑な製造工程や複数の膜形成装置を使用し
ないで、微細加工性に優れた単層構造で、高融点金属固
有の低抵抗性を損わずに、熱処理に対するＭＯＳ特性の
安定性を向上さセることかできる。

【図面の簡単な説明】

第１図はこの発明の半導体装置の製造方法の一実施例を
説明するためのこの発明によって製造されたＭＯＳトラ
ンジスタの模式断面図、第２図は従来の高融点金属ゲー
｝ＭＯＳ｝ランジスタの熱処理温度対フラットバンド電
圧の変化との関係を示す特性図、第３図は従来のＷゲー
｝ＭＯＳ｝ランジスタにおけるＷゲート膜のストレスと
抵抗のスパッタ圧力依存特性図、第４図は従来のＷゲー
｝ＭＯＳＩ−ランジスタにおけるＷゲート膜スパッタ圧
力対フラソトバンド電圧の変化との関係を示すＷゲート
膜の形成条件依存特性図である。 １ ・・・Ｓｉ基板、 ２ ・・・ゲー ト酸化膜、 ３ ４ ・・・高融 点金属膜、 ５ ・・・ソース ドレイン。 （グＵ／７’＞嘗寥｛ （Ａノ ａｉ７１ｖ

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体基板上に形成したゲート酸化膜上に所定の
   低ストレスを持つ高融点金属膜を形成する工程と、 （ｂ）前記高融点金属膜上にこの高融点金属膜より低抵
   抗な同種の高融点金属膜を同一装置にて連続して形成し
   てゲート電極を形成する工程と、よりなる半導体装置の
   製造方法。