JPH0231507B2 - Handotaisochi - Google Patents
HandotaisochiInfo
- Publication number
- JPH0231507B2 JPH0231507B2 JP15321284A JP15321284A JPH0231507B2 JP H0231507 B2 JPH0231507 B2 JP H0231507B2 JP 15321284 A JP15321284 A JP 15321284A JP 15321284 A JP15321284 A JP 15321284A JP H0231507 B2 JPH0231507 B2 JP H0231507B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ohmic
- electrode
- auge
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910017401 Au—Ge Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 47
- 238000000034 method Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はｎ型導電層を有するGaAs基板へのオ
ーミツク電極形成方法に係り、特に高耐熱性オー
ミツク電極を必要不可欠とするGaAsIC、
GaAsLSI用オーミツク電極に関するものである。
ーミツク電極形成方法に係り、特に高耐熱性オー
ミツク電極を必要不可欠とするGaAsIC、
GaAsLSI用オーミツク電極に関するものである。
ｎ型導電層を有するGaAs基板へのオーミツク
電極としては、第１層としてAu、第２層として
NiまたはCr、第３層としてAuより構成された３
層電極構造のものが知られている。（例えば、特
公昭51−32533号公報）。一般にGaAsIC、
GaAsLSIを作製する場合には、FET（電界効果ト
ランジスタ）を構成するオーミツク電極並びにシ
ヨツトキー電極を形成した後に、層間絶縁膜被着
工程と配線金属形成工程が必要である。通常、こ
の層間絶縁層としてはPSG膜（リンガラス）が
用いられているが、PSG膜を熱分解のCVD法
（Chemical Vapour Deposition）により形成す
る際に400℃〜500℃の温度で少くとも20分以上の
高温プロセスをオーミツク電極は経る。従来の
Au／Ni／AuGeのオーミツク電極構造では、こ
の電極表面の平坦性が著しく損なわれ、その結果
として、オーミツク電極が層間絶縁膜を破つて最
上層の配線金属との間で短絡不良を発生する。
又、このような高温プロセスをオーミツク電極が
経ることにより、オーミツク電極の接触抵抗が著
しく増大する。
電極としては、第１層としてAu、第２層として
NiまたはCr、第３層としてAuより構成された３
層電極構造のものが知られている。（例えば、特
公昭51−32533号公報）。一般にGaAsIC、
GaAsLSIを作製する場合には、FET（電界効果ト
ランジスタ）を構成するオーミツク電極並びにシ
ヨツトキー電極を形成した後に、層間絶縁膜被着
工程と配線金属形成工程が必要である。通常、こ
の層間絶縁層としてはPSG膜（リンガラス）が
用いられているが、PSG膜を熱分解のCVD法
（Chemical Vapour Deposition）により形成す
る際に400℃〜500℃の温度で少くとも20分以上の
高温プロセスをオーミツク電極は経る。従来の
Au／Ni／AuGeのオーミツク電極構造では、こ
の電極表面の平坦性が著しく損なわれ、その結果
として、オーミツク電極が層間絶縁膜を破つて最
上層の配線金属との間で短絡不良を発生する。
又、このような高温プロセスをオーミツク電極が
経ることにより、オーミツク電極の接触抵抗が著
しく増大する。
本発明の目的は、GaAs結晶基板に対する新規
なオーミツク電極を提供するもので、より詳しく
は400℃〜500℃の高温プロセスを経た場合におい
ても、電極表面の平坦性が良好でかつ、接触抵抗
の熱劣化が殆んど見られない高耐熱性オーミツク
電極を提供することにある。
なオーミツク電極を提供するもので、より詳しく
は400℃〜500℃の高温プロセスを経た場合におい
ても、電極表面の平坦性が良好でかつ、接触抵抗
の熱劣化が殆んど見られない高耐熱性オーミツク
電極を提供することにある。
従来の電極構造Au／Ni／AuGeでは、第２層
のNiにより第１層AuGeのボール・アツプ（Ball
up）を抑止できる上限の温度としては、450℃程
度であり、しかも、時間としても、ほぼ５分程度
である。又、400℃の以上の温度で長時間熱処理
を施こすと、オーミツク電極の平坦性および接触
抵抗の熱劣化が顕著に見られるようになる。本発
明の電極構造であるAu／Ni／Ｗ／AuGeの積層
体ではまず、第１層のAuGe層により、ｎ型導電
層GaAsへのオーミツク接触を得、次に第２層Ｗ
層と第３層Ni層の二重により、第１層AuGeの
Ball upを抑止し、最上層のAu層により、第３層
Ni層の酸化を防止する構造としている。
のNiにより第１層AuGeのボール・アツプ（Ball
up）を抑止できる上限の温度としては、450℃程
度であり、しかも、時間としても、ほぼ５分程度
である。又、400℃の以上の温度で長時間熱処理
を施こすと、オーミツク電極の平坦性および接触
抵抗の熱劣化が顕著に見られるようになる。本発
明の電極構造であるAu／Ni／Ｗ／AuGeの積層
体ではまず、第１層のAuGe層により、ｎ型導電
層GaAsへのオーミツク接触を得、次に第２層Ｗ
層と第３層Ni層の二重により、第１層AuGeの
Ball upを抑止し、最上層のAu層により、第３層
Ni層の酸化を防止する構造としている。
以下、本発明を実施例に即して詳細に説明す
る。
る。
第１図はGaAsFETの代表的な構造を示す断面
図である。
図である。
まず、半絶縁性GaAs基板１上にSiをイオンソ
ースとして用い、n+層２およびｎ層３を形成す
る。次にSiO2膜４を表面保護膜として用い、H2
ガス雰囲気中においてn+層２およびｎ層３を活
性化する。さらに、周知の写真蝕刻法により、オ
ーミツク電極孔を形成し、SiO2膜４を除去した
後に、第１層のAuGe（Ge8wt％）層５を500Å、
第２層のＷ層６を100Å、第３層のNi層７を100
Å、第４層のAu層８を1000Åの膜厚で真空を破
らずに、真空蒸着法により、連続的に形成する。
次に、リフト・オフ法により、オーミツク電極パ
ターンを形成し、400℃、３分間の熱処理をN2ガ
ス雰囲気中で行なうことにより、n+層２に対し
て、オーム性接触を得る。さらに、オーミツク電
極形成方法と同様に、リフトオフ法により、ゲー
ト電極９を形成する。以上のようにFETを製作
した後に周知の熱分解のCVD法により、430℃の
温度で30分間の所要時間で層間絶縁膜として
PSG（リンガラス）膜１０を7000Åの膜厚で被着
する。PSG膜上に、コンタクト穴を開口し、配
線金属１１を形成する。上記工程の中で、オーミ
ツク接触を得た工程(1)およびコンタクト穴を開口
した工程(2)で、接触抵抗ρc並びにオーミツク電極
表面の凹凸度(H)について調べたところ、 (1) ρc＜１×10-6Ω・cm2、Ｈ＜100Å (2) ρc＜１×10-6Ω・cm2、Ｈ＜500Å であり、高温プロセスを経たにもかかわらず、殆
んどオーミツク電極としての劣化は認められなか
つた。上記実施例では、オーミツク電極として
Au（1000Å）／Ni（100Å）／Ｗ（100Å）／AuGe
（（Ge8wt％、500Å）を例に採り上げたが、各層
の膜厚範囲としては、次の範囲が良好である。
ースとして用い、n+層２およびｎ層３を形成す
る。次にSiO2膜４を表面保護膜として用い、H2
ガス雰囲気中においてn+層２およびｎ層３を活
性化する。さらに、周知の写真蝕刻法により、オ
ーミツク電極孔を形成し、SiO2膜４を除去した
後に、第１層のAuGe（Ge8wt％）層５を500Å、
第２層のＷ層６を100Å、第３層のNi層７を100
Å、第４層のAu層８を1000Åの膜厚で真空を破
らずに、真空蒸着法により、連続的に形成する。
次に、リフト・オフ法により、オーミツク電極パ
ターンを形成し、400℃、３分間の熱処理をN2ガ
ス雰囲気中で行なうことにより、n+層２に対し
て、オーム性接触を得る。さらに、オーミツク電
極形成方法と同様に、リフトオフ法により、ゲー
ト電極９を形成する。以上のようにFETを製作
した後に周知の熱分解のCVD法により、430℃の
温度で30分間の所要時間で層間絶縁膜として
PSG（リンガラス）膜１０を7000Åの膜厚で被着
する。PSG膜上に、コンタクト穴を開口し、配
線金属１１を形成する。上記工程の中で、オーミ
ツク接触を得た工程(1)およびコンタクト穴を開口
した工程(2)で、接触抵抗ρc並びにオーミツク電極
表面の凹凸度(H)について調べたところ、 (1) ρc＜１×10-6Ω・cm2、Ｈ＜100Å (2) ρc＜１×10-6Ω・cm2、Ｈ＜500Å であり、高温プロセスを経たにもかかわらず、殆
んどオーミツク電極としての劣化は認められなか
つた。上記実施例では、オーミツク電極として
Au（1000Å）／Ni（100Å）／Ｗ（100Å）／AuGe
（（Ge8wt％、500Å）を例に採り上げたが、各層
の膜厚範囲としては、次の範囲が良好である。
第１層；AuGe（Ge：４〜12wt％）＞300Å
（n+GaAs層へのオーミツク接触を得るための
層） 第２層：50Å＜Ｗ＜200Å（AuGeのBallup抑止
層） 第３層；50Å＜Ni＜200Å（第２層Ｗとの二重膜
によりAuGeのBall upを抑止するための層） 第４層；Au＞200Å（第３層Niの酸化を防止す
るための層） 上記の膜厚範囲でAu／Ni／Ｗ／AuGe4層構造
の電極を被着し、N2ガスまたはH2ガス雰囲気中
で、400〜450℃の温度で、３〜５分間の短時間で
オーミツク接触を得た後、400〜460℃の温度で
0.5〜２時間N2ガス雰囲気中で、熱処理を施して
も、ρc＜２×10-6Ω・cm2、Ｈ＜1000Åの如く、殆
んどオーミツク電極の劣化は見られなかつた。
（n+GaAs層へのオーミツク接触を得るための
層） 第２層：50Å＜Ｗ＜200Å（AuGeのBallup抑止
層） 第３層；50Å＜Ni＜200Å（第２層Ｗとの二重膜
によりAuGeのBall upを抑止するための層） 第４層；Au＞200Å（第３層Niの酸化を防止す
るための層） 上記の膜厚範囲でAu／Ni／Ｗ／AuGe4層構造
の電極を被着し、N2ガスまたはH2ガス雰囲気中
で、400〜450℃の温度で、３〜５分間の短時間で
オーミツク接触を得た後、400〜460℃の温度で
0.5〜２時間N2ガス雰囲気中で、熱処理を施して
も、ρc＜２×10-6Ω・cm2、Ｈ＜1000Åの如く、殆
んどオーミツク電極の劣化は見られなかつた。
本発明によれば、オーミツク電極の高耐熱化が
可能であるので、400℃以上の高温でかつこれま
でより長時間の熱処理を経ても、オーミツク電極
の熱劣化を防止できる効果がある。接触抵抗およ
び電極表面の凹凸度に関しては実施例において定
量的に明示した所である。本発明は、特に、微細
加工技術が必要で、かつ、高温プロセスが不可避
であるGaAsICおよびGaAsLSIのソース・ドレイ
ン電極に適用して効果がある。
可能であるので、400℃以上の高温でかつこれま
でより長時間の熱処理を経ても、オーミツク電極
の熱劣化を防止できる効果がある。接触抵抗およ
び電極表面の凹凸度に関しては実施例において定
量的に明示した所である。本発明は、特に、微細
加工技術が必要で、かつ、高温プロセスが不可避
であるGaAsICおよびGaAsLSIのソース・ドレイ
ン電極に適用して効果がある。
第１図はGaAsICに適用するFET部分の構造を
示す断面図である。 １……半絶縁性GaAs基板、２……n+層、３…
…ｎ層、４……SiO2膜、５……AuGe層、６……
Ｗ層、７……Ni層、８……Au層、９……ゲート
電極、１０……PSG膜、１１……配線金属。
示す断面図である。 １……半絶縁性GaAs基板、２……n+層、３…
…ｎ層、４……SiO2膜、５……AuGe層、６……
Ｗ層、７……Ni層、８……Au層、９……ゲート
電極、１０……PSG膜、１１……配線金属。
Claims (1)
- １ ガリウム−ヒ素結晶基板に設けられたｎ型導
電層へのオーミツク電極として、Au−Ge層、Ｗ
層、Ni層およびAu層を順次積層した積層体を用
いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15321284A JPH0231507B2 (ja) | 1984-07-25 | 1984-07-25 | Handotaisochi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15321284A JPH0231507B2 (ja) | 1984-07-25 | 1984-07-25 | Handotaisochi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132572A JPS6132572A (ja) | 1986-02-15 |
| JPH0231507B2 true JPH0231507B2 (ja) | 1990-07-13 |
Family
ID=15557495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15321284A Expired - Lifetime JPH0231507B2 (ja) | 1984-07-25 | 1984-07-25 | Handotaisochi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0231507B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110048753A (ko) * | 2009-11-03 | 2011-05-12 | 삼성전자주식회사 | 사용자 단말 장치, 경로 안내 시스템 및 그 경로 안내 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186671A (ja) * | 1988-01-14 | 1989-07-26 | Toshiba Corp | 化合物半導体装置 |
| US5422307A (en) * | 1992-03-03 | 1995-06-06 | Sumitomo Electric Industries, Ltd. | Method of making an ohmic electrode using a TiW layer and an Au layer |
| US5707478A (en) * | 1993-02-25 | 1998-01-13 | Idemitsu Petrochemical Co., Ltd. | Method for producing thermoplastic resin sheet or film |
| JP3337261B2 (ja) * | 1993-03-04 | 2002-10-21 | 出光石油化学株式会社 | ポリプロピレン樹脂シート又はフィルムの製造方法 |
-
1984
- 1984-07-25 JP JP15321284A patent/JPH0231507B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110048753A (ko) * | 2009-11-03 | 2011-05-12 | 삼성전자주식회사 | 사용자 단말 장치, 경로 안내 시스템 및 그 경로 안내 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6132572A (ja) | 1986-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006286A (ko) | 투명도전막의 제작방법과 그것을 사용한 반도체장치 및 그의 제작방법 | |
| JPH05152569A (ja) | 電界効果型薄膜トランジスタおよびその製造方法 | |
| JPH0463548B2 (ja) | ||
| JPS61166075A (ja) | 半導体装置およびその製造方法 | |
| JPH0231507B2 (ja) | Handotaisochi | |
| JPH0778975A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS58103168A (ja) | 半導体装置 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JPH0147012B2 (ja) | ||
| JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS6160588B2 (ja) | ||
| JPS60126825A (ja) | 半導体装置の製造方法 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 | |
| JPS6350042A (ja) | 多層配線・電極膜構造 | |
| JPS59161072A (ja) | 半導体装置 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JP3062514B2 (ja) | 薄膜トランジスタ | |
| JPH0377661B2 (ja) | ||
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH04155967A (ja) | 半導体装置の製造方法 | |
| JPH01113731A (ja) | 薄膜半導体装置の製造方法 | |
| JPH06163896A (ja) | 絶縁ゲイト型半導体装置とその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |