JPH01113731A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は薄膜半導体装置の製造方法に関し、特に、薄膜
半導体素子の近傍に透明電極コンデンサを配置した構造
において、それらの上に配線用の金属を堆積、パターン
ニングして還元性ガスで処理する際に、透明電極を還元
せずに処理できるようにした薄膜半導体装置の製造方法
に関する。

（従来の技術） 従来より、透明なＩ　ＴＯ（Ｉｎｄｉｕｍ　ＴｌｙｌＯ
ｘｉｄｅ）を電極とした補助記憶用画素コンデンサーを
付加した薄膜トランジスタ液晶デイスプレィが知られて
いる。

これについては、例えばニス・アイ・デイ−１８４、ダ
イジェスト（ＳＩＤ８４ＤＩＧＥＳＴ）、１９８４年第
３１２頁から第３１５頁において、「多結晶シリコンＴ
ＰＴ　（薄膜トランジスタ）を用いた集積化ゲート争バ
スドライバによる２４０　　。

×３６０素子アクティブマトリクスＬＣＤＪと題して論
じられている。

従来技術による薄膜トランジスタ液晶デイスプレィの製
作方法を第３図に示す。

まず、第３図−易に示す工程において、ＳｉＯ□等の透
明な下地絶縁膜１ａを堆積したガラス基板２０上に、ポ
リシリコン膜により薄膜トランジスタのソース・ドレイ
ン領域２、チャネル部３及びゲート絶縁膜９を介しゲー
ト電極４を自己整合方式により形成する。

その後、デイスプレィ動作中に液晶の抵抗率低下により
コントラストが落ちるのを防ぐ目的で、第５図に示すよ
うに、薄膜トランジスタ２１と直列で、かつ液晶２２に
対しては並列に補助記憶用画素コンデンサー２３をつけ
る。なお、第５図において、２５は走査電極線、２６は
信号電極線である。

、　この補助コンデンサーは、デイスプレィの開口率を
下げないためには透明でなければならず、電極には、導
電性を有しかつ透明である必要性から、金属酸化物であ
るＩＴＯが使用される。

すなわち、前記のようにして薄膜トランジスタ２１を形
成した後、これらの全面を覆うように透明絶縁膜１ｂを
堆積し、その上にＩＴＯ電極５ａ。

透明絶縁膜１ｃ、およびＩＴＯ電極５ｂを順次に積層し
て、透明電極コンデンサ部を形成する。

次に、第３図−すに示すように、ソース・ドレイン領域
２上の透明絶縁膜に、配線用金属とのコンタクトのため
の窓６を開け、Ａ１等の金属電極７を全面に堆積する。

更に、ホトリソグラフィー技術により、第３図−〇に示
すように、リン酸系のエツチング液を使用してＡ！電極
７をパターンニングする。これにより、チャネル部（能
動領域）３及びＩＴＯ透明電極５ａ、５ｂの上のＡ！が
取り除かれる。

以上の工程によって、薄膜トランジスタおよび補助コン
デンサが形成されるが、Ａ！電極７とソース・ドレイン
領域２のコンタクト部との接続をより良好なオーミック
接続とするためには、水素熱処理をするのが望ましい。

さらにまた、薄膜トランジスタ２１のしきい値電圧を下
げるために、チャネル部３にプラズマ状態で活性化した
水素を導入し、ポリシリコンのダングリングボンドに水
素原子を結合させるプラズマ水素処理を行なうことも望
ましい。

（発明が解決しようとする問題点） 従来の薄膜トランジスタ液晶デイスプレィにおいては、
前述のように２工程の水素（還元）処理が望ましいが、
これら２つの水素処理を行なうと、金属酸化物であるＩ
ＴＯが還元されてしまい、コンデンサ電極５ａ、５ｂの
光の透過率が低下するという問題の発生が予測される。

また、Ａ！等の金属電極は、プラズマ水素処理の際にお
ける水素の侵入をしゃ断するため、第３図−すのように
、Ａ！電極７が基板全面を覆うように残した状態で水素
処理をすることはできず、結局従来は、ＩＴＯ電極の還
元なしでは、プラズマ水素処理はできない構造および製
法となっていた。

本発明の目的は、ＩＴＯ５が水素により還元されること
を効果的に防止しながら、半導体素子のプラズマ水素処
理をするようにした、半導体装置の製造方法を提供する
ことである。

（問題点を解決するための手段） 上記目的を達成するために、本発明では以下のような工
程を採用した。

（１）半導体素子と透明電極コンデンサ部の少なくとも
下側電極および誘電体層が形成された絶縁性基板表面に
金属電極を全面に堆積する。

（２）その後の第１の金属電極パターンニング工程では
、半導体素子のチャネル部（能動領域）の上に位置する
金属電極は取り除くが、コンデンサ部の透明電極上の金
属電極は残しておく。

（３）水素熱処理、プラズマ水素処理などの還元処理を
行なう。

（４）次に、第２の金属電極パターンニング工程におい
て、透明電極上の金属電極を除去する。

（作　用） 第１の金属電極パターンニング工程において、チャネル
部（能動領域）の」二に位置するＡ！が取り除かれてい
るため、プラズマ水素処理において活性化した水素はチ
ャネル部にまで達することができ、ポリシリコンのダン
グリングボンドと結合し薄膜トランジスタのしきい値電
圧を下げることができる。

また一方、透明電極上に堆積した金属電極は残されてい
るので、この還元処理工程における水素の透明電極への
影響をなくし、透明電極が水素により還元されてその透
過率が低下するのを防ぐことができる。

最後に、透明電極上の金属電極を再度ホトリソグラフィ
により取り除く（必要な場合には、さらにコンデンサ部
の」二側透明電極を形成する）ことにより、透明電極を
有する透明な補助記憶用画素コンデンサーが形成される
。

（実施例） 以下、本発明の一実施例を第１図により説明する。

まず、第１図−ａで説明する。

透明なシリコン酸化膜（ＳｉＯ□）を下地絶縁膜１ａと
して堆積したガラス基板２０上に、減圧ＣＶＤ炉により
Ｓ　Ｉ　Ｈ４（モノシラン）を分解して堆積し、その後
６００℃で熱処理することによりポリシリコン膜が得ら
れる。

ホトリソグラフィによりポリシリコンの島状のパターン
を形成したのち、常圧ＣＶＤ炉により、Ｓ　Ｌ　Ｈ４酸
化法でゲート絶縁膜９を堆積する。次に、減圧ＣＶＤ炉
によりＳ　ｉＨ４を分解して基板上に堆積したのち、ホ
トリソグラフィによりポリシリコン・ゲート電極４を形
成する。

そして、ポリシリコン領域にＰ（リン）イオンを打込み
、打込みイオンの活性化熱アニールを行なってソース１
．ドレイン領域２およびゲート領域４を形成する。この
上に保護膜である絶縁膜１０ａを形成する。

補助記憶用画素コンデンサーの１ＴＯ透明電極５ａ、５
ｂは、マグネトロンスパッタ法により、透明絶縁膜１０
ａの上にＩＴＯを堆積し、ホトリソグラフィによりパタ
ーンニングして形成する。

対向する透明電極５ａ、５ｂの間の絶縁膜１０ｂは、常
圧ＣＶＤ炉により、なるべくはＴＰＴ２１の保護膜と同
時にＳ　ｉＨｉ、酸化法で形成する。

次に、第１図−ｂに示すように、ソース・ドレイン領域
２上の絶縁膜１０ａ、１０ｂにＡｌ電極用のコンタクト
窓６をホトリソグラフィにより開け、その後Ａｌ電極７
をマグネトロンスパッタ法で形成する。

第１図−Ｃで示すように、ホトリソグラフィーにより、
薄膜トランジスタのチャネル部３の上部のＡｌ電極７を
リン酸系のＡｌエツチング液で除去する。

その後、ソースφドレイン領域２のコンタクト部のＡｌ
電極７との接続を、より良好なオーミック接続とするた
めに、４５０℃の水素雰囲気中で１５分間の水素熱処理
を行う。なお、この水素熱処理は、Ａｌ電極７を形成し
たのち直ちに（第１図−ｂの段階で）行なっても、特に
問題は生じない。

次に、薄膜トランジスタのチャネル部３に水素を導入す
るプラズマ水素処理のために、２８０℃、高周波損失３
００Ｗ　（ワット）の水素プラズマ雰囲気中に保持して
処理する。

最後に、ホトリソグラフィによりＩＴＯ電極５ａ、５ｂ
上のＡｌをＩＴＯ膜に対し選択性のあるエツチング液で
あるアルカリ水溶液で除去すると、第１図−ｄに示す構
造になる。

第２図は、薄膜トランジスタの形成において、ゲート電
極４とソース・ドレイン領域２の構成（位置関係）を逆
にした逆スタガ構造の薄膜トランジスタに対して本発明
を適用した実施例である。

第２図−ａで示す構造において、第１図と異なる点は、
ゲート電極４とソース・ドレイン領域２の構成を上下逆
にした点と、ゲート絶縁膜９とソース・ドレイン領域２
の間に低不純物濃度ポリシリコン膜１１を介在させてチ
ャネル部を形成した点である。

第２図−ａは、薄膜トランジスタ２１および補助コンデ
ンサの上にＡｌ電極７をマグネトロンスパッタ法で形成
後、チャネル部３の上部にあるＡｌのみを取り除いた状
態を示す図であり、第１図−Ｃに対応するものである。

その後、前述と同様にして水素熱処理及びプラズマ水素
処理を行ない、さらに、ＩＴＯ透明電極５上のＡｌ　７
を除去すると、第２図−ｂの構造になる。

第４図は、第１図に比べて、製造工程を一部逆転した実
施例を示す。

本実施例では、第１図−ａに示したようにコンデンサ部
の誘電体およびＴＰＴの保護絶縁膜となる絶縁膜１０ｂ
を形成したのち、コンデンサの上側透明電極５ｂを形成
する前に、第４図−ａに示すように、ホトリソグラフィ
によりコンタクト窓６をあけてＡｌ電極７を形成する。

次に、薄膜トランジスタの能動領域であるチャネル部３
の上部のＡ１を除去したのち、水素熱処理、水素プラズ
マ処理を行なう。ＩＴＯ下側電極５ａ上のＡＺ　７を除
去したのち、ＩＴＯ上側電極５ｂを、一方のＡ！電極７
に導電接続するように形成すれば、第４図−ｂの構造が
得られる。

以上に図示、説明した実施例においては、配線用金属と
してＡＺを使用しているが、それ以外の金属、例えば、
Ｔｉ（チタン）、Ｚｒ（シリコニウム）、Ｈｆ（ハフニ
ウム）、■（バナジウム）、Ｎｂにオブ）、Ｔａ（タン
タル）、Ｃｒ（クロム）、Ｍｏ’（モリブデン）、Ｗ（
タングステン）等、あるいはそれらのシリサイドでも可
能である。

透明電極膜についても、ＩＴＯ以外に、ＳｎＯ（酸素ス
ズ）、■ｎ２０３　（酸化インジラム）　、ＺｎＯ（酸
化亜鉛）等でも実施可能である。

半導体層としては、多結晶シリコン以外に単結晶シリコ
ンや非晶質シリコン、ゲルマニウムなど他の半導体材料
も使用できる。

（発明の効果） 本発明によれば、透明電極材料として用いられる金属酸
化物を還元せずに、つまり金属酸化物の光透過率を低下
することなしに、薄膜トランジスタのチャネル部のプラ
ズマ水素（還元）処理をすることができ、薄膜トランジ
スタのしきい値電圧を下げることができる効果がある。

換言すると、本発明は、金属酸化物で補助記憶コンデン
サーの透明電極を形成した薄膜トランジスタ装置におい
て、プラズマ水素処理によるしきい値電圧の低下と透明
電極コンデンサ部の光透過率保持とを両立させることが
できる。

【図面の簡単な説明】

第１．２．４図はそれぞれ本発明の実施例の製造工程を
示す断面図である。 第３図は従来例から予想される薄膜半導体装置の製造工
程を示す断面図である。 第５図は液晶デイスプレィの１画素分の構成を示す回路
図である。 １ａ・・・下地絶縁膜、２・・・ソース・ドレイン領域
、３・・・チャネル部、４・・・ゲート電極、５ａ、５
ｂ・・・ＩＴＯ電極、６・・・コンタクト窓、７・・・
Ａ！電極、９・・・ゲート絶縁膜、１０ａ、１０ｂ・・
・絶縁膜、１１・・・低濃度ポリシリコン膜

Claims (6)

【特許請求の範囲】
1. （１）絶縁性基板と、絶縁性基板上に互いに近接して配
   置された薄膜半導体素子および透明電極コンデンサ部と
   を有する薄膜半導体装置の製造方法において、 絶縁性基板上に絶縁性保護膜で覆われれた薄膜半導体素
   子およびコンデンサ部の下側の透明電極と誘電体を形成
   する工程と、 絶縁性保護膜に薄膜半導体素子のコンタクト用穴を形成
   する工程と、 これらの上面全体に電極金属膜を形成する工程と、 前記透明電極上の電極金属膜は残すようにして、前記薄
   膜半導体素子の能動領域上の電極金属膜を除去する工程
   と、前記薄膜半導体素子の能動領域の還元処理を行う工
   程と、 少なくとも前記透明電極上に残した電極金属膜を除去し
   て薄膜半導体素子の電極を形成する工程と、 前記コンデンサ部の下側の透明電極に対向して前記誘電
   体上にコンデンサ部の上側の透明電極を形成する工程と
   よりなることを特徴とする薄膜半導体装置の製造方法。
2. （２）前記絶縁性保護膜とコンデンサ部の誘電体とは同
   一の工程で形成されることを特徴とする特許請求の範囲
   第１項記載の薄膜半導体装置の製造方法。
3. （３）コンデンサ部の上側の透明電極は薄膜半導体素子
   の電極に重なって、これと導電接続されることを特徴と
   する特許請求の範囲第１または第２項記載の薄膜半導体
   装置の製造方法。
4. （４）還元処理は、水素を含む雰囲気中で行われること
   を特徴とする特許請求の範囲第１ないし第３項のいずれ
   かに記載の薄膜半導体装置の製造方法。
5. （５）絶縁性基板と、絶縁性基板上に互いに近接して配
   置された薄膜半導体素子および透明電極コンデンサ部と
   を有する薄膜半導体装置の製造方法において、 絶縁性基板上に絶縁性保護膜で覆われれた薄膜半導体素
   子および一対の透明電極と誘電体よりなるコンデンサ部
   を形成する工程と、 絶縁性保護膜に薄膜半導体素子のコンタクト用穴を形成
   する工程と、 これらの上面全体に電極金属膜を形成する工程と、 前記透明電極上の電極金属膜は残すようにして、前記薄
   膜半導体素子の能動領域上の電極金属膜を除去する工程
   と、 前記薄膜半導体素子の能動領域の還元処理を行う工程と
   、 少なくとも前記透明電極上に残した電極金属膜を除去し
   て薄膜半導体素子の電極を形成する工程とよりなること
   を特徴とする薄膜半導体装置の製造方法。
6. （６）前記絶縁性保護膜とコンデンサ部の誘電体とは同
   一の工程で形成されることを特徴とする特許請求の範囲
   第５項記載の薄膜半導体装置の製造方法。