JP4149609B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4149609B2 JP4149609B2 JP11288799A JP11288799A JP4149609B2 JP 4149609 B2 JP4149609 B2 JP 4149609B2 JP 11288799 A JP11288799 A JP 11288799A JP 11288799 A JP11288799 A JP 11288799A JP 4149609 B2 JP4149609 B2 JP 4149609B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- active layer
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010408 film Substances 0.000 claims description 201
- 239000002184 metal Substances 0.000 claims description 81
- 229910052751 metal Inorganic materials 0.000 claims description 81
- 229910021332 silicide Inorganic materials 0.000 claims description 57
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 57
- 239000012535 impurity Substances 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052748 manganese Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- -1 one of Co Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタの製造方法に関する。さらに詳しくは、とくに薄膜トランジスタのチャンネル領域にオフセット領域を形成して薄膜トランジスタのオフ時、薄膜トランジスタのチャンネルを通じて流れる漏洩電流を減少させることができる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
多結晶シリコンを用いる薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）は、スイッチング（Switching）特性が優秀であり、非晶質シリコンを用いた薄膜トランジスタより小さい面積で形成することができる。また、これはアクチブマトリックス液晶表示装置で画素のオン／オフを制御する薄膜トランジスタを小さくするので、液晶表示装置の画素を駆動する駆動回路を薄膜トランジスタと同一の基板に形成することができる。
【０００３】
しかし、多結晶シリコン薄膜トランジスタを用いた液晶表示装置は、駆動回路を同一基板に形成することができる反面、薄膜トランジスタのオフ時、オフ特性の低下で漏洩電流が発生するという問題点がある。
【０００４】
薄膜トランジスタのチャンネル領域に非ドーピングされたり、低濃度の不純物でドーピングされたオフセット（offset）領域を形成して薄膜トランジスタのオフ時、ドレインおよびソースからゲートに流れる漏洩電流であるオフ電流を減少させることが知られている。
【０００５】
漏洩電流を低減させるための低濃度ドーピングされたオフセット領域を形成した従来の多結晶シリコン薄膜トランジスタを添付した図面を用いて説明するとつぎの通りである。
【０００６】
図１７は従来の多結晶シリコンからなるゲート電極を有する薄膜トランジスタの構造を示す断面図である。
【０００７】
この薄膜トランジスタの製造方法は、まずガラス材質からなる基板１にバッファ層２を形成する。ついでバッファ層２の上面に多結晶シリコンを形成したのち、写真食刻工程を用いて多結晶シリコンをパターニングして活性層３を形成する。そして活性層３の上面に絶縁物質であるシリコン酸化膜を沈積してゲート酸化膜４を形成する。ついでゲート酸化膜４の上面に多結晶シリコンを沈積したのち、写真食刻工程を用いて多結晶シリコンをパターニングしてゲート電極５を形成する。
【０００８】
つぎにゲート電極５を形成したのち、ゲート電極５をマスクとして使用して活性層３に低濃度の不純物をドーピングする。続いてゲート電極５を高温雰囲気に酸化させて所定の厚さで酸化膜６を形成したのち、酸化膜６をマスクとして使用して、活性層３の両側に高濃度の不純物をドーピングする。低濃度および高濃度の不純物のドーピングにより活性層３に低濃度でドーピングされたオフセット領域IIおよび高濃度でドーピングされたドレインおよびソース領域３ａが形成される。すなわち、活性層３は不純物がドーピングされていないチャンネルＩ、オフセット領域IIおよび電気信号を受ける（印加される）ためのドレインおよびソース領域３ａが形成される。
【０００９】
ドレインおよびソース領域３ａは、活性層３に形成されたオフセット領域IIによりゲート電極５と離隔されているので、一定電位を有するドレイン端子またはソース端子からゲート電極５に及ぼす電界の影響が減少されて薄膜トランジスタがオフのとき、ドレイン端子とソース端子とのあいだの漏洩電流は減少されて、薄膜トランジスタのオフ電流特性を向上させることができる。
【００１０】
しかしながら、このような従来の多結晶シリコンを用いる薄膜トランジスタの製造方法では、ゲート電極を高温で酸化させて形成された酸化膜を用いてオフセットが形成されるので、高温で液晶表示装置の基板が変形する。また、その変形により液晶表示装置の信頼性が低下し、活性層にドーピングされた不純物が活性化されて正確なプロファイルを形成することができない。ゲート電極として導電性を向上させるために、高濃度で不純物が注入された多結晶シリコンを用いるが、多結晶シリコンは高い比抵抗を有するので、大面積の液晶表示素子に適用できないという問題点を有している。
【００１１】
図１８は従来の金属からなるゲート電極を有する薄膜トランジスタの構造を示す断面図であり、その製造方法はつぎの通りである。
【００１２】
図１７の薄膜トランジスタの製造方法と同様に、ガラス材質からなる基板１にバッファ層２および多結晶シリコンを形成したのち、写真食刻工程を用いて多結晶シリコンをパターニングして活性層３を形成する。そして活性層３の上面に絶縁物質であるシリコン酸化膜を沈積してゲート酸化膜４を形成する。ついでゲート酸化膜４の上面に金属物質を沈積したのち、写真食刻工程を用いて金属ゲート電極７を形成する。つぎに金属ゲート電極７を形成したのち、金属ゲート電極７をマスクとして使用して、活性層３に低濃度の不純物をドーピングする。続いて金属ゲート電極７の周りに感光膜パターンＰＲを形成し、その感光膜パターンＰＲをマスクとして使用して、活性層３に両側に高濃度の不純物をドーピングする。したがって、低濃度および高濃度の不純物ドーピングにより活性層３に低濃度でドーピングされたオフセット(offset)領域IIおよび高濃度でドーピングされたドレインおよびソース領域３ａが形成される。すなわち、活性層３は不純物がドーピングされないチャンネル領域Ｉ、オフセット領域IIおよび電気信号を受ける（印加される）ためのドレインおよびソース領域３ａが形成される。
【００１３】
しかし、このような金属ゲート電極を有する薄膜トランジスタの製造方法は、従来の多結晶シリコンをゲート電極に形成した薄膜トランジスタに比べてゲート電極の導電性を向上させることができるが、オフセット領域を形成するための感光膜パータンのために追加的なマスクが必要になるという問題点を有している。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、金属または多結晶シリコンでゲート電極を形成し、ゲート電極の周りに低温の熱処理によりシリサイドを形成し、形成されたシリサイドによりオフセット領域を形成することにより、低い比抵抗のゲート電極を有し、基板の変形が発生せず、液晶表示装置の信頼性を向上させることができる薄膜トランジスタの製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、基板にシリコンの活性層を形成する工程、前記活性層にゲート酸化膜を形成する工程、前記ゲート酸化膜にＣｏ、Ｃｒ、ＮｉまたはＭｎで作製されたゲート電極およびＭｏ、Ｔｉ、Ｗ、Ｚｒ、ＳｉＯ 2 またはＳｉＮ x で作製された第１膜の積層体を形成する工程、前記ゲート酸化膜上に前記積層体を覆うシリコン膜を形成する工程、前記積層体およびシリコン膜を３００〜５００℃で熱処理して前記ゲート電極の側面にシリサイドを形成する工程、前記シリコン膜を除去する工程、前記活性層に不純物を高濃度ドーピングする工程、前記シリサイドを除去する工程および前記活性層に不純物を低濃度ドーピングする工程を含むことを特徴とする。
【００１６】
また、本発明の薄膜トランジスタの製造方法は、基板にシリコンの活性層を形成する工程、前記活性層にゲート酸化膜を形成する工程、前記ゲート酸化膜にＭｏ、Ｔｉ、ＷまたはＺｒで作製されたゲート電極およびＣｏ、Ｃｒ、ＮｉまたはＭｎで作製された第２金属膜の積層体を形成する工程、前記活性層に不純物を高濃度ドーピングする工程、前記ゲート酸化膜上に前記積層体を覆うシリコン膜を形成する工程、前記積層体およびシリコン膜を３００〜５００℃で熱処理して前記第２金属膜の側面にシリサイドを形成する工程と、前記シリコン膜を除去する工程および前記活性層に不純物を低濃度ドーピングする工程を含むことを特徴とする。
【００２４】
【発明の実施の形態】
本発明の第１の薄膜トランジスタの製造方法は、基板にバッファ層、活性層およびゲート酸化膜を順次形成する工程、ゲート酸化膜に金属膜を形成したのち、金属膜をパターニングして金属ゲート電極を形成する工程、金属ゲート電極およびゲート酸化膜にシリコン膜を形成したのち、シリコン膜を基準温度で熱処理して金属ゲート電極の周りにシリサイド膜を形成する工程、シリコン膜を除去したのち、シリサイド膜をマスクとして使用して、活性層に高濃度の不純物をドーピングしてドレインおよびソース領域を形成する工程、ならびにドレインおよびソース領域を形成したのち、シリサイド膜を除去して金属ゲート電極をマスクとして使用して活性層に低濃度の不純物をドーピングしてオフセット領域を形成する工程を備えている。
【００２５】
本発明の第２の薄膜トランジスタ製造方法は、基板にバッファ層、活性層およびゲート酸化膜を順次形成する工程、ゲート酸化膜の上面にゲート電極を形成する工程、ゲート電極をマスクとして使用して活性層にオフセット領域を形成するために低濃度の不純物をドーピングする工程、ゲート電極およびゲート酸化膜に第１膜を形成したのち、その第１膜を基準温度で熱処理してゲート電極の周りにシリサイド膜を形成する工程、およびシリサイド膜をマスクとして使用して活性層に高濃度の不純物をドーピングしてドレインおよびソース領域を形成する工程を備えている。
【００２６】
本発明の第３の薄膜トランジスタの製造方法は、基板にバッファ層、活性層およびゲート酸化膜を順次形成する工程、ゲート酸化膜に金属膜および第１膜を順次形成したのち、その金属膜および第１膜をパターニングする工程、パターニングされた金属膜と第１膜およびゲート酸化膜にシリコン膜を形成したのち、そのシリコン膜を基準温度で熱処理してパターニングされた金属膜の側面にシリサイド膜を形成する工程、シリコン膜を除去したのち、シリサイド膜をマスクとして使用して活性層に高濃度の不純物をドーピングしてドレインおよびソース領域を形成する工程、ならびに前記ドレインおよびソース領域を形成したのち、シリサイド膜および第１膜を除去してパターニングされた金属膜をマスクとして使用して活性層に低濃度の不純物をドーピングしてオフセット領域を形成する工程を備えている。
【００２７】
本発明の第４の薄膜トランジスタの製造方法は、基板にバッファ層、活性層およびゲート酸化膜を順次形成する工程、ゲート酸化膜に第１金属膜および第２金属膜を順次形成したのち、その第１、２金属膜をパターニングする工程、パターニングされた第１、２金属膜をマスクで使用して活性層にオフセット領域を形成するために低濃度の不純物をドーピングする工程、パターニングされた第１、２金属膜およびゲート酸化膜にシリコン膜を形成したのち、そのシリコン膜を基準温度で熱処理してパターニングされた第２金属膜の周りにシリサイド膜を形成する工程およびシリコン膜を除去したのち、シリサイド膜をマスクとして使用して、活性層に高濃度の不純物をドーピングしてドレインおよびソース領域を形成する工程を備えている。
【００２８】
また、本発明にかかわる薄膜トランジスタは、基板上に順次形成されたバッファ層、活性層およびゲート酸化膜と、前記ゲート酸化膜の上面に形成されるゲートと、前記ゲートより大きくその上面に形成される第１膜パターンと、前記第１膜パターンと同じ大きさで構成される活性層のチャンネル領域と、前記活性層の両端に形成されるドレインおよびソース領域と、前記活性層のチャンネル領域とドレインおよびソース領域のあいだに形成されるオフセット領域とを有する。
【００２９】
以下、本発明の望ましい実施の形態を添付図面を参照して説明する。
【００３０】
図１〜図３は本発明の第１の実施の形態にかかわる薄膜トランジスタの製造方法を順次示す断面図である。
【００３１】
図１（ａ）に示したように、基板１１にバッファ層１２、活性層１３およびゲート酸化膜１４を順次形成する。図１（ｂ）および図１（ｃ）に示されるように、ゲート酸化膜１４の面に金属膜１５を形成したのち、写真食刻工程を用いて金属膜１５に感光膜パターンＰＲを形成する。感光膜パターンＰＲを食刻用マスクとして、金属膜１５を食刻して金属ゲート電極１５ａを形成する。ついで図２（ａ）に示されるように、金属ゲート電極１５ａおよびゲート酸化膜１４の面にシリコン膜１６を形成したのち、基準温度、すなわち、３００〜５００℃の低温で熱処理して所定の厚さを有するシリサイド膜１５ｂを形成する。シリサイド膜１５ｂは金属ゲート電極１５ａの外表面に形成される。
【００３２】
ここで、前記金属ゲート電極１５ａは、その周りに低温である３００〜５００℃でシリサイド膜１５ｂを容易に形成させるために、Ｃｏ、Ｃｒ、Ｉｒ、Ｍｎ、Ｎｉ、ＰｄおよびＰｔのうちの一つの材質から作製すべきである。金属ゲート電極１５ａの周りに充分な厚さのシリサイド膜１５ｂが形成されると、図２（ｂ）に示したようにシリコン膜１６を食刻工程を使用して全面除去し、シリサイド膜１５ｂをマスクとして使用して、活性層１３に高濃度の不純物をドーピングしてドレインおよびソース領域１３ａを形成する。ドレインおよびソース領域１３ａを形成したのち、図３に示したように食刻工程を用いてシリサイド膜１５ｂを除去し、金属ゲート電極１５ａをマスクとして使用して、活性層１３に低濃度で不純物をドーピングして低濃度の不純物を有するオフセット領域IIを形成する。なお、Ｉはチャネル領域である。
【００３３】
つぎに図４〜図６は本発明の第２の実施の形態にかかわる薄膜トランジスタの製造方法を順次示した断面図である。
【００３４】
図４（ａ）に示されるように、基板２１にバッファ層２２、活性層２３およびゲート酸化膜２４を形成する工程は第１の実施の形態の図１（ａ）と同一である。図４（ｂ）〜（ｃ）に示したように、ゲート酸化膜２４にシリコン膜２５を形成したのち、写真食刻工程を用いてシリコン膜２５に感光膜パターンＰＲを形成し、感光膜パターンＰＲを食刻用マスクとして使用して、シリコン膜２５を食刻してシリコンゲート電極２５ａを形成する。図５（ａ）に示されるように、シリコンゲート電極２５ａをマスクとして使用して、活性層２３に低濃度で不純物をドーピングして低濃度ドーピング領域２３ａを形成する。図５（ｂ）に示されるように、シリコンゲート電極２５ａおよびゲート酸化膜２４に金属膜２６を形成したのち、基準温度で熱処理してシリサイド膜２５ｂを形成する。図６に示したように、金属膜２６を食刻工程を用いて全面除去したのち、シリサイド膜２５ｂをマスクとして使用して、活性層２３に高濃度の不純物をドーピングしてドレインおよびソース領域２３ｂを形成する。したがって、活性層２３には高濃度の不純物がドーピングされたドレインおよびソース領域２３ｂ、低濃度の不純物がドーピングされたオフセット領域IIおよびチャンネル領域Ｉが形成される。
【００３５】
ここでは、ゲート電極としてシリコンを使用し、その上面に金属膜２６を形成したが、本発明においては、ゲート電極として金属物質を使用して、その上面にシリコン膜２６を形成することもできる。金属物質は、Ｃｏ、Ｃｒ、Ｉｒ、Ｍｎ、Ｎｉ、ＰｄおよびＰｔのうちの一つを使用できる。
【００３６】
本発明の第２の実施の形態の製造方法は、ゲート電極２５ａをマスクとして使用して、活性層２３に低濃度の不純物をドーピングしたのちに、高濃度の不純物をドーピングしている。これに対し、第１の実施の形態では、シリサイド膜１５ｂをマスクとして使用して、高濃度の不純物をドーピングして活性層１３にドレインおよびソース領域１３ａを形成したのち、シリサイド膜１５ｂを除去し、ついで低濃度の不純物をドーピングしてオフセット領域IIを形成している。このため、シリサイド膜１５ｂを除去するとき、金属ゲート電極１５ａの内部に形成されたシリサイド膜も除去されるから、シリサイド膜１５ｂを除去したのち、金属ゲート電極１５ａの長さが短くなる。したがって、第１の実施の形態では、長さが短くなった金属ゲート電極１５ａをマスクとして使用して、低濃度の不純物を形成するので、より大きいオフセット領域IIを形成することに比べて、第２の実施の形態では、小さいオフセット領域IIを形成することができる。
【００３７】
つぎに図７〜図１１は本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【００３８】
基準温度は３００〜５００℃の低温である。金属膜３５は、この低温である３００〜５００℃の熱処理条件で、シリサイド膜３５ｂの形成が容易な材質であるＣｏ、Ｃｒ、ＭｎおよびＮｉのうちの一つの金属から作製される。第１膜は、低温である３００〜５００℃の熱処理条件で、シリサイド膜３５ｂの形成が難しいＭｏ、Ｔｉ、ＷおよびＺｒのうちの一つの金属または非金属のＳｉＯ2およびＳｉＮxのうちの一つの絶縁物質で構成することができる。
【００３９】
図７（ａ）、図７（ｂ）、図８（ａ）および図８（ｂ）に示したように、まず基板３１にバッファ層３２、活性層３３、ゲート酸化膜３４、金属膜３５および第１膜３６を順次形成する。ついで第１膜３６に感光膜パターンＰＲを形成したのち、感光膜パターンＰＲを食刻用マスクとして使用して、金属膜３５と第１膜３６を食刻して金属ゲート電極３５ａを形成して、同時にパターニングされた第１膜３６ａを形成する。パターニングされた第１膜３６ａは、金属であるＭｏ、Ｔｉ、ＷまたはＺｒなどで形成する場合には、金属ゲート電極３５ａとともにゲート電極で使用できる。または非金属のＳｉＯ2またはＳｉＮxなどの絶縁物質で形成する場合は、金属ゲート電極３５ａの保護膜として使用することができる。
【００４０】
図９（ａ）に示したように、パターニングされた第１膜３６ａおよびゲート酸化膜３４上の上面にシリコン膜３７を形成したのち、基準温度で熱処理して金属ゲート電極３５ａの両側面にシリサイド膜３５ｂを形成する。ここで、金属ゲート電極３５ａは低温である３００〜５００℃でシリサイド膜の形成が容易であり、パターニングされた第１膜３６ａはシリサイド膜形成が難しい材質からなる。シリサイド膜３５ｂは金属ゲート電極３５ａの両側面のみに形成される。
【００４１】
図９（ｂ）に示したように、シリサイド膜３５ｂが形成されたのち、食刻工程を用いてシリコン膜３７を食刻して除去し、シリサイド膜３５ｂをマスクとして使用して、活性層３３に高濃度の不純物をドーピングしてドレインおよびソース領域３３ａを形成する。図１０（ａ）および図１０（ｂ）に示したように、ドレインおよびソース領域３３ａを形成したのち、食刻工程を用いてパターニングされた第１膜３６ａおよびシリサイド膜３５ｂを食刻して除去する。ついで金属ゲート電極３５ａをマスクとして使用して、活性層３３に低濃度の不純物をドーピングしてオフセット領域IIを形成する。
【００４２】
このとき、シリサイド膜３５ｂは、図９（ａ）〜（ｂ）に示されるように、金属ゲート電極３５ａの内部にも形成され、シリサイド膜３５ｂを除去することにより、図１０（ａ）の金属ゲート電極３５ａの長さは図８（ｂ）の金属ゲート電極３５ａの長さより短くなるので、金属ゲート電極３５ａをマスクとして使用して、低濃度の不純物をドーピングすると、図１０（ｂ）に示されるように、より大きいオフセット領域IIを形成させることができる。
【００４３】
一方、図１０（ａ）でパターニングされた第１膜３６ａは、シリサイド膜３５ｂと同時に除去したが、これは必ず同時に除去する必要はない。シリサイド膜３５ｂだけを除去すれば、薄膜トランジスタは、図１１に示したようにパターニングされた第１膜３６ａを含む構成からなり、この場合には、金属ゲート電極３５ａより少し大きいパターニングされた第１膜３６ａにより、低濃度の不純物のドーピングが妨害されて図１０（ｂ）より小さいオフセット領域IIａを形成することができる。
【００４４】
つぎに図１２〜図１６は本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【００４５】
図１２（ａ）、図１２（ｂ）、図１３（ａ）および図１３（ｂ）に示したように、まず基板４１にバッファ層４２、活性層４３、ゲート酸化膜４４、第１金属膜４５、第２金属膜４６を順次形成する。ついで第２金属膜４６に感光膜パターンＰＲを形成したのち、感光膜パターンＰＲを食刻用マスクとして使用して、第１金属膜４５と第２金属膜４６を食刻して金属ゲート電極４５ａを形成し、同時にパターニングされた第２金属膜４６ａを形成する。図１４（ａ）に示したように、パターニングされた第２金属膜４６ａをマスクとして使用して、活性層４３に低濃度の不純物をドーピングして低濃度領域４３ａを形成する。図１４（ｂ）に示したように、パターニングされた第２金属膜４６ａおよびゲート酸化膜４４の上面にシリコン膜４７を形成したのち、低温の３００〜５００℃で熱処理してパターニングされた第２金属膜４６ａの両側面にシリサイド膜４６ｂを形成する。第１金属膜４５ａは低温の３００〜５００℃でシリサイド膜の形成が難しく、第２金属膜４６ａはシリサイド膜の形成が容易な材質からなるので、シリサイド膜４６ｂは、パターニングされた第２金属膜４６ａの上部および両側面に形成される。
【００４６】
図１４（ｂ）に示したように、シリサイド膜４６ｂが形成されたのち、食刻工程を用いてシリコン膜４７を食刻して除去し、シリサイド膜４６ｂをマスクとして使用して、活性層４３に高濃度の不純物をドーピングしてドレインおよびソース領域４３ｂを形成する。したがって、活性層４３に高濃度の不純物でドーピングされたドレインおよびソース領域４３ｂ、低濃度の不純物でドーピングされたオフセット領域IIおよびチャンネルＩが形成される。
【００４７】
なお、第４の実施の形態の薄膜トランジスタの製造方法では、図１６に示されるようにドレインおよびソース領域を形成したのち、食刻工程を用いてシリサイド膜４６ｂおよびパターニングされた第２金属膜４６ａを除去することもできる。
【００４８】
本発明の第４の実施の形態による製造方法において、基準温度は３００〜５００℃の低温である。金属ゲート電極４５ａは、低温である３００〜５００℃の熱処理条件で、シリサイド膜４６ｂの形成が難しいＭｏ、Ｔｉ、ＷまたはＺｒなどの金属からなり、金属ゲート電極４５ａの上部にパターニングされた第２金属膜４６ａは、シリサイド膜４６ｂの形成が容易な材質であるＣｏ、Ｃｒ、ＭｎまたはＮｉなどの金属で形成される。
【００４９】
【発明の効果】
本発明の薄膜トランジスタの製造方法によれば、ゲート電極の周りに低温の熱処理によりシリサイド膜を形成したのち、形成されたシリサイド膜により活性層にオフセット領域を形成するので、製造された薄膜トランジスタは、ゲート電極は低い比抵抗を有し、基板の変形が発生せず、液晶表示装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図２】本発明の第１の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図３】本発明の第１の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図４】本発明の第２の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図５】本発明の第２の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図６】本発明の第２の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図７】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図８】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図９】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１０】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１１】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１２】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１３】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１４】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１５】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１６】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１７】従来の多結晶シリコンで形成されたゲート電極を有する薄膜トランジスタの構造を示す断面図である。
【図１８】従来の金属で形成されたゲート電極を有する薄膜トランジスタの構造を示す断面図である。
【符号の説明】
１１ 基板
１２ バッファ層
１３ 活性層
１３ａ ドレインおよびソース領域
１４ ゲート酸化膜
１５ 金属膜
１５ａ 金属ゲート電極
１５ｂ シリサイド膜
１６ シリコン膜
Ｉ チャンネル領域
II オフセット領域
【発明の属する技術分野】
本発明は薄膜トランジスタの製造方法に関する。さらに詳しくは、とくに薄膜トランジスタのチャンネル領域にオフセット領域を形成して薄膜トランジスタのオフ時、薄膜トランジスタのチャンネルを通じて流れる漏洩電流を減少させることができる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
多結晶シリコンを用いる薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）は、スイッチング（Switching）特性が優秀であり、非晶質シリコンを用いた薄膜トランジスタより小さい面積で形成することができる。また、これはアクチブマトリックス液晶表示装置で画素のオン／オフを制御する薄膜トランジスタを小さくするので、液晶表示装置の画素を駆動する駆動回路を薄膜トランジスタと同一の基板に形成することができる。
【０００３】
しかし、多結晶シリコン薄膜トランジスタを用いた液晶表示装置は、駆動回路を同一基板に形成することができる反面、薄膜トランジスタのオフ時、オフ特性の低下で漏洩電流が発生するという問題点がある。
【０００４】
薄膜トランジスタのチャンネル領域に非ドーピングされたり、低濃度の不純物でドーピングされたオフセット（offset）領域を形成して薄膜トランジスタのオフ時、ドレインおよびソースからゲートに流れる漏洩電流であるオフ電流を減少させることが知られている。
【０００５】
漏洩電流を低減させるための低濃度ドーピングされたオフセット領域を形成した従来の多結晶シリコン薄膜トランジスタを添付した図面を用いて説明するとつぎの通りである。
【０００６】
図１７は従来の多結晶シリコンからなるゲート電極を有する薄膜トランジスタの構造を示す断面図である。
【０００７】
この薄膜トランジスタの製造方法は、まずガラス材質からなる基板１にバッファ層２を形成する。ついでバッファ層２の上面に多結晶シリコンを形成したのち、写真食刻工程を用いて多結晶シリコンをパターニングして活性層３を形成する。そして活性層３の上面に絶縁物質であるシリコン酸化膜を沈積してゲート酸化膜４を形成する。ついでゲート酸化膜４の上面に多結晶シリコンを沈積したのち、写真食刻工程を用いて多結晶シリコンをパターニングしてゲート電極５を形成する。
【０００８】
つぎにゲート電極５を形成したのち、ゲート電極５をマスクとして使用して活性層３に低濃度の不純物をドーピングする。続いてゲート電極５を高温雰囲気に酸化させて所定の厚さで酸化膜６を形成したのち、酸化膜６をマスクとして使用して、活性層３の両側に高濃度の不純物をドーピングする。低濃度および高濃度の不純物のドーピングにより活性層３に低濃度でドーピングされたオフセット領域IIおよび高濃度でドーピングされたドレインおよびソース領域３ａが形成される。すなわち、活性層３は不純物がドーピングされていないチャンネルＩ、オフセット領域IIおよび電気信号を受ける（印加される）ためのドレインおよびソース領域３ａが形成される。
【０００９】
ドレインおよびソース領域３ａは、活性層３に形成されたオフセット領域IIによりゲート電極５と離隔されているので、一定電位を有するドレイン端子またはソース端子からゲート電極５に及ぼす電界の影響が減少されて薄膜トランジスタがオフのとき、ドレイン端子とソース端子とのあいだの漏洩電流は減少されて、薄膜トランジスタのオフ電流特性を向上させることができる。
【００１０】
しかしながら、このような従来の多結晶シリコンを用いる薄膜トランジスタの製造方法では、ゲート電極を高温で酸化させて形成された酸化膜を用いてオフセットが形成されるので、高温で液晶表示装置の基板が変形する。また、その変形により液晶表示装置の信頼性が低下し、活性層にドーピングされた不純物が活性化されて正確なプロファイルを形成することができない。ゲート電極として導電性を向上させるために、高濃度で不純物が注入された多結晶シリコンを用いるが、多結晶シリコンは高い比抵抗を有するので、大面積の液晶表示素子に適用できないという問題点を有している。
【００１１】
図１８は従来の金属からなるゲート電極を有する薄膜トランジスタの構造を示す断面図であり、その製造方法はつぎの通りである。
【００１２】
図１７の薄膜トランジスタの製造方法と同様に、ガラス材質からなる基板１にバッファ層２および多結晶シリコンを形成したのち、写真食刻工程を用いて多結晶シリコンをパターニングして活性層３を形成する。そして活性層３の上面に絶縁物質であるシリコン酸化膜を沈積してゲート酸化膜４を形成する。ついでゲート酸化膜４の上面に金属物質を沈積したのち、写真食刻工程を用いて金属ゲート電極７を形成する。つぎに金属ゲート電極７を形成したのち、金属ゲート電極７をマスクとして使用して、活性層３に低濃度の不純物をドーピングする。続いて金属ゲート電極７の周りに感光膜パターンＰＲを形成し、その感光膜パターンＰＲをマスクとして使用して、活性層３に両側に高濃度の不純物をドーピングする。したがって、低濃度および高濃度の不純物ドーピングにより活性層３に低濃度でドーピングされたオフセット(offset)領域IIおよび高濃度でドーピングされたドレインおよびソース領域３ａが形成される。すなわち、活性層３は不純物がドーピングされないチャンネル領域Ｉ、オフセット領域IIおよび電気信号を受ける（印加される）ためのドレインおよびソース領域３ａが形成される。
【００１３】
しかし、このような金属ゲート電極を有する薄膜トランジスタの製造方法は、従来の多結晶シリコンをゲート電極に形成した薄膜トランジスタに比べてゲート電極の導電性を向上させることができるが、オフセット領域を形成するための感光膜パータンのために追加的なマスクが必要になるという問題点を有している。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、金属または多結晶シリコンでゲート電極を形成し、ゲート電極の周りに低温の熱処理によりシリサイドを形成し、形成されたシリサイドによりオフセット領域を形成することにより、低い比抵抗のゲート電極を有し、基板の変形が発生せず、液晶表示装置の信頼性を向上させることができる薄膜トランジスタの製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、基板にシリコンの活性層を形成する工程、前記活性層にゲート酸化膜を形成する工程、前記ゲート酸化膜にＣｏ、Ｃｒ、ＮｉまたはＭｎで作製されたゲート電極およびＭｏ、Ｔｉ、Ｗ、Ｚｒ、ＳｉＯ 2 またはＳｉＮ x で作製された第１膜の積層体を形成する工程、前記ゲート酸化膜上に前記積層体を覆うシリコン膜を形成する工程、前記積層体およびシリコン膜を３００〜５００℃で熱処理して前記ゲート電極の側面にシリサイドを形成する工程、前記シリコン膜を除去する工程、前記活性層に不純物を高濃度ドーピングする工程、前記シリサイドを除去する工程および前記活性層に不純物を低濃度ドーピングする工程を含むことを特徴とする。
【００１６】
また、本発明の薄膜トランジスタの製造方法は、基板にシリコンの活性層を形成する工程、前記活性層にゲート酸化膜を形成する工程、前記ゲート酸化膜にＭｏ、Ｔｉ、ＷまたはＺｒで作製されたゲート電極およびＣｏ、Ｃｒ、ＮｉまたはＭｎで作製された第２金属膜の積層体を形成する工程、前記活性層に不純物を高濃度ドーピングする工程、前記ゲート酸化膜上に前記積層体を覆うシリコン膜を形成する工程、前記積層体およびシリコン膜を３００〜５００℃で熱処理して前記第２金属膜の側面にシリサイドを形成する工程と、前記シリコン膜を除去する工程および前記活性層に不純物を低濃度ドーピングする工程を含むことを特徴とする。
【００２４】
【発明の実施の形態】
本発明の第１の薄膜トランジスタの製造方法は、基板にバッファ層、活性層およびゲート酸化膜を順次形成する工程、ゲート酸化膜に金属膜を形成したのち、金属膜をパターニングして金属ゲート電極を形成する工程、金属ゲート電極およびゲート酸化膜にシリコン膜を形成したのち、シリコン膜を基準温度で熱処理して金属ゲート電極の周りにシリサイド膜を形成する工程、シリコン膜を除去したのち、シリサイド膜をマスクとして使用して、活性層に高濃度の不純物をドーピングしてドレインおよびソース領域を形成する工程、ならびにドレインおよびソース領域を形成したのち、シリサイド膜を除去して金属ゲート電極をマスクとして使用して活性層に低濃度の不純物をドーピングしてオフセット領域を形成する工程を備えている。
【００２５】
本発明の第２の薄膜トランジスタ製造方法は、基板にバッファ層、活性層およびゲート酸化膜を順次形成する工程、ゲート酸化膜の上面にゲート電極を形成する工程、ゲート電極をマスクとして使用して活性層にオフセット領域を形成するために低濃度の不純物をドーピングする工程、ゲート電極およびゲート酸化膜に第１膜を形成したのち、その第１膜を基準温度で熱処理してゲート電極の周りにシリサイド膜を形成する工程、およびシリサイド膜をマスクとして使用して活性層に高濃度の不純物をドーピングしてドレインおよびソース領域を形成する工程を備えている。
【００２６】
本発明の第３の薄膜トランジスタの製造方法は、基板にバッファ層、活性層およびゲート酸化膜を順次形成する工程、ゲート酸化膜に金属膜および第１膜を順次形成したのち、その金属膜および第１膜をパターニングする工程、パターニングされた金属膜と第１膜およびゲート酸化膜にシリコン膜を形成したのち、そのシリコン膜を基準温度で熱処理してパターニングされた金属膜の側面にシリサイド膜を形成する工程、シリコン膜を除去したのち、シリサイド膜をマスクとして使用して活性層に高濃度の不純物をドーピングしてドレインおよびソース領域を形成する工程、ならびに前記ドレインおよびソース領域を形成したのち、シリサイド膜および第１膜を除去してパターニングされた金属膜をマスクとして使用して活性層に低濃度の不純物をドーピングしてオフセット領域を形成する工程を備えている。
【００２７】
本発明の第４の薄膜トランジスタの製造方法は、基板にバッファ層、活性層およびゲート酸化膜を順次形成する工程、ゲート酸化膜に第１金属膜および第２金属膜を順次形成したのち、その第１、２金属膜をパターニングする工程、パターニングされた第１、２金属膜をマスクで使用して活性層にオフセット領域を形成するために低濃度の不純物をドーピングする工程、パターニングされた第１、２金属膜およびゲート酸化膜にシリコン膜を形成したのち、そのシリコン膜を基準温度で熱処理してパターニングされた第２金属膜の周りにシリサイド膜を形成する工程およびシリコン膜を除去したのち、シリサイド膜をマスクとして使用して、活性層に高濃度の不純物をドーピングしてドレインおよびソース領域を形成する工程を備えている。
【００２８】
また、本発明にかかわる薄膜トランジスタは、基板上に順次形成されたバッファ層、活性層およびゲート酸化膜と、前記ゲート酸化膜の上面に形成されるゲートと、前記ゲートより大きくその上面に形成される第１膜パターンと、前記第１膜パターンと同じ大きさで構成される活性層のチャンネル領域と、前記活性層の両端に形成されるドレインおよびソース領域と、前記活性層のチャンネル領域とドレインおよびソース領域のあいだに形成されるオフセット領域とを有する。
【００２９】
以下、本発明の望ましい実施の形態を添付図面を参照して説明する。
【００３０】
図１〜図３は本発明の第１の実施の形態にかかわる薄膜トランジスタの製造方法を順次示す断面図である。
【００３１】
図１（ａ）に示したように、基板１１にバッファ層１２、活性層１３およびゲート酸化膜１４を順次形成する。図１（ｂ）および図１（ｃ）に示されるように、ゲート酸化膜１４の面に金属膜１５を形成したのち、写真食刻工程を用いて金属膜１５に感光膜パターンＰＲを形成する。感光膜パターンＰＲを食刻用マスクとして、金属膜１５を食刻して金属ゲート電極１５ａを形成する。ついで図２（ａ）に示されるように、金属ゲート電極１５ａおよびゲート酸化膜１４の面にシリコン膜１６を形成したのち、基準温度、すなわち、３００〜５００℃の低温で熱処理して所定の厚さを有するシリサイド膜１５ｂを形成する。シリサイド膜１５ｂは金属ゲート電極１５ａの外表面に形成される。
【００３２】
ここで、前記金属ゲート電極１５ａは、その周りに低温である３００〜５００℃でシリサイド膜１５ｂを容易に形成させるために、Ｃｏ、Ｃｒ、Ｉｒ、Ｍｎ、Ｎｉ、ＰｄおよびＰｔのうちの一つの材質から作製すべきである。金属ゲート電極１５ａの周りに充分な厚さのシリサイド膜１５ｂが形成されると、図２（ｂ）に示したようにシリコン膜１６を食刻工程を使用して全面除去し、シリサイド膜１５ｂをマスクとして使用して、活性層１３に高濃度の不純物をドーピングしてドレインおよびソース領域１３ａを形成する。ドレインおよびソース領域１３ａを形成したのち、図３に示したように食刻工程を用いてシリサイド膜１５ｂを除去し、金属ゲート電極１５ａをマスクとして使用して、活性層１３に低濃度で不純物をドーピングして低濃度の不純物を有するオフセット領域IIを形成する。なお、Ｉはチャネル領域である。
【００３３】
つぎに図４〜図６は本発明の第２の実施の形態にかかわる薄膜トランジスタの製造方法を順次示した断面図である。
【００３４】
図４（ａ）に示されるように、基板２１にバッファ層２２、活性層２３およびゲート酸化膜２４を形成する工程は第１の実施の形態の図１（ａ）と同一である。図４（ｂ）〜（ｃ）に示したように、ゲート酸化膜２４にシリコン膜２５を形成したのち、写真食刻工程を用いてシリコン膜２５に感光膜パターンＰＲを形成し、感光膜パターンＰＲを食刻用マスクとして使用して、シリコン膜２５を食刻してシリコンゲート電極２５ａを形成する。図５（ａ）に示されるように、シリコンゲート電極２５ａをマスクとして使用して、活性層２３に低濃度で不純物をドーピングして低濃度ドーピング領域２３ａを形成する。図５（ｂ）に示されるように、シリコンゲート電極２５ａおよびゲート酸化膜２４に金属膜２６を形成したのち、基準温度で熱処理してシリサイド膜２５ｂを形成する。図６に示したように、金属膜２６を食刻工程を用いて全面除去したのち、シリサイド膜２５ｂをマスクとして使用して、活性層２３に高濃度の不純物をドーピングしてドレインおよびソース領域２３ｂを形成する。したがって、活性層２３には高濃度の不純物がドーピングされたドレインおよびソース領域２３ｂ、低濃度の不純物がドーピングされたオフセット領域IIおよびチャンネル領域Ｉが形成される。
【００３５】
ここでは、ゲート電極としてシリコンを使用し、その上面に金属膜２６を形成したが、本発明においては、ゲート電極として金属物質を使用して、その上面にシリコン膜２６を形成することもできる。金属物質は、Ｃｏ、Ｃｒ、Ｉｒ、Ｍｎ、Ｎｉ、ＰｄおよびＰｔのうちの一つを使用できる。
【００３６】
本発明の第２の実施の形態の製造方法は、ゲート電極２５ａをマスクとして使用して、活性層２３に低濃度の不純物をドーピングしたのちに、高濃度の不純物をドーピングしている。これに対し、第１の実施の形態では、シリサイド膜１５ｂをマスクとして使用して、高濃度の不純物をドーピングして活性層１３にドレインおよびソース領域１３ａを形成したのち、シリサイド膜１５ｂを除去し、ついで低濃度の不純物をドーピングしてオフセット領域IIを形成している。このため、シリサイド膜１５ｂを除去するとき、金属ゲート電極１５ａの内部に形成されたシリサイド膜も除去されるから、シリサイド膜１５ｂを除去したのち、金属ゲート電極１５ａの長さが短くなる。したがって、第１の実施の形態では、長さが短くなった金属ゲート電極１５ａをマスクとして使用して、低濃度の不純物を形成するので、より大きいオフセット領域IIを形成することに比べて、第２の実施の形態では、小さいオフセット領域IIを形成することができる。
【００３７】
つぎに図７〜図１１は本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【００３８】
基準温度は３００〜５００℃の低温である。金属膜３５は、この低温である３００〜５００℃の熱処理条件で、シリサイド膜３５ｂの形成が容易な材質であるＣｏ、Ｃｒ、ＭｎおよびＮｉのうちの一つの金属から作製される。第１膜は、低温である３００〜５００℃の熱処理条件で、シリサイド膜３５ｂの形成が難しいＭｏ、Ｔｉ、ＷおよびＺｒのうちの一つの金属または非金属のＳｉＯ2およびＳｉＮxのうちの一つの絶縁物質で構成することができる。
【００３９】
図７（ａ）、図７（ｂ）、図８（ａ）および図８（ｂ）に示したように、まず基板３１にバッファ層３２、活性層３３、ゲート酸化膜３４、金属膜３５および第１膜３６を順次形成する。ついで第１膜３６に感光膜パターンＰＲを形成したのち、感光膜パターンＰＲを食刻用マスクとして使用して、金属膜３５と第１膜３６を食刻して金属ゲート電極３５ａを形成して、同時にパターニングされた第１膜３６ａを形成する。パターニングされた第１膜３６ａは、金属であるＭｏ、Ｔｉ、ＷまたはＺｒなどで形成する場合には、金属ゲート電極３５ａとともにゲート電極で使用できる。または非金属のＳｉＯ2またはＳｉＮxなどの絶縁物質で形成する場合は、金属ゲート電極３５ａの保護膜として使用することができる。
【００４０】
図９（ａ）に示したように、パターニングされた第１膜３６ａおよびゲート酸化膜３４上の上面にシリコン膜３７を形成したのち、基準温度で熱処理して金属ゲート電極３５ａの両側面にシリサイド膜３５ｂを形成する。ここで、金属ゲート電極３５ａは低温である３００〜５００℃でシリサイド膜の形成が容易であり、パターニングされた第１膜３６ａはシリサイド膜形成が難しい材質からなる。シリサイド膜３５ｂは金属ゲート電極３５ａの両側面のみに形成される。
【００４１】
図９（ｂ）に示したように、シリサイド膜３５ｂが形成されたのち、食刻工程を用いてシリコン膜３７を食刻して除去し、シリサイド膜３５ｂをマスクとして使用して、活性層３３に高濃度の不純物をドーピングしてドレインおよびソース領域３３ａを形成する。図１０（ａ）および図１０（ｂ）に示したように、ドレインおよびソース領域３３ａを形成したのち、食刻工程を用いてパターニングされた第１膜３６ａおよびシリサイド膜３５ｂを食刻して除去する。ついで金属ゲート電極３５ａをマスクとして使用して、活性層３３に低濃度の不純物をドーピングしてオフセット領域IIを形成する。
【００４２】
このとき、シリサイド膜３５ｂは、図９（ａ）〜（ｂ）に示されるように、金属ゲート電極３５ａの内部にも形成され、シリサイド膜３５ｂを除去することにより、図１０（ａ）の金属ゲート電極３５ａの長さは図８（ｂ）の金属ゲート電極３５ａの長さより短くなるので、金属ゲート電極３５ａをマスクとして使用して、低濃度の不純物をドーピングすると、図１０（ｂ）に示されるように、より大きいオフセット領域IIを形成させることができる。
【００４３】
一方、図１０（ａ）でパターニングされた第１膜３６ａは、シリサイド膜３５ｂと同時に除去したが、これは必ず同時に除去する必要はない。シリサイド膜３５ｂだけを除去すれば、薄膜トランジスタは、図１１に示したようにパターニングされた第１膜３６ａを含む構成からなり、この場合には、金属ゲート電極３５ａより少し大きいパターニングされた第１膜３６ａにより、低濃度の不純物のドーピングが妨害されて図１０（ｂ）より小さいオフセット領域IIａを形成することができる。
【００４４】
つぎに図１２〜図１６は本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【００４５】
図１２（ａ）、図１２（ｂ）、図１３（ａ）および図１３（ｂ）に示したように、まず基板４１にバッファ層４２、活性層４３、ゲート酸化膜４４、第１金属膜４５、第２金属膜４６を順次形成する。ついで第２金属膜４６に感光膜パターンＰＲを形成したのち、感光膜パターンＰＲを食刻用マスクとして使用して、第１金属膜４５と第２金属膜４６を食刻して金属ゲート電極４５ａを形成し、同時にパターニングされた第２金属膜４６ａを形成する。図１４（ａ）に示したように、パターニングされた第２金属膜４６ａをマスクとして使用して、活性層４３に低濃度の不純物をドーピングして低濃度領域４３ａを形成する。図１４（ｂ）に示したように、パターニングされた第２金属膜４６ａおよびゲート酸化膜４４の上面にシリコン膜４７を形成したのち、低温の３００〜５００℃で熱処理してパターニングされた第２金属膜４６ａの両側面にシリサイド膜４６ｂを形成する。第１金属膜４５ａは低温の３００〜５００℃でシリサイド膜の形成が難しく、第２金属膜４６ａはシリサイド膜の形成が容易な材質からなるので、シリサイド膜４６ｂは、パターニングされた第２金属膜４６ａの上部および両側面に形成される。
【００４６】
図１４（ｂ）に示したように、シリサイド膜４６ｂが形成されたのち、食刻工程を用いてシリコン膜４７を食刻して除去し、シリサイド膜４６ｂをマスクとして使用して、活性層４３に高濃度の不純物をドーピングしてドレインおよびソース領域４３ｂを形成する。したがって、活性層４３に高濃度の不純物でドーピングされたドレインおよびソース領域４３ｂ、低濃度の不純物でドーピングされたオフセット領域IIおよびチャンネルＩが形成される。
【００４７】
なお、第４の実施の形態の薄膜トランジスタの製造方法では、図１６に示されるようにドレインおよびソース領域を形成したのち、食刻工程を用いてシリサイド膜４６ｂおよびパターニングされた第２金属膜４６ａを除去することもできる。
【００４８】
本発明の第４の実施の形態による製造方法において、基準温度は３００〜５００℃の低温である。金属ゲート電極４５ａは、低温である３００〜５００℃の熱処理条件で、シリサイド膜４６ｂの形成が難しいＭｏ、Ｔｉ、ＷまたはＺｒなどの金属からなり、金属ゲート電極４５ａの上部にパターニングされた第２金属膜４６ａは、シリサイド膜４６ｂの形成が容易な材質であるＣｏ、Ｃｒ、ＭｎまたはＮｉなどの金属で形成される。
【００４９】
【発明の効果】
本発明の薄膜トランジスタの製造方法によれば、ゲート電極の周りに低温の熱処理によりシリサイド膜を形成したのち、形成されたシリサイド膜により活性層にオフセット領域を形成するので、製造された薄膜トランジスタは、ゲート電極は低い比抵抗を有し、基板の変形が発生せず、液晶表示装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図２】本発明の第１の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図３】本発明の第１の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図４】本発明の第２の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図５】本発明の第２の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図６】本発明の第２の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図７】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図８】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図９】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１０】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１１】本発明の第３の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１２】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１３】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１４】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１５】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１６】本発明の第４の実施の形態にかかわる薄膜トランジスタの製造方法を示す断面図である。
【図１７】従来の多結晶シリコンで形成されたゲート電極を有する薄膜トランジスタの構造を示す断面図である。
【図１８】従来の金属で形成されたゲート電極を有する薄膜トランジスタの構造を示す断面図である。
【符号の説明】
１１ 基板
１２ バッファ層
１３ 活性層
１３ａ ドレインおよびソース領域
１４ ゲート酸化膜
１５ 金属膜
１５ａ 金属ゲート電極
１５ｂ シリサイド膜
１６ シリコン膜
Ｉ チャンネル領域
II オフセット領域
Claims (2)
- 基板にシリコンの活性層を形成する工程、
前記活性層にゲート酸化膜を形成する工程、
前記ゲート酸化膜にＣｏ、Ｃｒ、ＮｉまたはＭｎで作製されたゲート電極および前記ゲート電極上にＭｏ、Ｔｉ、Ｗ、Ｚｒ、ＳｉＯ2またはＳｉＮxで作製された第１膜の積層体を形成する工程、
前記ゲート酸化膜上に前記積層体を覆うシリコン膜を形成する工程、
前記積層体およびシリコン膜を３００〜５００℃で熱処理して前記ゲート電極の側面にシリサイドを形成する工程、
前記シリコン膜を除去する工程、
前記シリサイドをマスクとして前記活性層に不純物を高濃度ドーピングしてドレイン及びソース領域を形成する工程、
前記シリサイドを除去する工程および
前記ゲート電極をマスクとして前記活性層に不純物を低濃度ドーピングしてオフセット領域を形成する工程を順次行うことを特徴とする薄膜トランジスタの製造方法。 - 基板にシリコンの活性層を形成する工程、
前記活性層にゲート酸化膜を形成する工程、
前記ゲート酸化膜にＭｏ、Ｔｉ、ＷまたはＺｒで作製されたゲート電極および前記ゲート電極上にＣｏ、Ｃｒ、ＮｉまたはＭｎで作製された第２金属膜の積層体を形成する工程、
前記第２金属膜をマスクとして前記活性層に不純物を低濃度ドーピングして低濃度領域を形成する工程、
前記ゲート酸化膜上に前記積層体を覆うシリコン膜を形成する工程、
前記積層体およびシリコン膜を３００〜５００℃で熱処理して前記第２金属膜の側面にシリサイドを形成する工程と、
前記シリコン膜を除去する工程および
前記シリサイドをマスクとして前記活性層に不純物を高濃度ドーピングして前記低濃度領域にドレイン及びソース領域を形成するとともに前記低濃度領域の残りの部位をオフセット領域とする工程を順次行うことを特徴とする薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998-17944 | 1998-05-19 | ||
| KR1019980017944A KR100271491B1 (ko) | 1998-05-19 | 1998-05-19 | 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340474A JPH11340474A (ja) | 1999-12-10 |
| JP4149609B2 true JP4149609B2 (ja) | 2008-09-10 |
Family
ID=19537476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11288799A Expired - Lifetime JP4149609B2 (ja) | 1998-05-19 | 1999-04-20 | 薄膜トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6218220B1 (ja) |
| JP (1) | JP4149609B2 (ja) |
| KR (1) | KR100271491B1 (ja) |
| TW (1) | TW430995B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437474B1 (ko) * | 2001-04-04 | 2004-06-23 | 삼성에스디아이 주식회사 | 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법 |
| US7288444B2 (en) * | 2001-04-04 | 2007-10-30 | Samsung Sdi Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JP4638115B2 (ja) * | 2002-07-05 | 2011-02-23 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| KR101026808B1 (ko) | 2004-04-30 | 2011-04-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101251351B1 (ko) | 2005-12-28 | 2013-04-05 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널 |
| KR102442615B1 (ko) * | 2015-07-09 | 2022-09-14 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판의 제조방법 |
| US10871048B2 (en) * | 2017-11-08 | 2020-12-22 | Geodynamics, Inc. | Controlled bypass plug and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2779289B2 (ja) * | 1992-05-11 | 1998-07-23 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| KR940010384A (ko) * | 1992-10-23 | 1994-05-26 | 이헌조 | 박막트랜지스터 제조방법 |
| US5830787A (en) * | 1993-03-18 | 1998-11-03 | Lg Semicon Co., Ltd. | Method for fabricating a thin film transistor |
| KR950012702A (ko) * | 1993-10-21 | 1995-05-16 | 이헌조 | 박막트랜지스터 제조방법 |
| KR0124626B1 (ko) * | 1994-02-01 | 1997-12-11 | 문정환 | 박막 트랜지스터 제조방법 |
-
1998
- 1998-05-19 KR KR1019980017944A patent/KR100271491B1/ko not_active IP Right Cessation
-
1999
- 1999-04-14 TW TW088105893A patent/TW430995B/zh not_active IP Right Cessation
- 1999-04-20 US US09/295,741 patent/US6218220B1/en not_active Expired - Lifetime
- 1999-04-20 JP JP11288799A patent/JP4149609B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990085497A (ko) | 1999-12-06 |
| US6218220B1 (en) | 2001-04-17 |
| JPH11340474A (ja) | 1999-12-10 |
| TW430995B (en) | 2001-04-21 |
| KR100271491B1 (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767930A (en) | Active-matrix liquid crystal display and fabrication method thereof | |
| JP2731056B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5698882A (en) | LDD Polysilicon thin-film transistor | |
| WO2016175086A1 (ja) | 半導体装置及びその製造方法 | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3599827B2 (ja) | アクティブマトリクス液晶ディスプレイの製法 | |
| JP4149609B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20040016411A (ko) | 박막 트랜지스터의 제조 방법 | |
| JP2000294787A (ja) | 半導体装置の製造方法 | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07211912A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2006505121A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| KR100560432B1 (ko) | Ｎ형 쇼트키 장벽 관통 트랜지스터 소자 및 제조 방법 | |
| JP3128939B2 (ja) | 薄膜トランジスタ | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0590589A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10223907A (ja) | 薄膜トランジスタ、液晶表示装置およびそれらの製造方法 | |
| JPH06112223A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07106582A (ja) | 薄膜トランジスタの製造方法 | |
| JP3325356B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05259457A (ja) | 薄膜トランジスタ | |
| JPH09213962A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3615239B2 (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061107 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |