JPH06224432A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06224432A
JPH06224432A JP50A JP2974493A JPH06224432A JP H06224432 A JPH06224432 A JP H06224432A JP 50 A JP50 A JP 50A JP 2974493 A JP2974493 A JP 2974493A JP H06224432 A JPH06224432 A JP H06224432A
Authority
JP
Japan
Prior art keywords
wiring
oxide
substrate
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Kouyuu Chiyou
宏勇 張
Hideki Uoji
秀貴 魚地
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP50A priority Critical patent/JPH06224432A/ja
Priority to US08/014,455 priority patent/US5485019A/en
Priority to KR1019930001669A priority patent/KR960008133B1/ko
Publication of JPH06224432A publication Critical patent/JPH06224432A/ja
Priority to US08/455,156 priority patent/US5849611A/en
Priority to US09/151,269 priority patent/US6147375A/en
Priority to US09/660,385 priority patent/US6476447B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/161—Tapered edges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/163—Thick-thin oxides

Abstract

(57)【要約】 【目的】 ＭＩＳ型トランジスタやキャパシタ等を有
し、特性の良好な半導体集積回路およびその製造におい
て最適な方法を提供する。 【構成】 配線の全てもしくは一部の表面を酸化するこ
とによって、この酸化物をＭＩＳ型トランジスタのソー
ス、ドレインの不純物領域の形成の際のマスクとして用
いたり、配線間の絶縁材料として用いたり、あるいはキ
ャパシタの誘電体として用いたりするとともに、酸化物
をそれらの目的に適合するような厚さに選択的に形成す
ることによって、半導体集積回路を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁ゲイト型電界効果
トランジスタ等の半導体装置、半導体集積回路およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】従来、絶縁ゲイト型電界効果トランジス
タ等の半導体装置（半導体素子）やそれを多数用いた半
導体集積回路は、その配線材料もしくは電極材料とし
て、単層もしくは多層の導体材料を用いていた。そし
て、そのような配線を絶縁被膜をはさんで重ねることに
よって、比較的自由に配線を形成することが出来た。
【０００３】従来の方法では配線間の絶縁は、厚させい
ぜい１μｍの絶縁被膜（多くの場合は単層）によって担
われてきただけなので、上下配線間のショート（短絡）
が多発することが問題であった。これは絶縁膜に生じる
気泡、穴（ピンホール）、ほこり等によるものが主であ
った。従来は、特にシリコン単結晶基板上に形成される
半導体集積回路では、絶縁膜をリンガラス等の材料によ
って形成し、これを１０００℃程度の高温で半溶融状態
として、これらの気泡、ピンホールをなくし、よって配
線間の絶縁性を向上させた。また、この工程によって、
各薄膜プロセス（成膜、エッチング等）によって基板上
に生じていた急峻な段差がなだらかなものとなり、特に
その絶縁膜の上に形成される金属配線の断線を防止する
上で効果が顕著であった。
【０００４】
【発明が解決しようする課題】しかしながら、この方法
はいかなる半導体装置、集積回路にも適用できるもので
はない。当然のことではあるが、このような高温に耐え
られない材料を使用する半導体装置、集積回路において
は上記の方法を採用することができない。例えば、石英
やシリコンウェファーのような高価な基板の代わりに用
いられる安価なガラス基板は一般に歪み点が７５０℃以
下であり、上記手法は用いることが出来ない。また、配
線材料として抵抗を減じるためにアルミニウムのごとき
材料を用いる場合も同様であった。
【０００５】また、一般にプロセス温度を高めること
は、工程における装置に耐熱性を求めることであるの
で、そのために設備投資が巨大なものとなり、特に、こ
れは基板等の被処理物体が大きくなればなるほど指数関
数的に増大した。例えば、大型の液晶ディスプレーに用
いるために薄膜トランジスタ（ＴＦＴ）を製造する場合
には、基板の大きさは３００ｍｍ角以上であり、実際に
１０００℃もの高温プロセスを採用することは不可能で
あった。本発明は、上記の問題点に鑑みてなされたもの
であり、さらに、従来には考えられていなかった全く独
創的な方法によって、より大きな効果を得ることを課題
とする。
【０００６】
【課題を解決するための手段】本発明は少なくとも１つ
の配線の周囲にその配線の材料によって形成された絶縁
性の被膜を設けることを特徴とする。このような絶縁性
の被膜は、気泡やピンホールを生じさせないように、該
配線材料を酸化せしめて形成することが望ましい。酸化
の手法としては陽極酸化法、プラズマ酸化法、熱酸化法
等が好ましい。また、このような構成を得る上で望まし
い配線の材料としては、シリコン、アルミニウム、タン
タル、チタン、タングステン、モリブテン等の単体の金
属や半導体、もしくはこれらの合金、さらに、窒化タン
タル、窒化チタン、珪化タングステン、珪化モリブテン
等の非酸化状態の金属化合物が挙げられる。例えば、窒
化タンタル等の窒化物は陽極酸化によって、酸化タンタ
ルに変化する。
【０００７】このような酸化物は絶縁性に優れているた
めに、これに化学的気相成長（ＣＶＤ）法等の手段によ
って、さらに絶縁被膜を形成すれば、より一層絶縁性が
向上することは当然である。しかし、本発明の特徴は、
このような配線材料の周囲に形成される酸化物絶縁膜の
厚さを基板全面にわたって一様とするのではなく、場所
によって変化させ、目的に適するようにすることであ
る。
【０００８】本発明の第１は、このような配線酸化物を
マスクとしてＭＩＳ（金属−絶縁体−半導体構造）型ト
ランジスタ、およびそれを作製する技術に関するもので
ある。公知のセルフアライン（自己整合）法によって、
ＭＩＳ型トランジスタの不純物領域（ソース、ドレイ
ン）を作製する場合には、ゲイト電極をマスクとして不
純物を導入したために、ゲイト電極とソース領域、ドレ
イン領域の間にわずかの重なりが生じることがあった。
このような場合には、電界がドレインとゲイト電極の接
近している部分に集中して、結果として、その近辺のゲ
イト絶縁膜を破壊してしまうことがあった。
【０００９】本発明人は、このときにドレイン領域とゲ
イト電極を５００〜５０００Å程度離してオフセット状
態とすると、このような電界集中を緩和せしめることが
でき、よって、ゲイト絶縁膜の破壊を防止することがで
きることを発見した。もっとも、このような微小なオフ
セット状態を再現性良く得ることは通常の方法では困難
であった。そこで、本発明人は不純物導入の際のマスク
として、ゲイト電極以外に、その周囲の酸化物も用いる
こととし、さらにこの酸化物の厚さを目的のオフセット
の大きさに厳密に制御することによって上記目的を達成
できることを見いだした。
【００１０】さらに、このとき実現されるオフセットの
大きさによってＭＩＳ型トランジスタの特性が変化する
ことも発見した。一般的に、オフセットが大きいと、得
られるトランジスタの耐圧は高く、さらにソース−ドレ
イン間のリーク電流も小さかったものの、移動度は低
く、逆にオフセットが小さいと移動度は高いが、耐圧は
低かった。
【００１１】例えば、１枚の基板内には耐圧の高いトラ
ンジスタと、高速動作できるトランジスタの双方が必要
とされることがあったが、従来は、このような場合には
それぞれを作り分けることはされてこなかった。本発明
の第１は、このような異なった特性のトランジスタをオ
フセットの大小（すなわち配線（＝ゲイト電極）の酸化
物の厚さ）によって制御し、目的に応じたトランジスタ
を同一基板上に形成することを特徴とするものである。
【００１２】例えば、ＴＦＴアクティブマトリクス方式
の液晶ディスプレーにおいて、同一基板上にオフセット
の大きなトランジスタを形成して、これをアクティブマ
トリクス用のＴＦＴとし、一方、オフセットの小さなト
ランジスタも形成して、これを高速動作が要求される周
辺回路用のＴＦＴとするものである。さらには、周辺回
路においても、論理回路をオフセットの小さなトランジ
スタを用いて形成し、出力段のトランジスタをオフセッ
トの大きなものとする構成も取りうる。
【００１３】本発明の第２は、ＭＩＳ型トランジスタ
と、それに接続する配線に関するもので、ＭＩＳ型トラ
ンジスタのゲイト電極と同じ層内の配線において、この
配線の、特に、上部配線と交差する部分の酸化物を厚く
し、一方で、ゲイト電極の配線の酸化膜を薄くするか、
全く設けないものである。この場合には、トランジスタ
はオフセットが小さいために高速動作が可能であり、一
方、配線の交差部では、その酸化物が厚いために絶縁性
に優れるという効果が得られる。
【００１４】本発明の第３は、半導体回路の中に設けら
れたキャパシタや、そのようなキャパシタを有する集積
回路に関するものであり、配線の一部をキャパシタの電
極とし、その電極の周囲をその酸化物で被覆したもので
あり、一方、配線の他の部分において、上部の配線と交
差する部分にも配線の周囲を酸化物で被覆された構造を
有する。そして、キャパシタの電極を構成する部分の酸
化物を薄くすることによって、キャパシタの容量を大き
くするとともに、配線の交差する部分の酸化物を厚くす
ることにより、また、その酸化物に加えて別な酸化物被
膜を堆積することにより、配線間の絶縁性を向上させ、
また、配線間の容量結合を減少させるものである。
【００１５】本発明の第４は、このような酸化物を形成
するにあたっての、配線の酸化方法に関するものであ
り、さらに３つの方法がある。第１の方法は、図５にそ
の概要が示される。まず、図５（Ａ）に示すように、基
板５０に直接、もしくは必要であれば下地酸化膜５１を
堆積した後、配線５２を形成し、上部の配線とコンタク
トを形成する部分にマスク材５３を設ける。マスク材と
しては酸化作用を阻止する機能を有することが重要で、
酸化方法によって選択される。例えば、数１００℃の高
温を要する熱酸化の方法においては耐熱性が要求され
る。この場合には、例えば、窒化珪素のように成膜が容
易で耐熱性、耐酸化性の優れた材料が好ましい。それよ
りも低温で酸化される場合には、さらに選択の幅が拡が
る。例えば、４００℃以下のプロセスであれば、ポリイ
ミド等の有機材料を用いることができる。ポリイミド
は、成膜に真空装置を必要としないので極めて低コスト
で成膜でき、しかも、量産性も優れている。特に、感光
性ポリイミド（商品名フォトニース）は、パターニング
を通常のフォトリソグラフィー法によっておこなえるの
で扱いやすい。
【００１６】そして、この状態で酸化をおこない、図５
（Ｂ）に示すように配線の周囲に薄い酸化膜が形成され
る。次に、先にマスク材５３を形成した領域の周囲に同
じくマスク材５５を形成して、同様に酸化をおこない、
図５（Ｃ）に示すように厚い酸化物５６を形成する。こ
のようにして、本発明の特徴である厚さの異なる酸化物
が得られる。
【００１７】このマスク材を除去したら、図５（Ｄ）に
示すようにコンタクトホール５７が形成されているが、
注目すべきことはそのコンタクトホールへ達するまでに
酸化物の厚さが段階的に変化していることである。その
結果、コンタクトホールへの段差を緩和できるのであ
る。図５（Ｅ）および（Ｆ）には、このようなコンタク
トホール５７へ、上部配線５９を接続する場合について
示している。層間絶縁物５８と配線酸化物５４、５６の
エッチング選択比が十分であり、かつ、コンタクト形成
領域の面積に余裕があれば、図５（Ｅ）に示すように、
さらに段差を緩やかに形成することができる。層間絶縁
物５８は必ずしも必要とされるものではない。上部配線
５９の下にある酸化物の厚さがコンタクトホールへ向か
って段階的に小さくなっているため、上部配線とコンタ
クト部分の段差は徐々に減少し、したがって、上部配線
の断線は発生しにくい。本方法は配線の酸化物がエッチ
ングが困難な場合、あるいは他の材料との選択比が十分
に得られない場合、等の理由によって実質的にエッチン
グできない場合に有効である。
【００１８】第２の方法は、図６に示される。図６
（Ａ）に示すように、基板６０に直接、もしくは必要で
あれば下地酸化膜６１を堆積した後、配線６２を形成
し、その表面を酸化して、薄い酸化物６３を形成する。
そして、図６（Ｂ）のようにコンタクトホールを形成す
る部分にマスク材６４を設ける。そして、この状態で酸
化をおこない、図６（Ｃ）に示すようにマスク材で覆わ
れた部分は薄い酸化物６６のままであるが、その他の部
分には厚い酸化膜６５が形成される。このようにして、
本発明の特徴である厚さの異なる酸化物が得られる。
【００１９】次に、図６（Ｄ）のように薄い酸化物で覆
われた領域６６をエッチングして、コンタクトホール６
７を形成する。この場合にも、コンタクトホールへ達す
るまでに酸化物の厚さが段階的に変化している。その結
果、コンタクトホールへの段差を緩和できるのである。
図６（Ｅ）および（Ｆ）には、このようなコンタクトホ
ール６７へ、上部配線６９を接続する場合について示し
ている。層間絶縁物６８は必ずしも必要とされるもので
はない。
【００２０】第３の方法は、図７に示される。図７
（Ａ）に示すように、基板７０に直接、もしくは必要で
あれば下地酸化膜７１を堆積した後、配線７２を形成
し、その表面を酸化して、厚い酸化物７３を形成する。
そして、図７（Ｂ）のようにフォトリソグラフィー法に
よってに厚い酸化物をエッチングし、薄い酸化物７５を
設ける。このようにして、本発明の特徴である厚さの異
なる酸化物が得られる。
【００２１】さらに、薄い酸化物を形成した部分にコン
タクトホール７６を形成する。この場合にも、コンタク
トホールへ達するまでに酸化物の厚さが段階的に変化
し、コンタクトホールへの段差を緩和できるのである。
図７（Ｄ）および（Ｅ）には、このようなコンタクトホ
ール７６へ、上部配線７８を接続する場合について示し
ている。層間絶縁物７７は必ずしも必要とされるもので
はない。なお、この方法では厚い酸化物７３をエッチン
グして薄い酸化物７５とする際に、エッチングレートが
均一でないと厚さにばらつきが生じることとなる。した
がって、実用化するには酸化物のエッチング技術が重要
である。これに対し、第１および第２の方法では、配線
の選択的な酸化によって酸化物の厚さを決定している。
例えば、熱酸化の場合にはその温度と時間によって、ま
た、陽極酸化の場合には印加される電圧によって絶対的
に酸化物の厚さが決定され、これらのパラメータが一定
であるかぎり酸化物の厚さは一定である。したがって、
第３の方法に比べると安定な方法であり、信頼性が高
い。
【００２２】
【実施例】〔実施例１〕 図１に本発明の１実施例を示
す。基板はコーニング７０５９、石英等の無アルカリガ
ラス基板を用いた。あるいはその他の基板材料であって
もよい。さらに、基板の表面を窒化アルミニウムのごと
き熱伝導度の良好な材料で被覆しておくことも好まし
い。すなわち、本実施例では後の工程で陽極酸化をおこ
なうが、この際に陽極酸化部分にのみ発熱が生じ、ま
た、通常のガラス基板は熱伝導性が高くないので、蓄熱
の結果、ピーリングその他の悪影響をもたらすからであ
る。もし、基板に窒化アルミニウム、酸化アルミニウム
等の熱伝導度の大きな材料が用いられておればそのよう
なことは生じない。
【００２３】基板１０１上には下地酸化珪素膜１０２を
厚さ２００〜２０００Å形成し、さらに、島状結晶性シ
リコン膜１０３および１０４を形成した。このシリコン
膜の厚さは３００〜１５００Åとした。ここで、１０３
は高速動作ＴＦＴ用、１０４は低リーク電流ＴＦＴ用で
ある。前者は、演算回路、画像情報処理回路、シフトレ
ジスタ等の目的に好ましく、また、後者は液晶表示装置
のアクティブマトリクス素子の目的に好ましかった。
【００２４】島状結晶性シリコンの作製方法はここでは
概略だけを記す。プラズマＣＶＤ法もしくは減圧ＣＶＤ
法等の成膜方法によってアモルファスシリコン膜を目的
の厚さだけ形成した。結晶化させるには２つの方法があ
る。１つの方法は５００〜６５０℃の温度で２〜４８時
間アニールする方法で、この場合には、前記のアモルフ
ァスシリコン膜は、７５０Å以上の厚さがあることが求
められ、これにキャップ膜として厚さ１００〜１０００
Åの酸化珪素膜を重ね、これを電気炉でアニールした。
そして、アニール終了後、これをパターニングして、目
的の島状シリコン膜とした。
【００２５】他の方法はレーザーもしくはフラッシュラ
ンプのような強力な光エネルギーを照射することによっ
て瞬時にシリコン膜を結晶化せしめる方法である。この
場合にはアモルファスシリコン膜の厚さは７５０Å以下
であることが好ましく、また、熱膨張の違いによる応力
を避けるために、キャップ膜等は形成せずに、島状にパ
ターニングした状態でレーザーもしくはフラッシュラン
プ等の強力な光エネルギーを照射して結晶化させる。
【００２６】このようにして、島状シリコン膜を得たの
ち、ゲイト絶縁膜として、厚さ５００〜１５００Åの酸
化珪素膜１０５を全面に形成した。この酸化珪素膜の形
成方法としては、スパッタ法やプラズマＣＶＤ法が適し
ていた。また、基板の耐熱性が許せば、島状シリコンの
熱酸化法によって得られる酸化珪素膜は非常に優れた特
性を示し、好ましかった。酸化珪素膜をプラズマＣＶＤ
法によって形成する場合には、テトラ・エトキシ・シラ
ン（ＴＥＯＳ）を用いるとステップカバレージに優れた
膜が得られた。さらに特性を向上せしめるためには、窒
素、アルゴン等の不活性ガス雰囲気中で、４５０〜５５
０℃のアニールをおこなうとよい。
【００２７】その後、スパッタ法によって第１の配線、
すなわち、ＴＦＴのゲイト配線となる配線を形成した。
配線材料としてはアルミニウムを用いた。アルミニウム
は純粋なアルミニウムだけでなく、０．５〜２％のシリ
コンを含んでいてもよい。このアルミニウムをパターニ
ングしてゲイト電極１０６、１０７を形成した。なお、
このときに形成されたアルミニウムの配線は全て接続さ
れていた。（図１（Ａ））
【００２８】次に基板を１〜５％の酒石酸のエチレング
リコール溶液（ｐＨ≒７．０）に浸し、アルミニウムの
配線を陽極に接続し、また、白金の電極を陰極とし、電
流を印加することによってアルミニウムの配線に陽極酸
化物を形成した。このとき、最初は一定電流を印加して
酸化を進め、所定の電圧まで上昇したら、その電圧を維
持し、電流が１００μＡ／ｃｍ2 以下になるまで保持し
た。最初の定電流状態においては、電圧の上昇速度によ
って酸化膜の表面状態が大きく影響された。一般に上昇
速度が大きいほど表面が荒れた。また、含有されるシリ
コンの量も表面状態に影響を及ぼした。本発明人の知見
では、純粋なアルミニウムでは２Ｖ／分以下、２％のシ
リコンを含有するアルミニウムでは１．５Ｖ／分以下が
好ましいことが明らかになった。本実施例では、１．２
Ｖ／分の速度で、電圧を１００Ｖまで上昇させた。この
結果、厚さ１０００Åの陽極酸化物（酸化アルミニウ
ム）１０８、１０９が形成された。（図１（Ｂ））
【００２９】次いで、基板全面にフォトニース（東レＵ
Ｒ３８００）をスピンコータによって塗布した。回転数
は２５００ｒｐｍであった。そして、８０℃の窒素雰囲
気中で１時間乾燥させた後、このフォトニースを通常の
露光法によってパターニングした。この場合には、高速
ＴＦＴの部分（図の左側）のみを残存させた。最後に、
このようにして残ったフォトニース１１０を３００℃、
０．５〜２時間ベーキングすることによってポリイミド
化させた。その後、上記の陽極酸化手段を用いて、再び
陽極酸化をおこなった。この場合にはポリイミド１１０
で覆われている部分では陽極酸化は進行しない。したが
って、図１（Ｃ）に示すように、配線１０７でのみ陽極
酸化がおこった。ここでは印加電圧を２２０Ｖまで上昇
させた。そのため、厚さ２５００Åの厚い陽極酸化物１
１１が配線１０７の周囲に形成された。（図１（Ｃ））
【００３０】その後、イオン注入法、もしくはプラズマ
ドーピング法によってゲイト電極とその周囲の酸化物を
マスクとして自己整合的に不純物（リンもしくはボロ
ン）をシリコン膜中に導入し、不純物領域１１２および
１１３を形成した。このとき、不純物領域とゲイト電極
との間のオフセットの大きさは、図１（Ｄ）に示すよう
に、陽極酸化物の厚さによって決定される。すなわち、
図の左側のＴＦＴ（高速動作用）では、陽極酸化物１０
８が薄いのでオフセットａは小さく、一方、右側のＴＦ
Ｔ（低リーク電流用）では、陽極酸化物１１１が厚いの
でオフセットｂは大きい。すなわち、ａ＜ｂの関係があ
る。（図１（Ｄ））
【００３１】その後、不純物領域の導電性を改善するた
めに、レーザーもしくはフラッシュランプ等の強力な光
エネルギーを照射することによって不純物領域の結晶性
を改善せしめ、さらに、公知の多層配線技術を使用して
２層目の配線を形成した。すなわち、層間絶縁物１１４
として、厚さ２０００〜６０００Åの酸化珪素膜をプラ
ズマＣＶＤ法によって堆積し、これにコンタクトホール
を形成して、さらに金属被膜、例えば、窒化チタン（厚
さ２００〜１０００Å）とアルミニウム（５００〜５０
００Å）の多層被膜をスパッタ法等によって堆積し、こ
れをパターニングして、電極・配線１１５、１１６、１
１７、１１８を形成した。（図１（Ｅ））
【００３２】このようにして作製された回路において、
高速ＴＦＴを用いてシフトレジスタを作製したところ、
ドレイン電圧１０Ｖにおいて、６．２ＭＨｚ、２０Ｖに
おいて、１１．５ＭＨｚの動作を確認した。一方、低リ
ーク電流ＴＦＴの移動度は、ＮＭＯＳで５０〜１１０ｃ
ｍ2 ／Ｖｓであったが、リーク電流はＮＭＯＳにおいて
ゲイト電圧０Ｖ、ドレイン電圧１Ｖの条件で１０ｆＡ以
下であった。
【００３３】〔実施例２〕 図２に本発明の１実施例を
示す。基板はコーニング７０５９、石英等の無アルカリ
ガラス基板を用いた。あるいはその他の基板材料であっ
てもよい。また、実施例１で説明したように、基板の表
面を窒化アルミニウムのごとき熱伝導度の良好な材料で
被覆しておくことも好ましい。基板２０１上には下地酸
化珪素膜２０２を厚さ２００〜２０００Å形成し、さら
に、島状結晶性シリコン膜２０４を形成した。このシリ
コン膜の厚さは３００〜１５００Åとした。島状シリコ
ン膜を得たのち、ゲイト絶縁膜として、厚さ５００〜１
５００Åの酸化珪素膜２０３を全面に形成した。
【００３４】その後、スパッタ法によって第１の配線、
すなわち、ＴＦＴのゲイト配線となる配線を形成した。
配線材料としてはアルミニウムを用いた。アルミニウム
は純粋なアルミニウムだけでなく、０．５〜２％のシリ
コンを含んでいてもよい。このアルミニウムをパターニ
ングしてゲイト電極２０５および同じ層内の配線２０６
を形成した。（図２（Ａ））
【００３５】次に基板を１〜５％の酒石酸のエチレング
リコール溶液（ｐＨ≒７．０）に浸し、アルミニウムの
配線を陽極に接続し、また、白金の電極を陰極とし、電
流を印加することによってアルミニウムの配線に陽極酸
化物を形成した。ここでは厚さ１０００Åの陽極酸化物
（酸化アルミニウム）２０７、２０８が形成された。
（図２（Ｂ））
【００３６】次いで、基板全面にフォトニース（東レＵ
Ｒ３８００）をスピンコータによって塗布し、乾燥させ
た後、このフォトニースをパターニングした。この場合
には、ＴＦＴの部分（図の左側）のみを残存させた。最
後に、このようにして残ったフォトニース２０９を３０
０℃、０．５〜２時間ベーキングすることによってポリ
イミド化させた。その後、上記の陽極酸化手段を用い
て、再び陽極酸化をおこなった。この場合にはポリイミ
ド２０９で覆われている部分では陽極酸化は進行しな
い。したがって、図２（Ｃ）に示すように、配線２０６
でのみ陽極酸化がおこった。ここでは印加電圧を２２０
Ｖまで上昇させ、厚さ２５００Åの厚い陽極酸化物２１
０が配線２０６の周囲に形成された。（図２（Ｃ））
【００３７】その後、イオン注入法、もしくはプラズマ
ドーピング法によってゲイト電極とその周囲の酸化物を
マスクとして自己整合的に不純物（リンもしくはボロ
ン）をシリコン膜中に導入し、不純物領域２１１を形成
した。このとき、不純物領域とゲイト電極との間のオフ
セットの大きさは、図２（Ｄ）に示すように、陽極酸化
物の厚さによって決定される。この場合には約１０００
Åのオフセットが形成された。（図２（Ｄ））
【００３８】その後、不純物領域の導電性を改善するた
めに、レーザーもしくはフラッシュランプ等の強力な光
エネルギーを照射することによって不純物領域の結晶性
を改善せしめ、さらに、公知の多層配線技術を使用して
２層目の配線を形成した。すなわち、層間絶縁物２１２
として、厚さ２０００〜６０００Åの酸化珪素膜をプラ
ズマＣＶＤ法によって堆積し、これにコンタクトホール
を形成して、さらに金属被膜、例えば、窒化チタン（厚
さ２００〜１０００Å）とアルミニウム（５００〜５０
００Å）の多層被膜をスパッタ法等によって堆積し、こ
れをパターニングして、電極・配線２１３、２１４を形
成した。（図２（Ｅ））
【００３９】図に示すように、配線２１４は配線２０６
と交差するが、この交差する箇所においては層間絶縁物
２１２が存在するだけでなく、絶縁性の高い陽極酸化物
２１０も存在した。この陽極酸化物はその作製プロセス
上、２００Ｖの印加電圧においても十分な絶縁性を示す
ことが期待される。一方、ＴＦＴではゲイト電極の周辺
の陽極酸化物２０７の厚さが１０００Å程度であるので
ＴＦＴの高速動作には何ら問題とならず、実際にこのＴ
ＦＴの移動度はＮＭＯＳで、８０〜１５０ｃｍ2 ／Ｖｓ
であった。
【００４０】〔実施例３〕 図３に本発明の１実施例を
示す。基板はコーニング７０５９、石英等の無アルカリ
ガラス基板を用いた。あるいはその他の基板材料であっ
てもよい。また、実施例１で説明したように、基板の表
面を窒化アルミニウムのごとき熱伝導度の良好な材料で
被覆しておくことも好ましい。基板３０１上には下地酸
化珪素膜３０２を厚さ２００〜２０００Å形成し、さら
に、島状結晶性シリコン膜３０３を形成した。このシリ
コン膜の厚さは３００〜１５００Åとした。島状シリコ
ン膜を得たのち、ゲイト絶縁膜として、厚さ５００〜１
５００Åの酸化珪素膜３０４を全面に形成した。
【００４１】その後、スパッタ法によって第１の配線、
すなわち、ＴＦＴのゲイト配線となる配線を形成した。
配線材料としてはタンタルを用いた。金属タンタルの代
わりに窒化タンタルを用いてもよい。成膜方法はスパッ
タ法を用いた。このタンタルをパターニングしてゲイト
電極３０５および同じ層内の配線３０６を形成した。
（図３（Ａ））
【００４２】次に基板を１〜５％のクエン酸のエチレン
グリコール溶液（ｐＨ≒７．０）に浸し、タンタルの配
線を陽極に接続し、また、白金の電極を陰極とし、電流
を印加することによってタンタルの配線に陽極酸化物を
形成した。ここでは厚さ２０００Åの陽極酸化物（酸化
タンタル）３０７、３０８が形成された。（図３
（Ｂ））
【００４３】その後、イオン注入法、もしくはプラズマ
ドーピング法によってゲイト電極とその周囲の酸化物を
マスクとして自己整合的に不純物（リンもしくはボロ
ン）をシリコン膜中に導入し、不純物領域３０９を形成
した。このとき、不純物領域とゲイト電極との間のオフ
セットの大きさは、図３（Ｃ）に示すように、陽極酸化
物の厚さによって決定される。この場合には約２０００
Åのオフセットが形成された。（図３（Ｃ））
【００４４】次いで、基板全面にフォトニースを塗布
し、パターニング、ポリイミド化した。この場合には、
ＴＦＴの部分（図の左側）のみを除去した。そして、こ
のようにして残ったフォトニース３１０をマスクとし
て、四フッ化炭素と酸素のプラズマ雰囲気中において酸
化タンタルのエッチングおこなった。この際には雰囲気
ガスが酸素を含んでいうので、フォトニースもエッチン
グされるが、その厚さを１〜５μｍとしておけば、陽極
酸化物３０７が全てエッチングされるまで耐えることが
できた。エッチングは緩衝フッ酸によってもよいが、そ
の場合には、フォトニースはエッチングされないもの
の、ゲイト酸化膜や下地酸化膜、基板がエッチングされ
る。このようにして、ゲイト電極の陽極酸化物３０７を
１０００Å以上、好ましくは全てエッチングした。（図
３（Ｄ））
【００４５】その後、不純物領域の導電性を改善するた
めに、レーザーもしくはフラッシュランプ等の強力な光
エネルギーを照射することによって不純物領域の結晶性
を改善せしめた。実施例１および２では、陽極酸化物が
存在しているため、不純物領域と真性半導体領域（チャ
ネル形成領域）の界面には光エネルギーが当たりにくか
ったので、その点で信頼性に問題が生じることがあっ
た。しかし、本実施例のように、陽極酸化物が除去され
た状態では、そのような境界にも十分に光エネルギーが
照射され、十分な信頼性が得られた。
【００４６】その後、公知の多層配線技術を使用して２
層目の配線を形成した。すなわち、層間絶縁物３１１と
して、厚さ２０００〜６０００Åの酸化珪素膜をプラズ
マＣＶＤ法によって堆積し、これにコンタクトホールを
形成して、さらに金属被膜、例えば、窒化チタン（厚さ
２００〜１０００Å）とアルミニウム（５００〜５００
０Å）の多層被膜をスパッタ法等によって堆積し、これ
をパターニングして、電極・配線３１２、３１３を形成
した。（図２（Ｅ）） 実施例２同様に、配線３１３は配線３０６と交差する
が、この交差する箇所においては層間絶縁物３１１が存
在するだけでなく、絶縁性の高い陽極酸化物３０８も存
在し、結果として十分な絶縁性を示した。
【００４７】〔実施例４〕 図４（Ａ）に本発明の１実
施例を示す。本実施例は、実施例１〜３で示された技術
を用いて実施したもので、液晶ディスプレーやイメージ
センサーの駆動回路に使用されるＣＭＯＳ回路の例であ
る。図の左側のＴＦＴ４０１はＰＭＯＳ、右側のＴＦＴ
４０２はＮＭＯＳである。第１層の配線は、４０３、４
０４、４０５、４０６で、うち４０３と４０４はゲイト
電極であり、高速ＴＦＴに適するようにその陽極酸化物
の厚さは薄い（〜１０００Å）。また、配線４０６は、
第２層配線４０７とコンタクトするために、その部分の
陽極酸化物は、ゲイト電極の部分と同様に薄く（〜１０
００Å）、さらに、コンタクトホールが形成されてい
る。コンタクトホールの形成にあたっては、図５〜図７
で示された手法のいずれかを採用すればよいが、図５、
もしくは図６の方法が実施しやすかった。一方、配線４
０５は、第２層配線４０７と交差するので、その陽極酸
化物は厚く（〜２５００Å）、十分な絶縁性が得られ
た。
【００４８】〔実施例５〕 図４（Ｂ）に本発明の１実
施例を示す。本実施例は、実施例１〜３で示された技術
を用いて実施したもので、液晶ディスプレーやイメージ
センサーの駆動回路に使用される信号出力段周辺の回路
の例である。図の左側のＴＦＴ４１１は大電流制御用の
ＴＦＴで、典型的にはチャネル幅が５００〜１ｍｍの大
きなものである。一方、右側のＴＦＴ４１２は論理回路
用のＴＦＴで、典型的にはそのチャネル幅は、５〜５０
μｍの比較的小さなものである。
【００４９】第１層の配線は、４１３、４１４、４１５
で、うち４１３と４１４はゲイト電極であり、４１４は
高速ＴＦＴに適するようにその陽極酸化物の厚さは薄い
（〜１０００Å）。一方、ゲイト電極４１３の陽極酸化
物は、ＴＦＴ４１１が高耐圧、大電力用のＴＦＴである
ので、厚く（〜３０００Å）、また、配線４１５は、第
２層配線４１６とコンタクトするために、その部分の陽
極酸化物は、ゲイト電極の部分と同様に薄く（〜１００
０Å）、コンタクトホールが形成されている。コンタク
トホールの形成にあたっては、図５〜図７で示された手
法のいずれかを採用すればよいが、図５、もしくは図６
の方法が実施しやすかった。なお、配線４１５はゲイト
配線４１３と連続している。
【００５０】〔実施例６〕 図４（Ｃ）に本発明の１実
施例を示す。本実施例は、実施例１〜３で示された技術
を用いて実施したもので、液晶ディスプレーの画素制御
用ＴＦＴ周辺の回路の例である。図のＴＦＴ４２１は低
リーク電流のＴＦＴである。第１層の配線は、４２２、
４２３、４２４で、うち４２３はゲイト電極であり、Ｔ
ＦＴ４２１が低リーク電流であることを要求されるの
で、その陽極酸化物は厚い（〜２０００Å）。また、配
線４２２も第２層配線４２５と交差するので、絶縁性を
高めるためにその陽極酸化物を厚く（〜２０００Å）し
ている。一方、配線４２４は、ＴＦＴのドレインから延
びている透明導電膜とキャパシタを構成している。そし
て、静電容量を高めるために、層間絶縁物を間に設け
ず、誘電体は陽極酸化物（酸化アルミニウム）だけで、
しかもその厚さは１０００Å程度の薄いものとした。
【００５１】〔実施例７〕 図８に本実施例を示す。本
実施例は特に陽極酸化される配線と上部配線とを接触さ
れる技術に関したものである。石英、コーニング７０５
９等の基板８０１上に下地酸化珪素膜８０２を堆積し、
結晶性の島状シリコン膜８０３、ゲイト絶縁膜として酸
化珪素膜８０４を堆積し、さらに、アルミニウムによっ
てＴＦＴのゲイト電極・配線８０５、その他の配線８０
６、８０７を形成した。そして、配線８０７は上部の配
線とコンタクトを形成する必要があるのでフォトニース
によって、マスク材８０８を形成した。（図８（Ａ）） そして、配線８０５〜８０７に電解溶液中で電流を流
し、マスク材で被覆された部分以外の表面に薄い（厚さ
１０００Å）陽極酸化物（酸化アルミニウム）の被膜８
０９を形成した。（図８（Ｂ）） その後、ＴＦＴのゲイト電極８０５および先に形成され
たフォトニースのマスク８０８を覆って、新たにフォト
ニースによってマスク８１０、８１１を形成した。（図
８（Ｃ））
【００５２】そして、再び、陽極酸化をおこない、マス
ク材で被覆された部分以外に厚い（２５００Å）陽極酸
化物８１２を形成した。このときには、配線８０７のコ
ンタクトホールの形成される周辺ではコンタクトホール
に向かって陽極酸化物の厚さが段階的に減少していく。
（図８（Ｄ）） その後、不純物領域８１３を形成し、層間絶縁物８１４
を堆積した。通常は絶縁性を高めるために層間絶縁物の
厚さは５０００Å以上が好ましいのであるが、本実施例
では配線の交差する部分には厚い陽極酸化物が形成され
ているので、層間絶縁物の厚さは１０００〜３０００Å
でも十分であった。この層間絶縁物をパターニングし
て、ＴＦＴのソース、ドレインおよび配線８０７にコン
タクトホールを形成した。そして、さらに金属被膜を堆
積し、これをパターニングすることによって金属配線８
１５、８１６、８１７を形成した。このとき、配線８１
７は下部の配線８０７と接続するが、コンタクトホール
の周囲では段差が緩やかに形成されており、さらに層間
絶縁物の厚さも通常より薄いので、上部配線８１７の断
線等は起こりにくかった。一方、配線８１６は配線８０
６と交差するが、配線の交差する部分には厚い陽極酸化
物８１２が形成されているので、これと層間絶縁物によ
って十分な絶縁性が得られた。
【００５３】〔実施例８〕 図９に本実施例を示す。本
実施例は特に陽極酸化される配線と上部配線とを接触さ
れる技術に関したものである。石英、コーニング７０５
９等の基板９０１上に下地酸化珪素膜９０２を堆積し、
結晶性の島状シリコン膜９０３、ゲイト絶縁膜として酸
化珪素膜９０４を堆積し、さらに、アルミニウムによっ
てＴＦＴのゲイト電極・配線９０５、その他の配線９０
６、９０７を形成し、これらの配線に電解溶液中で電流
を流し、表面に薄い（厚さ１０００Å）陽極酸化物（酸
化アルミニウム）の被膜９０８を形成した。（図９
（Ａ）） その後、ＴＦＴのゲイト電極９０５および配線９０７の
コンタクトホールを設ける部分を覆って、フォトニース
によってマスク９０９、９１０を形成した。（図９
（Ｂ））
【００５４】そして、再び、陽極酸化をおこない、マス
ク材で被覆された部分以外に厚い（２５００Å）陽極酸
化物９１１を形成した。（図９（Ｃ）） その後、マスク９０９、９１０を除去し、不純物領域９
１２を形成し、さらに、配線９０７の上面にある薄い陽
極酸化膜９０８のコンタクトホールを形成した。（図９
（Ｄ）） そして、層間絶縁物９１４を堆積し、この層間絶縁物を
パターニングして、ＴＦＴのソース、ドレインおよび配
線９０７にコンタクトホールを形成した。そして、さら
に金属被膜を堆積し、これをパターニングすることによ
って金属配線９１５、９１６、９１７を形成した。この
とき、配線９１７は下部の配線９０７と接続するが、コ
ンタクトホールの周囲では段差が緩やかに形成されてお
り、上部配線９１７の断線等は起こりにくかった。一
方、配線９１６は配線９０６と交差するが、配線の交差
する部分には厚い陽極酸化物９１１が形成されているの
で、これと層間絶縁物によって十分な絶縁性が得られ
た。
【００５５】
【発明の効果】本発明の効果は、第１に同一基板上に異
なった特性を有するＭＩＳトランジスタを実質的に同一
プロセスにて形成できることである。実施例１から明ら
かなように、２種類のＴＦＴを形成するためには、 フォトニースの塗布・パターニング ２度目の陽極酸化 という２つの工程が追加するだけであり、さらに歩留り
を決定するフォトリソグラフィー工程はだけであるの
で、歩留りの低下はほとんどなかった。
【００５６】本発明の第２の効果は、実施例２に見られ
るように配線の交差部における短絡を著しく減少させ、
かつ、ＭＩＳトランジスタの特性（例えば、高速動作）
を維持するということである。これも実質的に上記、
のプロセスを追加するだけでなされるものであり、む
しろ歩留りの向上に寄与した。
【００５７】本発明の第３の効果は、図５〜図７および
それに対応する文章に示されるように、第１層配線と第
２層配線のコンタクトの近傍で、陽極酸化物の厚さを段
階的に変化させることによって、コンタクトホールによ
る段差を緩和し、第２層配線の断線等を防止することで
ある。以上のように、本発明の効果は十分に大きく、本
発明は工業上、有益な発明である。
【図面の簡単な説明】
【図１】 本発明の実施例（作製工程）を示す。
【図２】 本発明の実施例（作製工程）を示す。
【図３】 本発明の実施例（作製工程）を示す。
【図４】 本発明の応用例を示す。
【図５】 本発明におけるコンタクトの形成方法に関す
る作製工程例を示す。
【図６】 本発明におけるコンタクトの形成方法に関す
る作製工程例を示す。
【図７】 本発明におけるコンタクトの形成方法に関す
る作製工程例を示す。
【図８】 本発明の実施例（作製工程）を示す。
【図９】 本発明の実施例（作製工程）を示す。
【符号の説明】
１０１・・・基板 １０２・・・下地酸化珪素膜 １０３・・・島状シリコン膜（高速ＴＦＴ用） １０４・・・島状シリコン膜（低リーク電流用） １０５・・・ゲイト絶縁膜（酸化珪素） １０６、１０７・・・ゲイト電極（アルミニウム） １０８、１０９・・・薄い陽極酸化物（酸化アルミニウ
ム） １１０・・・フォトニース １１１・・・厚い陽極酸化物（酸化アルミニウム） １１２、１１３・・・不純物領域 １１４・・・層間絶縁物（酸化珪素） １１５、１１６、１１７、１１８・・・電極・配線（窒
化チタン／アルミニウムの多層膜）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 １枚の基板上に形成された第１および第
    ２のＭＩＳ型トランジスタを有する半導体装置におい
    て、第１のＭＩＳ型トランジスタのゲイト電極の側面お
    よび／または上面に存在するゲイト電極を構成する材料
    の酸化物からなる物体の厚さが、第２のＭＩＳ型トラン
    ジスタのものと異なることを特徴とする半導体装置。
  2. 【請求項２】 請求項１において、請求項１の半導体装
    置をアクティブマトリクス型液晶表示装置の駆動素子と
    して用いたことを特徴とする半導体装置。
  3. 【請求項３】 １枚の基板上に形成された少なくとも１
    つのＭＩＳ型トランジスタと、前記ＭＩＳ型トランジス
    タのゲイト電極と同じ層内の少なくとも１つの第１の配
    線と、前記第１の配線とは異なる層内に存在する第２の
    配線とが存在し、かつ、前記第１および第２の配線が交
    点Ａにおいて交差している半導体装置において、前記Ｍ
    ＩＳ型トランジスタのゲイト電極の側面および／または
    上面に存在するゲイト電極を構成する材料の酸化物から
    なる物体の厚さが、前記交点Ａにおける前記第１の配線
    の側面および／または上面に存在するものと異なること
    を特徴とする半導体装置。
  4. 【請求項４】 １枚の基板上に形成された少なくとも１
    つのキャパシタと、前記キャパシタの第１の電極と同じ
    層内の第１の配線と、前記キャパシタの第２の電極と同
    じ層内に存在する第２の配線とが存在し、かつ、前記第
    １および第２の配線がキャパシタ以外の交点Ｂにおいて
    も交差している半導体装置において、前記キャパシタの
    第１の電極の上面に存在し、該第１の電極を構成する材
    料の酸化物からなる物体の厚さが、前記交点Ｂにおける
    前記第１の配線の側面および／または上面に存在するも
    のと異なることを特徴とする半導体装置。
  5. 【請求項５】 基板上に形成された第１の配線に選択的
    に第１のマスク材を形成した後、第１の配線を酸化する
    工程と、 前記第１のマスク材の少なくとも一部を含む領域に第２
    のマスク材を形成した後、第１の配線を酸化する工程
    と、 前記第１および第２のマスク材を除去した後、少なくと
    も第１のマスク材が形成された領域の一部に第２の配線
    を形成する工程とを有することを特徴とする半導体装置
    の作製方法。
  6. 【請求項６】 基板上に形成され、その表面が酸化され
    た第１の配線に選択的にマスク材を形成した後、第１の
    配線を酸化する工程と、 前記マスク材を除去した後、少なくともマスク材が形成
    された領域の一部にコンタクトホールを形成する工程
    と、 前記コンタクトホールの少なくとも一部に第２の配線を
    形成する工程とを有することを特徴とする半導体装置の
    作製方法。
  7. 【請求項７】 基板上に形成され、その表面が酸化され
    た第１の配線を選択的にエッチングした後、層間絶縁物
    を形成する工程と、 前記層間絶縁物にコンタクトホールを形成した後、第２
    の配線を形成する工程とを有することを特徴とする半導
    体装置の作製方法。
JP50A 1992-02-05 1993-01-26 半導体装置およびその製造方法 Pending JPH06224432A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP50A JPH06224432A (ja) 1993-01-26 1993-01-26 半導体装置およびその製造方法
US08/014,455 US5485019A (en) 1992-02-05 1993-02-03 Semiconductor device and method for forming the same
KR1019930001669A KR960008133B1 (ko) 1992-02-05 1993-02-05 반도체장치와 그 제작방법
US08/455,156 US5849611A (en) 1992-02-05 1995-05-31 Method for forming a taper shaped contact hole by oxidizing a wiring
US09/151,269 US6147375A (en) 1992-02-05 1998-09-11 Active matrix display device
US09/660,385 US6476447B1 (en) 1992-02-05 2000-09-12 Active matrix display device including a transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224432A (ja) 1993-01-26 1993-01-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06224432A true JPH06224432A (ja) 1994-08-12

Family

ID=12284615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06224432A (ja) 1992-02-05 1993-01-26 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JPH06224432A (ja)
KR (1) KR960008133B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033824A (ja) * 1999-05-20 2001-02-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7701541B2 (en) 1999-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. In-plane switching display device having electrode and pixel electrode in contact with an upper surface of an organic resin film

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033824A (ja) * 1999-05-20 2001-02-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7701541B2 (en) 1999-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. In-plane switching display device having electrode and pixel electrode in contact with an upper surface of an organic resin film

Also Published As

Publication number Publication date
KR960008133B1 (ko) 1996-06-20
KR930018736A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
US5430320A (en) Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current
US6081308A (en) Method for manufacturing liquid crystal display
EP0645802B1 (en) Semiconductor device and method for manufacturing the same
US5814529A (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6338988B1 (en) Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step
JPH1195261A (ja) 液晶表示装置およびその作製方法
JPH07106594A (ja) 半導体装置およびその作製方法
KR19990023185A (ko) 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조
US5757030A (en) Thin film transistor with an insulating film having an increased thickness on a periphery of a semiconductor island
JPS62124775A (ja) 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ
JP2700277B2 (ja) 薄膜トランジスタの作製方法
US20160372581A1 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
JPH0832079A (ja) 半導体装置およびその作製方法
JP3349356B2 (ja) 薄膜トランジスタおよびその製造方法
US20050148119A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
JP3565993B2 (ja) 半導体装置の製造方法
JPH06224432A (ja) 半導体装置およびその製造方法
JPH08330593A (ja) 薄膜トランジスタの製造方法
JP2698724B2 (ja) 薄膜トランジスタ及びその製造方法
JP2752983B2 (ja) 液晶表示用薄膜トランジスタの製造方法
US6512270B2 (en) Thin film transistor substrate and process for producing the same
JP3238072B2 (ja) 薄膜トランジスタ
JP3291069B2 (ja) 半導体装置とその作製方法
KR0124385Y1 (ko) 다결정 실리콘 박막 트랜지스터 액정표시소자
JPS63172469A (ja) 薄膜トランジスタ