KR930018736A - 반도체장치와 그 제작방법 - Google Patents

반도체장치와 그 제작방법 Download PDF

Info

Publication number
KR930018736A
KR930018736A KR1019930001669A KR930001669A KR930018736A KR 930018736 A KR930018736 A KR 930018736A KR 1019930001669 A KR1019930001669 A KR 1019930001669A KR 930001669 A KR930001669 A KR 930001669A KR 930018736 A KR930018736 A KR 930018736A
Authority
KR
South Korea
Prior art keywords
semiconductor device
wiring
gate electrode
layer
forming
Prior art date
Application number
KR1019930001669A
Other languages
English (en)
Other versions
KR960008133B1 (ko
Inventor
순페이 야마자끼
아키라 마세
마사아키 히로키
야스히코 다케무라
장흥용
히데키 우오치
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5432292A external-priority patent/JP2540688B2/ja
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 겐큐쇼 filed Critical 순페이 야마자끼
Publication of KR930018736A publication Critical patent/KR930018736A/ko
Application granted granted Critical
Publication of KR960008133B1 publication Critical patent/KR960008133B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0823Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/161Tapered edges
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/163Thick-thin oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액티브 매트릭스형 전기광학장치, 특히 액티브 매트릭스형 전기광학장치등에 이용할 수 있고, 명확하 스위칭 특성을 갖는 절연게이트형 전제효과 트랜지스터의 구조 및 그 제작방법에 관한 것으로, 본 발명에서는 게이트 전극의 표면에 양극산화에 의한 절연막층을 설치하는 것으로, 채널길이를 게이트 전극의 채널 장방향의 길이 보다도 길게 되어, 채널영역의 양측부에 게이트 전극에 의한 전계가 걸리지 않는, 혹은 매우 약한 전계가 걸리는 오프셋 영역을 설치하거나, 혹은 같은 방법에 의해 동일한 효과를 갖는 비결정성의 불순물 반도체 영역을 설치할 수 있어, 역바이어스시의 리크전류를 줄일 수 있고, 그 결과 종래에 꼭 필요했던 전하유지 용량이 불필요하게 되어, 종래에 비해 개구율을 크게 향상시킬 수 있고, 보다 양호한 표시품질을 얻을 수 있는 반도체장치 및 그 제작방법이다.

Description

반도체장치와 그 제작방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 반도체장치의 구조도.
제6도는 실시예 1에 있어서 액티브 매트릭스형 액정 전기광학장치의 회로도.
제9도는 본 발명에 의한 TFT의 특성예 및 그 동작원리를 나타내는 도면.

Claims (15)

  1. 절연기판상에 적어도 반도체층, 절연막층 및 도체층을 갖는 절연게이트형 전계효과 트랜지스터에 있어서 채널길이가 게이트 전극의 채널 장방향의 길이 보다도 긴 점을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 채널의 길이는 게이트 전극의 채널 장방향의 길이 보다도 게이트 전극 표면에 형성된 산화물층 두께의 개략 2배 정도 긴 점을 특징으로 하는 반도체장치.
  3. 절연기판상에 적어도 반도체층, 절연막층 및 도체층을 갖는 절연 게이트형 전계효과 트랜지스터의 제작방법에 있어서, 반도체층 및 게이트 절연막층을 형성한 후에 양극산화 가능한 재료에 의해 게이트 전극부를 형성한 후에, 상기 반도체층에 p형화 또는 n형화 시키는 불순물 이온을 주입하여 소스 또는 드레인 영역을 형성한 후에, 상기 게이트 전극부 표면을 양극산화하고, 그 후에 열처리 공정을 갖는 점을 특징으로 하는 반도체장치의 제작방법.
  4. 금속이 게이트 전극과 그 게이트 전극을 둘러쌓아 형성된 양극 산화물층과, 박막형의 채널영역과, 그 채널영역을 끼워 형성된 한쌍의 제1의 불순물영역과, 각 제1의 불순물영역에 인접한 제2의 불순물 영역을 갖는 점을 특징으로 하는 박막형의 절연게이트형 반도체장치.
  5. 제4항에 있어서, 제1의 불순물영역은 비정질 상태인 점을 특징으로 하는 절연게이트형 반도체장치.
  6. 제1항에 이어서, 그 반도체장치 절연기판상에 형성되고, 그 소스 혹은 드레인의 어느 한쪽은 커패시터 소자에 접속되어 있는 점을 특징으로 하는 반도체장치.
  7. 제6항에 있어서, 그 반도체장치는 액정 표시장치 화소의 구동에 이용되는 점을 특징으로 하는 반도체장치.
  8. 제4항에 있어서, 그 반도체장치는 절연기판상에 형성되고, 그 소스 혹은 드레인의 어느 한쪽은 커패시터 소자에 접속되어 있는 점을 특징으로 하는 반도체장치.
  9. 1 매의 기판상에 형성된 제1 및 제2의 MIS형 트랜지스터를 갖는 반도체장치에 있어서, 제1의 MIS형 트랜지스터의 게이트 전극의 측면 및/또는 윗면에 존재하는 게이트 전극을 구성하는 재료의 산화물로 이루어진 물체의 두께가 제2의 MIS형 트랜지스터의 것과 서로다른 점을 특징으로 하는 반도체장치.
  10. 제9항에 있어서, 반도체장치는 액티브 매트릭스형의 액정표시 장치인 점을 특징으로 한다.
  11. 1매의 기판상에서 적어도 하나의 MIS형 트랜지스터와, 상기 MIS형 트래지스터의 게이트 전극과 같은 층내의 적어도 하나의 제1의 배선과, 상기 제1의 배선과는 서로다른 층내에 존재하는 제2의 배선이 존재하고, 또한, 상기 제1 및 제2의 배선이 교점 A에서 교차하고 있는 반도체장치에 있어서, 상기 MIS형 트랜지스터의 게이트 전극의 측면 및/또는 윗면에 존재하는 게이트 전극을 구성하는 재료의 산화물로 이루어지는 물체의 두께가, 상기 교점 A에 있어서 상기 제1의 배선의 측면 및/또는 윗면에 존재하는 것과 서로다른 점을 특징으로 하는 반도체장치.
  12. 1매의 기판상에 형성된 적어도 하나의 커패시터와, 상기 커패시터의 제1의 전극과 같은 층내의 제1의 배선과, 상기 커패시터의 제2의 전극과 같은 층내에 존재하는 제2의 배선이 존재하고, 또한 상기 제1 및 제2의 배선이 커패시터 이외의 교점 B에서도 교차하고 있는 반도체장치에 있어서, 상기 커패시터의 제1의 전극 윗면에 존재하고, 그 제1의 전극을 구성하는 재료의 산화물로 이루어지는 물체의 두께가, 상기 교점 B에 있어서 상기 제1의 배선의 측면 및/또는 윗면에 존재하는 것과 서로다른 점을 특징으로 하는 반도체장치.
  13. 기판상에 형성된 제1의 배선에 선택적으로 제1의 마스크재를 형성한 후, 제1의 배선을 산화하는 공정과, 상기 제1의 마스크재의 적어도 일부를 포함하는 역에 제2의 마스크재를 형성한 후, 제1의 배선을 산화하는 공정과, 상기 제1 및 제2의 마스크재를 제거한 후, 적어도 제1의 마스크재가 형성된 영역의 일부에 제2의 배선을 형성하는 공정을 갖는 점을 특징으로 하는 반도체장치의 제작방법.
  14. 기판상에 형성되고, 그 표면이 산화된 제1의 배선에 선택적으로 마스크재를 형성한후, 제1의 배선을 산화하는 공정과, 상기 마스크재를 제거한 후, 적어도 마스크재가 형성된 영역의 일부에 콘택트홀을 형성하는 공정과, 상기 콘택트홀의 적어도 일부에 제2이 배선을 형성하는 공정을 갖는 점을 특징으로 하는 반도체장치의 제작방법.
  15. 기판상에 형성되고 그 표면이 산화된 제1의 배선을 선택적으로 에칭한 후, 층간절연물을 형성하는 공정과, 상기 층간절연물에 콘택트홀을 형성한 후, 제2의 배선을 형성하는 공정을 갖는 점을 특징으로 하는 반도체장치의 제작방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930001669A 1992-02-05 1993-02-05 반도체장치와 그 제작방법 KR960008133B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-54322 1992-02-05
JP5432292A JP2540688B2 (ja) 1991-08-23 1992-02-05 半導体装置とその作製方法
JP50A JPH06224432A (ja) 1993-01-26 1993-01-26 半導体装置およびその製造方法
JP93-29744 1993-01-26

Publications (2)

Publication Number Publication Date
KR930018736A true KR930018736A (ko) 1993-09-22
KR960008133B1 KR960008133B1 (ko) 1996-06-20

Family

ID=12284615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001669A KR960008133B1 (ko) 1992-02-05 1993-02-05 반도체장치와 그 제작방법

Country Status (2)

Country Link
JP (1) JPH06224432A (ko)
KR (1) KR960008133B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972435B2 (en) 1996-06-04 2005-12-06 Semiconductor Energy Laboratory Co., Ltd. Camera having display device utilizing TFT

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
JP4197574B2 (ja) * 1999-05-20 2008-12-17 株式会社半導体エネルギー研究所 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972435B2 (en) 1996-06-04 2005-12-06 Semiconductor Energy Laboratory Co., Ltd. Camera having display device utilizing TFT
US6979841B2 (en) 1996-06-04 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof

Also Published As

Publication number Publication date
KR960008133B1 (ko) 1996-06-20
JPH06224432A (ja) 1994-08-12

Similar Documents

Publication Publication Date Title
KR930005248A (ko) 반도체 장치와 그 제작방법
KR950003943B1 (ko) 박막 반도체 장치
US5338959A (en) Thin film transistor with three dimensional multichannel structure
KR100297868B1 (ko) 능동매트릭스표시장치
KR100360965B1 (ko) 반도체 장치의 제조 방법
KR940702312A (ko) 박막 트랜지스터, 고체장치, 표시장치 및, 박막 트랜지스터의 제조방법(Thin film transistor, solid device, display device and manufacturing mothed of a thin film transistor)
US5789283A (en) LDD polysilicon thin film transistor and manufacturing method thereof
KR930011158A (ko) 박막 트랜지스터 디바이스
KR950012767A (ko) 반도체장치 및 그의 제조방법
KR950003900A (ko) 구동 회로 내장형 액정 표시 장치의 제조 방법
JPH11281997A (ja) 回路基板、その製造方法および液晶表示装置
KR930018736A (ko) 반도체장치와 그 제작방법
JP2857900B2 (ja) 薄膜トランジスタの製造方法
US5403755A (en) Method for fabricating a thin film transistor
CN100373633C (zh) 不对称的薄膜晶体管结构
US5266820A (en) Distributed threshold voltage field effect transistor
KR950005484B1 (ko) 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법
KR970004079A (ko) 반도체소자 및 그 제조방법
JPH01302768A (ja) 逆スタガー型シリコン薄膜トランジスタ
JP2761496B2 (ja) 薄膜状絶縁ゲイト型半導体装置およびその作製方法
KR100692672B1 (ko) 액정 표시 소자의 제조방법
KR0142784B1 (ko) 박막트랜지스터 및 그 제조방법
KR0151275B1 (ko) 액정표시소자용 박막트랜지스터 패널 제조방법
KR100298431B1 (ko) 박막트랜지스터및그제조방법
KR950029826A (ko) 티에프티-엘씨디(tft-lcd) 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110607

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee