KR0151275B1 - 액정표시소자용 박막트랜지스터 패널 제조방법 - Google Patents
액정표시소자용 박막트랜지스터 패널 제조방법Info
- Publication number
- KR0151275B1 KR0151275B1 KR1019950012105A KR19950012105A KR0151275B1 KR 0151275 B1 KR0151275 B1 KR 0151275B1 KR 1019950012105 A KR1019950012105 A KR 1019950012105A KR 19950012105 A KR19950012105 A KR 19950012105A KR 0151275 B1 KR0151275 B1 KR 0151275B1
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- layer
- oxide film
- substrate
- single crystal
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 20
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 7
- 239000010980 sapphire Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시소자용 박막트랜지스터 패널 제조방법에 관한 것으로, SOS공정을 개선하여 HDTV등의 높은 이동도가 요구되는 분야에 적용할 수 있도록 한 TFT 제조방법에 관한 것이다.
본 발명은 사파이어기판상에 단결정실리콘을 성장시키는 단계와, 상기 단결정 실리콘층을 아일랜드 형태로 패터닝하여 기판 소정영역에 제1활성층을 형성하는 단계, 상기 단결정실리콘 활성층이 형성된 기판 전면에 산화막을 형성하는 단계, 상기 산화막위에 비정질실리콘 또는 폴리실리콘을 증착하는 단계, 상기 비정질실리콘층 또는 폴리실리콘층을 아일랜드 형태로 패터닝하여 기판 소정영역에 제2활성층을 형성하는 단계, 상기 제1활성층 상부의 산화막을 제거하는 단계, 상기 제1활성층 및 제2활성층상에 게이트산화막을 형성하는 단계, 및 상기 제1활성층 및 제2활성층상부의 상기 게이트산화막상에 각각 게이트전극을 형성하는 단계를 포함하는 액정표시소자용 박막트랜지스터 패널 제조방법을 제공한다.
Description
제1도는 본 발명에 의한 LCD용 TFT 제조방법을 도시한 공정순서도.
제2도는 본 발명에 의한 TFT 단면구조도.
* 도면의 주요부분에 대한 부호의 설명
1 : 사파이어 기판 2 : 단결정실리콘
3 : 산화막 4 : 비정질실리콘 또는 폴리실리콘
5 : 게이트산화막 6 : 게이트전극
7 : 절연층 8 : 전극
9 : 보호막 10 : 픽셀전극
본 발명은 액정표시소자(LCD;Liquid Crystal Display)용 박막트랜지스터(TFT;Thin Film Transistor) 패널(pannel) 제조방법에 관한 것으로, 특히 주변 회로 SOS(Silicon on Sapphire)구조의 TFT와 픽셀부의 비정질실리콘 또는 폴리실리콘 활성층을 갖는 TFT를 함께 형성하는 방법에 관한 것이다.
고화질 HDTV를 위한 AM(Active Matrix) LCD용 TFT패널은 우수한 소자 특성이 요구된다. 현재 개발중인 폴리실리콘 TFT 패널은 필드 효과 이동도 (Field Effect Mobility)가 낮아져서 그 응용이 한계에 부딪혀 단결성 실리콘(single crystal silicon)으로 다시 관심이 돌려지고 있다.
현재 알려져 있는 단결정실리콘 TFT 제조방법중의 하나로 SOS공정이 있는데, 이 경우 n채널 이동도가 400㎠/V·sec에 이르고, P채널 이동도도 200㎠/V·sec에 이르고 있어 HDTV용 TFT 제작에 적합하다.
그러나 SOS구조의 TFT가 이동도 면에서는 좋은 특성을 가지지만 이를 이용하여 픽셀용 TFT를 제작할 경우에는 누설전류(leakage current)가 높은 것이 문제가 된다. 픽셀용 TFT의 누설전류는 0.1pA/㎛정도가 요구되는데 SOS TFT의 경우 0.1nA/㎛정도로서, 요구되는 누설전류보다 1000배 정도나 더 크므로 HDTV용으로는 적합하지 않다.
본 발명은 SOS공정을 개선하여 HDTV등의 높은 이동도가 요구되는 분야에 적용할 수 있도록 한 TFT 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 액정표시소자용 박막트랜지스터 패널 제조방법은 사파이어기판상에 단결정실리콘을 성장시키는 단계와, 상기 단결정실리콘층을 아일랜드 형태로 패터닝하여 기판 소정영역에 제1활성층을 형성하는 단계, 상기 단결정실리콘 활성층이 형성된 기판 전면에 산화막을 형성하는 단계, 상기 산화막위에 비정질시리콘 또는 폴리실리콘을 증착하는 단계, 상기 비정질실리콘층 또는 폴리실리콘층을 아일랜드 형태로 패터닝하여 기판 소정영역에 제2활성층을 형성하는 단계, 상기 제1활성층 상부의 산화막을 제거하는 단계, 상기 제1활성층 및 제2활성층에 게이트산화막을 형성하는 단계, 및 상기 제1활성층 및 제2활성층상의 상기 게이트산화막상에 각각 게이트전극을 형성하는 단계를 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 SOS구조의 TFT와 비정질실리콘 또는 폴리실리콘 TFT의 제조공정을 함께 진행하여 높은 이동도와 낮은 누설전류를 갖는 LCD용 TFT 패널을 제조한다.
즉, 높은 이동도가 요구되는 주변화로(데이타 드라이버, 스캐너등)의 경우에는 SOS구조의 TFT를 형성하고, 픽셀용 TFT에는 비정질실리콘 또는 폴리실리콘 활성층을 사용함으로써 각각의 장점을 효과적으로 이용하는 것이다.
제1도를 참조하여 본 발명에 의한 TFT 패널 제조방법을 설명하면 다음과 같다. 먼저, 제1도 (a)와 같이 사파이어를 기판으로 사용하여 이 사파이어기판(1)상에 단결정실리콘(2)을 성장시킨 후, 제1도 (b)에 도시된 바와 같이 상기 단결정실리콘층을 사진식각공정을 통해 아일랜드(island)형태로 패터닝하여 주변회로용 TFT의 단결정실리콘(2) 활성층을 형성한다.
이어서 제1도 (c)에 도시된 바와 같이 상기 단결정실리콘(2) 활성층이 형성된 기판 전면에 CVD(Chemical Vapor Deposition)방법으로 산화막(3)을 형성하고, 이위에 비정질실리콘층(4)을 형성한다.
다음에 제1도 (d)에 도시된 바와 같이 상기 비정질실리콘층을 사진식각공정을 통해 아일랜드 형태로 패터닝하여 픽셀용 TFT의 비정질실리콘층(4) 활성층을 형성한다. 이어서 제1도 (e)에 도시된 바와 같이 상기 단결정실리콘(2) 활성층상의 산화막(3)을 제거한 후, 단결정실리콘(2) 활성층 및 비정질실리콘(4) 활성층상에 게이트산화막(5)을 함께 성장시켜 형성한다.
다음에 제1도 (f)에 도시된 바와 같이 상기 게이트산화막(5)위에 게이트전극 형성용 도전층을 형성한 후에 이를 소정패턴으로 패터닝하여 상기 단결정실리콘(2) 활성층 및 비정질실리콘(4) 활성층상부에 각각 게이트전극(6)을 형성한다.
상기와 같이 게이트전극(6)까지 형성한 후, 통상의 TFT 제조공정과 마찬가지로 상기 각각의 활성층에 이온주입을 행하여 소오스 및 드레인영역을 형성하고, 그 전면에 절연층(7)을 형성한 후, 이를 선택적으로 식각하여 상기 각각의 소오스 및 드레인영역을 노출시키는 콘택홀을 형성한 다음, 이 콘택홀을 통해 소오스 및 드레인과 접속되는 전극(8)을 형성하고, 기판 전면에 보호막으로서, 산화막(9)을 형성한 후, 이를 선택적으로 식각하여 픽셀용 TFT의 드레인영역을 노출시키는 콘택홀을 형성한 다음, 이 콘택홀을 통해 드레인영역과 접속되는 픽셀전극(10)을 형성함으로써 제2도에 도시된 바와 같은 TFT 패널을 제작한다. 이상과 같이 본 발명에 의하면 HDTV용의 높은 이동도를 갖는 동시에 낮은 누설전류를 갖는 TFT의 제조가 가능하게 된다.
Claims (2)
- 사파이어기판상에 단결정실리콘을 성장시키는 단계와, 상기 단결정실리콘층을 아일랜드 형태로 패터닝하여 기판 소정영역에 제1활성층을 형성하는 단계, 상기 단결정실리콘 활성층이 형성된 기판 전면에 산화막을 형성하는 단계, 상기 산화막위에 비정질실리콘 또는 폴리실리콘을 증착하는 단계, 상기 비정질실리콘층 또는 폴리실리콘층을 아일랜드 형태로 패터닝하여 기판 소정영역에 제2활성층을 형성하는 단계, 상기 제1활성층 상부의 산화막을 제거하는 단계, 상기 제1활성층 및 제2활성층상에 게이트산화막을 형성하는 단계, 및 상기 제1활성층 및 제2활성층상부의 상기 게이트산화막상에 각각 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자용 박막트랜지스터 패널 제조방법.
- 제1항에 있어서, 상기 제1활성층은 주변회로의 TFT를 구성하고, 제2활성층은 픽셀용 TFT를 구성하는 것을 특징으로 하는 액정표시소자용 박막트랜지스터 패널 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012105A KR0151275B1 (ko) | 1995-05-16 | 1995-05-16 | 액정표시소자용 박막트랜지스터 패널 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012105A KR0151275B1 (ko) | 1995-05-16 | 1995-05-16 | 액정표시소자용 박막트랜지스터 패널 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043292A KR960043292A (ko) | 1996-12-23 |
| KR0151275B1 true KR0151275B1 (ko) | 1998-10-01 |
Family
ID=19414591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950012105A KR0151275B1 (ko) | 1995-05-16 | 1995-05-16 | 액정표시소자용 박막트랜지스터 패널 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0151275B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682893B1 (ko) * | 2004-10-13 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR100725247B1 (ko) * | 2004-03-24 | 2007-06-07 | 샤프 가부시키가이샤 | 반도체 장치, 반도체 기판의 제조 방법, 및 반도체 장치의제조 방법 |
-
1995
- 1995-05-16 KR KR1019950012105A patent/KR0151275B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725247B1 (ko) * | 2004-03-24 | 2007-06-07 | 샤프 가부시키가이샤 | 반도체 장치, 반도체 기판의 제조 방법, 및 반도체 장치의제조 방법 |
| KR100682893B1 (ko) * | 2004-10-13 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043292A (ko) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100509662B1 (ko) | 액티브 매트릭스형 디스플레이장치 및 그 제조방법 및 반도체장치의 제조방법 | |
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| US6451630B2 (en) | Method for manufacturing a thin-film transistor | |
| US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
| JPH05142577A (ja) | マトリクス回路駆動装置 | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| CN110634804A (zh) | 一种阵列基板及其制备方法、触控显示面板 | |
| KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| US5696387A (en) | Thin film transistor in a liquid crystal display having a microcrystalline and amorphous active layers with an intrinsic semiconductor layer attached to same | |
| US20030092224A1 (en) | Semiconductor doping method and liquid crystal display device fabricating method using the same | |
| JP3005918B2 (ja) | アクティブマトリクスパネル | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR0151275B1 (ko) | 액정표시소자용 박막트랜지스터 패널 제조방법 | |
| KR100328847B1 (ko) | 박막트랜지스터의제조방법 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| KR100345361B1 (ko) | 박막트랜지스터및이것을구비한액정표시장치와tft어레이기판의제조방법 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| US20030096463A1 (en) | Thin-film semiconductor element and method of producing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |