JP2773937B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2773937B2 JP2773937B2 JP30195989A JP30195989A JP2773937B2 JP 2773937 B2 JP2773937 B2 JP 2773937B2 JP 30195989 A JP30195989 A JP 30195989A JP 30195989 A JP30195989 A JP 30195989A JP 2773937 B2 JP2773937 B2 JP 2773937B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- refractory metal
- metal film
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置、特にMOS LSI（Metal Oxide
Semiconductor Large Scale Integration）を簡単な工
程で、低抵抗性を損わずに、熱処理に対するMOS特性の
安定性を向上できるようにした半導体装置の製造方法に
関するものである。
Semiconductor Large Scale Integration）を簡単な工
程で、低抵抗性を損わずに、熱処理に対するMOS特性の
安定性を向上できるようにした半導体装置の製造方法に
関するものである。
（従来の技術） MOS LSIのゲート電極として、低抵抗であるＷ（タン
グステン）やMo（モリブデン）のような高融点金属を使
用しようという研究は、従来からいろいろ行われてい
る。
グステン）やMo（モリブデン）のような高融点金属を使
用しようという研究は、従来からいろいろ行われてい
る。
しかし、一般には、いまだに実用化には至っていな
い。その原因としては、種々考えられるが、その一つ
に、ゲート電極形成後の製造プロセスの熱処理によるMO
S特性の変動がある。
い。その原因としては、種々考えられるが、その一つ
に、ゲート電極形成後の製造プロセスの熱処理によるMO
S特性の変動がある。
以後の説明では、Ｗゲート電極の場合について説明を
進めることにする。第２図の高融点金属ゲートMOS特性
の熱処理温度対電圧変化による特性図に示すように、ゲ
ート電極形成後、高温（約900℃以上）のアニールを行
うと、MOS特性が変化する。ここでは、フラットバンド
電圧の変化ΔVFBを示す。
進めることにする。第２図の高融点金属ゲートMOS特性
の熱処理温度対電圧変化による特性図に示すように、ゲ
ート電極形成後、高温（約900℃以上）のアニールを行
うと、MOS特性が変化する。ここでは、フラットバンド
電圧の変化ΔVFBを示す。
これは、MOSトランジスタの特性が制御できないこと
を示しており、その原因については、電気通信学会論文
誌Vol J60−C No.6 第328〜334頁に、例えば、「高温
熱処理によってフラットバンド電圧VFBがマイナス方向
にシフトし、実効界面電荷密度が増加することが解明さ
れ、この原因の検討結果、Ｗ膜の再結晶化に起因するス
トレスによるものであることが確認できた」との記載が
なされている。
を示しており、その原因については、電気通信学会論文
誌Vol J60−C No.6 第328〜334頁に、例えば、「高温
熱処理によってフラットバンド電圧VFBがマイナス方向
にシフトし、実効界面電荷密度が増加することが解明さ
れ、この原因の検討結果、Ｗ膜の再結晶化に起因するス
トレスによるものであることが確認できた」との記載が
なされている。
即ち上記検討の結果、Ｗゲート膜の大きな内部ストレ
スにより、ゲート酸化膜（SiO2）中の実効的な界面電荷
が増加するためと考えられている。
スにより、ゲート酸化膜（SiO2）中の実効的な界面電荷
が増加するためと考えられている。
したがって、ゲート電極形成後に許容される熱処理温
度には限界があり、前記のように、実用化に対する障害
となっている。
度には限界があり、前記のように、実用化に対する障害
となっている。
一方、Ｗゲート膜を形成する方法は、スパッタ法やCV
D（Chemical Vapor Deposition）法があるが、CVD法に
よるＷゲート膜は、一般にSiO2に対する密着性が悪い。
D（Chemical Vapor Deposition）法があるが、CVD法に
よるＷゲート膜は、一般にSiO2に対する密着性が悪い。
したがって、ゲート電極用としては、スパッタ法で形
成するのが一般的である。
成するのが一般的である。
一般に、量産用スパッタ装置は、電極間距離にもよる
が、スパッタ圧力が約1mTorr以下では、グロー放電が発
生せず、逆に圧力が高くなると、それだけ装置の排気機
構に負荷がかかるため、通常３〜10mTorrくらいの圧力
で使用されている。
が、スパッタ圧力が約1mTorr以下では、グロー放電が発
生せず、逆に圧力が高くなると、それだけ装置の排気機
構に負荷がかかるため、通常３〜10mTorrくらいの圧力
で使用されている。
第３図は、このスパッタ圧力を変えたときのＷゲート
膜のストレスと抵抗を評価した結果である。
膜のストレスと抵抗を評価した結果である。
この結果から、スパッタ圧力が高くなると、ストレス
は小さくなるが、逆に抵抗が大きくなることがわかる。
は小さくなるが、逆に抵抗が大きくなることがわかる。
すなわち、高スパッタ圧力（たとえば、20〜30mTor
r）でＷゲート膜を形成すれば、内部ストレスが小さく
なり、前記したMOS特性の変動を抑えることができる。
その実験結果例を第４図に示す。この第４図より明らか
なように、フラットバンド電圧VFBの変動が小さいこと
がわかる。
r）でＷゲート膜を形成すれば、内部ストレスが小さく
なり、前記したMOS特性の変動を抑えることができる。
その実験結果例を第４図に示す。この第４図より明らか
なように、フラットバンド電圧VFBの変動が小さいこと
がわかる。
しかし、抵抗が高くなり、低抵抗であるというＷゲー
ト膜の利点を十分生かすことができない。
ト膜の利点を十分生かすことができない。
（発明が解決しようとする課題） 上記のようなMOS特性の変動を防ぐため、上記文献の
ように、Ｗゲート膜の下に多結晶シリコン層を置き、Ｗ
ゲート膜の大きなストレスが直接ゲート酸化膜にかから
ない構造も考えられている。
ように、Ｗゲート膜の下に多結晶シリコン層を置き、Ｗ
ゲート膜の大きなストレスが直接ゲート酸化膜にかから
ない構造も考えられている。
しかし、この構造は、熱処理を受けると、特に高温の
とき（約800℃以上）、Ｗゲート膜と多結晶シリコン層
が反応し、タングステンシリサイドに変化したり、熱膨
張係数の差（W:約5ppm/℃、Si:約2ppm/℃）によりＷ膜
の剥離が生じたりする。
とき（約800℃以上）、Ｗゲート膜と多結晶シリコン層
が反応し、タングステンシリサイドに変化したり、熱膨
張係数の差（W:約5ppm/℃、Si:約2ppm/℃）によりＷ膜
の剥離が生じたりする。
また、異種の膜が２層になっているため、ゲート電極
への加工（エッチング）に工夫（エッチング条件やエッ
チャントの変更など）が必要である。
への加工（エッチング）に工夫（エッチング条件やエッ
チャントの変更など）が必要である。
この発明は前記従来技術が持っていた問題点のうち、
高融点金属ゲート電極構造のMOS特性が不安定である点
と、ゲート電極へのエッチングに工夫を要する点につい
て解決した半導体装置の製造方法を提供するものであ
る。
高融点金属ゲート電極構造のMOS特性が不安定である点
と、ゲート電極へのエッチングに工夫を要する点につい
て解決した半導体装置の製造方法を提供するものであ
る。
（課題を解決するための手段） この発明は前記問題点を解決するために、半導体装置
の製造方法において、半導体基板上に形成したゲート酸
化膜上に第２の高融点金属膜より低いストレスを持つ第
１の高融点金属膜を形成する工程と、第１の高融点金属
膜上にこの高融点金属膜より低抵抗な同種の第２の高融
点金属膜を重ねて所定の厚さに形成する工程とを導入し
たものである。
の製造方法において、半導体基板上に形成したゲート酸
化膜上に第２の高融点金属膜より低いストレスを持つ第
１の高融点金属膜を形成する工程と、第１の高融点金属
膜上にこの高融点金属膜より低抵抗な同種の第２の高融
点金属膜を重ねて所定の厚さに形成する工程とを導入し
たものである。
（作 用） この発明によれば、半導体装置の製造方法において、
以上のような工程を導入したので、ゲート酸化膜と直接
接する部分に第２の高融点金属膜より低ストレスあるい
は引張りストレスの第１の高融点金属膜とこれより低抵
抗の同種の第２の高融点金属膜を重ねたゲート電極とな
し、高融点金属固有の低抵抗を損ねることなく、２層の
堆積された高融点金属が剥離することがないように作用
する。
以上のような工程を導入したので、ゲート酸化膜と直接
接する部分に第２の高融点金属膜より低ストレスあるい
は引張りストレスの第１の高融点金属膜とこれより低抵
抗の同種の第２の高融点金属膜を重ねたゲート電極とな
し、高融点金属固有の低抵抗を損ねることなく、２層の
堆積された高融点金属が剥離することがないように作用
する。
（実施例） 以下、この発明の半導体装置の製造方法の実施例につ
いて図面に基づき説明する。第１図はその一実施例の工
程を説明するために、この発明により製造されたMOSト
ランジスタの模式断面図である。
いて図面に基づき説明する。第１図はその一実施例の工
程を説明するために、この発明により製造されたMOSト
ランジスタの模式断面図である。
この第１図に示すように、半導体基板としてのSi基板
１上に、ゲート酸化膜２の形成後、このゲート酸化膜２
と接する部分には、たとえば約25mTorrのスパッタ圧力
で高抵抗である低ストレスのＷ膜による第１の高融点金
属膜３（約２×109dyn/cm2以下の圧縮ストレスあるいは
引張りストレスのＷ膜）を形成して（たとえば約200n
m）、その後、同一装置にて真空を破らずに連続して、
スパッタ圧力を変えて（たとえば約5mTorr）、低抵抗で
あるＷ膜による第２の高融点金属膜４（しかし、より高
い圧縮ストレスを持つＷ膜）を前記低ストレスのＷ膜の
第１の高融点金属膜３上に、さらに、たとえば約200nm
形成し、通常一般のリソグラフィにより加工を行い、ゲ
ート電極とする。
１上に、ゲート酸化膜２の形成後、このゲート酸化膜２
と接する部分には、たとえば約25mTorrのスパッタ圧力
で高抵抗である低ストレスのＷ膜による第１の高融点金
属膜３（約２×109dyn/cm2以下の圧縮ストレスあるいは
引張りストレスのＷ膜）を形成して（たとえば約200n
m）、その後、同一装置にて真空を破らずに連続して、
スパッタ圧力を変えて（たとえば約5mTorr）、低抵抗で
あるＷ膜による第２の高融点金属膜４（しかし、より高
い圧縮ストレスを持つＷ膜）を前記低ストレスのＷ膜の
第１の高融点金属膜３上に、さらに、たとえば約200nm
形成し、通常一般のリソグラフィにより加工を行い、ゲ
ート電極とする。
次に、このゲート酸化膜２、ゲート電極をマスクとし
て、Si基板１にイオンを注入して、ドレイン・ソース５
を形成する。
て、Si基板１にイオンを注入して、ドレイン・ソース５
を形成する。
なお、上記の説明では、Ｗゲート膜の場合について説
明したが、Moゲート膜の場合も同様の方法が適用可能で
ある。
明したが、Moゲート膜の場合も同様の方法が適用可能で
ある。
（発明の効果） 以上、詳細に説明したようにこの発明によれば、ゲー
ト酸化膜と直接接する部分に、より低ストレスな高融点
金属膜、あるいはその次に重ねて堆積させる低抵抗な高
融点金属膜と逆方向のストレスを持つ高融点金属膜を形
成し、その上には、これより低抵抗な同種の高融点金属
膜を、同一装置にて形成条件を変更して形成するように
したので、複雑な製造工程や複数の膜形成装置を使用し
ないで、微細加工性に優れた単層構造で、高融点金属固
有の低抵抗性を損わずに、熱処理に対するMOS特性の安
定性を向上させることができる。
ト酸化膜と直接接する部分に、より低ストレスな高融点
金属膜、あるいはその次に重ねて堆積させる低抵抗な高
融点金属膜と逆方向のストレスを持つ高融点金属膜を形
成し、その上には、これより低抵抗な同種の高融点金属
膜を、同一装置にて形成条件を変更して形成するように
したので、複雑な製造工程や複数の膜形成装置を使用し
ないで、微細加工性に優れた単層構造で、高融点金属固
有の低抵抗性を損わずに、熱処理に対するMOS特性の安
定性を向上させることができる。
第１図はこの発明の半導体装置の製造方法の一実施例を
説明するためのこの発明によって製造されたMOSトラン
ジスタの模式断面図、第２図は従来の高融点金属ゲート
MOSトランジスタの熱処理温度対フラットバンド電圧の
変化との関係を示す特性図、第３図は従来のＷゲートMO
SトランジスタにおけるＷゲート膜のストレスと抵抗の
スパッタ圧力依存特性図、第４図は従来のＷゲートMOS
トランジスタにおけるＷゲート膜スパッタ圧力対フラッ
トバンド電圧の変化との関係を示すＷゲート膜の形成条
件依存特性図である。 １……Si基板、２……ゲート酸化膜、3,4……高融点金
属膜、５……ソース・ドレイン。
説明するためのこの発明によって製造されたMOSトラン
ジスタの模式断面図、第２図は従来の高融点金属ゲート
MOSトランジスタの熱処理温度対フラットバンド電圧の
変化との関係を示す特性図、第３図は従来のＷゲートMO
SトランジスタにおけるＷゲート膜のストレスと抵抗の
スパッタ圧力依存特性図、第４図は従来のＷゲートMOS
トランジスタにおけるＷゲート膜スパッタ圧力対フラッ
トバンド電圧の変化との関係を示すＷゲート膜の形成条
件依存特性図である。 １……Si基板、２……ゲート酸化膜、3,4……高融点金
属膜、５……ソース・ドレイン。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51
Claims (1)
- 【請求項１】半導体基板上に形成したゲート酸化膜上に
第２の高融点金属膜より低いストレスを持つ第１の高融
点金属膜を形成する工程と、 前記第１の高融点金属膜上にこの高融点金属膜より低抵
抗な同種の前記第２の高融点金属膜を同一装置にて連続
して形成してゲート電極を形成する工程と、を備えたこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30195989A JP2773937B2 (ja) | 1989-11-22 | 1989-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30195989A JP2773937B2 (ja) | 1989-11-22 | 1989-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03163874A JPH03163874A (ja) | 1991-07-15 |
| JP2773937B2 true JP2773937B2 (ja) | 1998-07-09 |
Family
ID=17903181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30195989A Expired - Lifetime JP2773937B2 (ja) | 1989-11-22 | 1989-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773937B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183346A (ja) | 1998-12-15 | 2000-06-30 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1989
- 1989-11-22 JP JP30195989A patent/JP2773937B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03163874A (ja) | 1991-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746628A (en) | Method for making a thin film transistor | |
| JP3045946B2 (ja) | 半導体デバイスの製造方法 | |
| JP3689756B2 (ja) | 半導体素子のゲート電極形成方法 | |
| JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02222546A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| US5286678A (en) | Single step salicidation process | |
| JP2773937B2 (ja) | 半導体装置の製造方法 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| EP0100454B1 (en) | Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| JP3419072B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS58154228A (ja) | 半導体装置の製造方法 | |
| JP2002151695A (ja) | 薄膜トランジスタの製造方法 | |
| US6153452A (en) | Method of manufacturing semiconductor devices having improved polycide integrity through introduction of a silicon layer within the polycide structure | |
| JP2002033294A (ja) | Ｍｏｓトランジスタを改善するための勾配型／階段型シリサイドプロセス | |
| JPH04373124A (ja) | 半導体装置及びその製造方法 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| JPH041497B2 (ja) | ||
| JPH0738103A (ja) | 半導体装置およびその製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPS5814750B2 (ja) | 半導体装置の製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 |