KR100317338B1 - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100317338B1 KR100317338B1 KR1020000003218A KR20000003218A KR100317338B1 KR 100317338 B1 KR100317338 B1 KR 100317338B1 KR 1020000003218 A KR1020000003218 A KR 1020000003218A KR 20000003218 A KR20000003218 A KR 20000003218A KR 100317338 B1 KR100317338 B1 KR 100317338B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor
- tungsten
- manufacturing
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 43
- 239000010937 tungsten Substances 0.000 claims abstract description 43
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 38
- 230000002265 prevention Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 229910020751 SixGe1-x Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 9
- -1 tungsten nitride Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 폴리 실리콘과 텅스텐막 사이에 형성되는 반응 방지막의 형성공정을 간소화시키도록 한 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 반도체막을 증착하는 단계와, 상기 반도체막상에 금속막을 증착하는 단계와, 상기 금속막상에 캡절연막을 증착함과 동시에 상기 반도체막과 금속막 사이에 반응방지막을 형성하는 단계와, 상기 캡절연막, 금속막, 반응방지막, 반도체막을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스와 드레인 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 텅스텐막을 반도체막 위에 바로 증착하고 캡절연막을 질소가 포함된 분위기에서 증착함으로서 반도체막과 텅스텐 사이의 반응방지막을 형성하는데 적당한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 텅스텐/반도체 게이트(W/Si gate) 제조 공정은 실리콘과 텅스텐 사이에 반응방지막을 증착하여 텅스텐과 반도체의 반응을 억제한다. 이유는 텅스텐과 반도체는 600℃ 이상의 온도에서는 서로 반응하여 텅스텐 실리사이드가 형성되기 쉽고, 이 때 형성되는 텅스텐 실리사이드는 텅스텐에 비해서 전기 저항이 10배이상 높아서 고집적 회로의 게이트 전극 물질로 사용하기가 어렵다. 또 실리사이드가 형성 될 때 반도체막의 파괴가 발생하여 게이트 전극의 구조를 허물어 뜨리는데 이것을 방지하기 위해 반응방지막이 필요하다.
상기의 반응방지막으로 주로 사용되는 대표적인 물질로는 실리콘(Si) 및 텅스텐(W)과 반응하지 않는 천이금속과 고융점 금속인 티타튬(Ti), 몰리뷰덴(Mo), 텅스텐(W), 크롬(Cr), 주석(Sb), 탄탈륨(Ta)등의 질화물이며, 전기전도성이 있는 산화물도 적용될 수 있다.
이하 첨부된 도면을 참고하여 종래의 반도체 소자의 제조 방법을 설명하면 다음과 같다.
도 1a 내지 1h는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 1a와 같이 반도체 기판(11) 위에 게이트 절연막(13)을 형성하고, 도 1b와 같이 게이트 절연막(13) 위에 반도체막(14)을 증착한다.
여기서 반도체막으로는 폴리 실리콘 등을 사용한다.
도 1c와 같이 반도체막(14) 위에 이후에 형성될 텅스텐과의 반응을 방지하기 위해 CVD법으로 반응방지막(15)을 형성하고, 도 1d와 같이 반응방지막(15) 위에 텅스텐막(16)을 형성한다.
도 1e와 같이 텅스텐막(16) 위에 캡절연막(17)을 형성한다.
도 1f와 같이 캡절연막(17) 위에 포토레지스트(18)를 도포 한 후, 게이트 전극을 정의하기 위해 노광 및 현상 공정을 이용하여 포토레지스트(18)를 패터닝한다.
도 1g와 같이 패터닝된 포토레지스트(18)를 마스크로 이용한 식각 공정을 통하여 캡절연막(17), 텅스텐막(16), 반응방지막(15), 반도체막(14)을 선택적으로 제거하여 게이트 전극을 형성하고, 포토레지스트(18)를 제거한다.
도 1h와 같이, 게이트 전극 양측의 반도체 기판(11) 표면 내에 반도체 기판(11)과 다른 타입의 이온을 주입하여 소오스(12a)와 드레인(12b) 영역을 형성한다.
또 다른 실시예로서, 상기의 기술에서처럼 반응방지막을 별도의 공정을 통해 형성하지 않고 텅스텐 질화막을 반도체막 위에 증착하고 고온에서 열처리하는 방법이다.
도 2a 내지 2h는 종래의 반도체 소자 제조 방법을 나타낸 다른 실시예이다.
도 2a와 같이 반도체 기판(21) 위에 게이트 절연막(23)을 형성하고 도 2b와 같이 게이트 절연막(23) 위에 반도체막(24)을 증착시킨다. 반도체막으로는 보통 폴리 실리콘을 사용한다.
도 2c와 같이 반도체막(24) 위에 텅스텐 질화막(25)을 증착하고 1000℃이상의 고온에서 열처리를 수행하여 도 2d와 같이 텅스텐 질화막(25)과 반도체막(24) 사이에 실리콘 질화물의 반응방지막(28)을 생기게 하는 동시에 열처리 중에 고온에서 불안정상태인 텅스텐 질화막(25)이 텅스텐막(25a)으로 변화하며, 동시에 텅스텐 질화막(25)에 포함되어 있던 질소와 실리콘이 결합하여 텅스텐과 실리콘 계면에 반응방지막(28)인 실리콘 질화물이 형성된다. 이렇게 형성된 실리콘 질화물은 1000℃이상의 고온까지도 실리콘과 텅스텐의 반응을 잘 억제한다.
도 2e와 같이 텅스텐막(25a) 위에 캡절연막(26)을 형성한다.
도 2f와 같이 캡절연막(26)위에 포토레지스트(27)를 도포한 후, 노광 및 현상 공정을 통해 포토레지스트(27)를 패터닝하여 게이트 영역을 정의한다.
도 2g와 같이 패터닝된 포토레지스트(27)를 마스크로 이용한 식각 공정을 통하여 캡절연막(26), 텅스텐막(25a), 반응방지막(28), 반도체막(24)을 선택적으로 제거하여 게이트 전극을 형성하고, 포토레지스트(27)를 제거한다.
도 2h와 같이 게이트 전극 양측의 반도체 기판(21) 표면 내에 반도체 기판과 다른 타입의 이온을 주입하여 소오스(22a)와 드레인(22b) 영역을 형성한다.
그러나 이와 같은 종래의 반도체 소자의 제조 방법에 있어서 다음과 같은 문제점이 있다.
종래의 실시예인 텅스텐/반응방지막/반도체 게이트로 만드는 경우는 첫째, 텅스텐과 반도체 막의 사이에 반응방지막의 증착 단계가 추가되어 공정이 복잡해지고 비용이 증가한다.
둘째, 반응방지막의 형성에 따라 상부에 형성되는 텅스텐의 전기적 특성, 특히 전기 전도성이 낮아져 나쁜 영향을 받는다.
셋째, 반응방지막의 저항이 텅스텐보다 크기 때문에 게이트 전극의 전기저항을 증가시킨다.
한편, 또 다른 실시예인 디누네이션 텅스텐/반도체 게이트로 만드는 경우는 첫째, 반응방지막을 형성하는 열처리 공정이 추가되고, 열처리전의 게이트 전극의 저항이 매우 높다.
둘째, 열처리가 1000℃이상의 고온에서 진행되기 때문에 하지층에 주는 열적스트레스(thermal stress)가 크다.
셋째, 고온 열처리 중에 하부 반도체 기판의 불순물 분포를 변화시킬 가능성이 있기 때문에 이로 인하여 반도체 소자의 동작 특성을 저하시킬 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 공정을 단순화시킴과 동시에 열적 안정성이 우수하고 전기저항이 낮은 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 1h는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
도 2a 내지 2h는 종래 다른 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
도 3a 내지 3g는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
도 4는 본 발명의 반도체 소자의 제조 방법에 따른 소자의 SEM사진.
도 5는 본 발명의 반도체 소자의 제조 방법에 따른 게이트 라인의 면저항을 나타낸 그래프.
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32a : 소오스
32b : 드레인 33 : 게이트 절연막
34 : 반도체막 35 : 텅스텐막
36 : 캡절연막 37 : 포토레지스트
38 : 반응방지막
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 반도체막을 증착하는 단계와, 상기 반도체막상에 금속막을 증착하는 단계와, 상기 금속막상에 캡절연막을 증착함과 동시에 상기 반도체막과 금속막 사이에 반응방지막을 형성하는 단계와, 상기 캡절연막, 금속막, 반응방지막, 반도체막을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스와 드레인 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조 방법을 상세히 설명하면 다음과 같다.
도 3a 내지 3g는 본 발명에 의한 텅스텐/반도체 게이트 제조 방법에 관한 것이다.
도 3a와 같이 반도체 기판(31) 위에 게이트 절연막(33)을 형성한 후 도 3b와 같이 게이트 절연막(33) 위에 반도체막(34)을 증착한다.
상기 반도체막은 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄 화합물(SixGe1-x)중 어느 하나를 사용한다.
도 3c와 같이 상기 반도체막(34) 위에 텅스텐막(35)을 증착한다.
여기서 텅스텐막 대신에 고융점 금속인 몰리뷰덴(Mo), 티타늄(Ti), 크롬(Cr), 주석(Sb), 탄탈륨(Ta)등을 증착 시킬 수 있다.
도 3d와 같이 상기 텅스텐막(35)이 형성된 반도체 기판(31)을 질소가 포함된반응가스 분위기로 텅스텐막(35)위에 캡절연막(36)을 증착함과 동시에 상기 반도체막(34)과 텅스텐막(35) 사이에 반응방지막(38)을 형성한다.
여기서 캡절연막(36)은 600℃이상의 온도에서 증착하며 SiN 증착 공정의 초기에 반응가스에 포함된 질소에 의해서 텅스텐막(35)과 반도체막(34)사이에 실리콘(Si)-질소(N) 결합을 가지는 반응 방지막(38)이 형성된다. 따라서 이 공정으로 캡절연막(36) 및 반응 방지막(38)을 동시에 얻을 수 있다.
도 3e와 같이, 상기 캡절연막(36)위에 포토레지스트(37)를 도포 한 후 게이트 전극을 패턴닝하기 위해 노광 및 현상 공정을 이용하여 포토레지스트(37)를 패터닝한다.
도 3f와 같이 패터닝된 포토레지스트(37)를 마스크로 이용한 식각 공정을 통하여 캡절연막(36), 텅스텐막(35), 반응방지막(38), 반도체막(34)을 선택적으로 제거하여 게이트 전극을 형성하고, 포토레지스트(37)를 제거한다.
도 3g와 같이 게이트 전극 양측에 반도체 기판(31)과 다른 타입의 이온을 주입하여 소오스(32a)와 드레인(32b) 영역을 형성하면 본 발명의 제조 공정이 완료된다.
한편, 도 4는 본 발명의 반도체 소자 제조 방법에 따른 소자의 SEM사진으로서 텅스텐/반도체막 위에 700℃에서 SiCl2H2와 NH3가스를 반응가스로 하여 300Å의 두께로 SiN막을 증착한 사진이다.
여기서 텅스텐과 반도체막 간의 반응이 억제된 것을 확인 할 수 있다.
그리고, 도 5는 본 발명의 반도체 소자 제조 방법에 따른 게이트 라인의 면저항을 나타낸 그래프로서 본 발명을 이용하여 소자를 형성한 후 후속으로 900℃에서 30분 동안 열처리를 거친 0.15㎛선폭의 게이트 전극 저항을 보여준다.
도 5에서와 같이, 게이트 전극이 아주 안정된 저항을 확보함을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자 제조 방법에 있어서 다음과 같은 효과가 있다.
첫째, 별도의 반응방지막 형성 공정을 생략함으로서 공정 단순화 및 제조 비용을 절감시킬 수 있다.
둘째, 기존의 텅스텐/반도체 게이트(W/Si gate) 전극의 전기 저항 보다 낮은 저항을 확보 할 수 있고, 이것을 이용해 게이트 전극의 두께를 감소시킬 수 있다.
셋째, 열처리 온도가 낮기 때문에 종래의 디누데이션 텅스텐/반도체 게이트보다 하지층에 가하는 열적 스트레스(thermal stress)를 최소화할 수 있다.
넷째, 열처리 온도가 낮기 때문에 종래의 디누데이션 텅스텐/반도체 게이트에서 문제가 되는 반도체 기판의 불순물 분포 변화로 인한 소자 동작 특성의 열화를 방지 할 수 있다.
Claims (5)
- 반도체 기판상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 반도체막을 증착하는 단계;상기 반도체막상에 금속막을 증착하는 단계;상기 금속막상에 캡절연막을 증착함과 동시에 상기 반도체막과 금속막 사이에 반응방지막을 형성하는 단계;상기 캡절연막, 금속막, 반응방지막, 반도체막을 선택적으로 제거하여 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 반도체 기판 표면내에 소오스와 드레인 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조 방법
- 제 1항에 있어서,상기 캡절연막과 반응방지막은 질소가 포함된 반응가스 분위기에서 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 반도체막은 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄 화합물(SixGe1-x)중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 금속막은 고융점 금속으로서 텅스텐(W), 몰리뷰덴(Mo), 티타늄(Ti), 크롬(Cr), 주석(Sb), 탄탈륨(Ta) 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2항에 있어서,상기 캡절연막과 반응방지막은 600∼1000℃의 온도에서 질소가 포함된 반응가스 분위기에서 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003218A KR100317338B1 (ko) | 2000-01-24 | 2000-01-24 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003218A KR100317338B1 (ko) | 2000-01-24 | 2000-01-24 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010074331A KR20010074331A (ko) | 2001-08-04 |
| KR100317338B1 true KR100317338B1 (ko) | 2001-12-22 |
Family
ID=19640883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000003218A KR100317338B1 (ko) | 2000-01-24 | 2000-01-24 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100317338B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399930B1 (ko) * | 2001-12-31 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| KR100937992B1 (ko) * | 2003-01-13 | 2010-01-21 | 주식회사 하이닉스반도체 | 게이트전극 및 그를 구비한 반도체 소자의 제조 방법 |
-
2000
- 2000-01-24 KR KR1020000003218A patent/KR100317338B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010074331A (ko) | 2001-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| US6187676B1 (en) | Integrated circuit insulated electrode forming methods using metal silicon nitride layers, and insulated electrodes so formed | |
| KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100682643B1 (ko) | 게이트 전극 스택, 이를 포함하는 회로 디바이스 및 그 제조 방법 | |
| CN100396609C (zh) | 微小线宽金属硅化物的制作方法 | |
| KR100317338B1 (ko) | 반도체 소자 제조 방법 | |
| KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7375015B2 (en) | Manufacturing method which prevents abnormal gate oxidation | |
| KR100634222B1 (ko) | 반도체 장치의 제조방법 | |
| US7067411B2 (en) | Method to prevent metal oxide formation during polycide reoxidation | |
| US6893982B2 (en) | Method for forming a thin film, methods for forming a gate electrode and transistor using the same, and a gate electrode manufactured using the same | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| KR100505407B1 (ko) | 반도체 소자의 하드 마스크막 식각방법 | |
| KR100648740B1 (ko) | 트랜지스터용 게이트 구조체 및 그 제조 방법 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| KR100353528B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH0529346A (ja) | 半導体装置の製造方法 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100465855B1 (ko) | 반도체장치의게이트전극형성방법 | |
| KR100447989B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| KR100321720B1 (ko) | 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법 | |
| KR101019696B1 (ko) | 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |