JP2001210725A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001210725A JP2001210725A JP2000015129A JP2000015129A JP2001210725A JP 2001210725 A JP2001210725 A JP 2001210725A JP 2000015129 A JP2000015129 A JP 2000015129A JP 2000015129 A JP2000015129 A JP 2000015129A JP 2001210725 A JP2001210725 A JP 2001210725A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- type gate
- type
- semiconductor device
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 デュアルゲート構造の半導体装置において、
Ｎ型ゲート電極とＰ型ゲート電極の相互の電気的接続が
失われる事による回路動作不良が起こらないようにす
る。 【解決手段】 少なくとも１本の連続したゲート電極の
Ｎチャネルトランジスタ領域のゲート電極にＮ型不純物
を導入したＮ型ゲート電極部３と、Ｐチャネルトランジ
スタ領域のゲート電極にＰ型不純物を導入したＰ型ゲー
ト電極部４を形成した半導体装置において、高抵抗領域
５の幅Ｘよりも大きな幅Ｙを有するコンタクト１１を形
成し、コンタクト内にタングステンなどの高融点金属ま
たはそのシリサイド、あるいは、配線材料（Ａｌ、Ｃｕ
など）を埋め込む。こうすることによってＮ型Ｐ型ゲー
ト電極境界の高抵抗領域５上で熱処理などにより金属シ
リサイド層９が断線してもコンタクト内の金属で接続が
維持される。
Ｎ型ゲート電極とＰ型ゲート電極の相互の電気的接続が
失われる事による回路動作不良が起こらないようにす
る。 【解決手段】 少なくとも１本の連続したゲート電極の
Ｎチャネルトランジスタ領域のゲート電極にＮ型不純物
を導入したＮ型ゲート電極部３と、Ｐチャネルトランジ
スタ領域のゲート電極にＰ型不純物を導入したＰ型ゲー
ト電極部４を形成した半導体装置において、高抵抗領域
５の幅Ｘよりも大きな幅Ｙを有するコンタクト１１を形
成し、コンタクト内にタングステンなどの高融点金属ま
たはそのシリサイド、あるいは、配線材料（Ａｌ、Ｃｕ
など）を埋め込む。こうすることによってＮ型Ｐ型ゲー
ト電極境界の高抵抗領域５上で熱処理などにより金属シ
リサイド層９が断線してもコンタクト内の金属で接続が
維持される。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｎチャネルトラン
ジスタにＮ型ゲート電極を用い、またＰチャネルトラン
ジスタにＰ型ゲート電極を用いるデュアルゲート構造を
有し、そのＮ型ゲート電極とＰ型ゲート電極を相互に電
気的に接続する半導体装置に関する発明である。
ジスタにＮ型ゲート電極を用い、またＰチャネルトラン
ジスタにＰ型ゲート電極を用いるデュアルゲート構造を
有し、そのＮ型ゲート電極とＰ型ゲート電極を相互に電
気的に接続する半導体装置に関する発明である。
【０００２】
【従来の技術】最近、半導体素子の高性能化のために、
Ｎチャネルトランジスタの多結晶シリコンからなるゲー
ト電極にＮ型不純物を導入したＮ型ゲート電極を用い、
Ｐチャネルトランジスタの多結晶シリコンからなるゲー
ト電極にはＰ型不純物を導入したＰ型ゲート電極を用い
るデュアルゲート構造が採用されている。
Ｎチャネルトランジスタの多結晶シリコンからなるゲー
ト電極にＮ型不純物を導入したＮ型ゲート電極を用い、
Ｐチャネルトランジスタの多結晶シリコンからなるゲー
ト電極にはＰ型不純物を導入したＰ型ゲート電極を用い
るデュアルゲート構造が採用されている。
【０００３】このようなデュアルゲート構造をもつ半導
体装置において、Ｎチャネルトランジスタ領域とＰチャ
ネルトランジスタ領域をまたいで形成されるゲート電極
・配線の前記二領域の境界部ではＮ型不純物およびＰ型
不純物が、半導体装置の製造中の熱処理において相互拡
散し、電気伝導に寄与するＮ型不純物の濃度とＰ型不純
物の濃度が同一になる領域が必ず存在する。そのため、
この領域におけるゲート電極の抵抗は極めて高くなり
（以降、高抵抗領域と呼ぶ）、連続した１本のゲート電
極でＮチャネルトランジスタのＮ型ゲート電極とＰチャ
ネルトランジスタのＰ型ゲート電極を構成したとしても
相互に電気的接続を得ることはできない。このためＮ型
ゲート電極部とＰ型ゲート電極部を相互に電気的接続す
るために、ゲート電極表面に金属シリサイド層を形成
し、前記金属シリサイド層を介してＮ型ゲート電極部と
Ｐ型ゲート電極部の電気的接続を実現している。
体装置において、Ｎチャネルトランジスタ領域とＰチャ
ネルトランジスタ領域をまたいで形成されるゲート電極
・配線の前記二領域の境界部ではＮ型不純物およびＰ型
不純物が、半導体装置の製造中の熱処理において相互拡
散し、電気伝導に寄与するＮ型不純物の濃度とＰ型不純
物の濃度が同一になる領域が必ず存在する。そのため、
この領域におけるゲート電極の抵抗は極めて高くなり
（以降、高抵抗領域と呼ぶ）、連続した１本のゲート電
極でＮチャネルトランジスタのＮ型ゲート電極とＰチャ
ネルトランジスタのＰ型ゲート電極を構成したとしても
相互に電気的接続を得ることはできない。このためＮ型
ゲート電極部とＰ型ゲート電極部を相互に電気的接続す
るために、ゲート電極表面に金属シリサイド層を形成
し、前記金属シリサイド層を介してＮ型ゲート電極部と
Ｐ型ゲート電極部の電気的接続を実現している。
【０００４】以下、デュアルゲート構造を有しかつゲー
ト電極およびソース・ドレイン拡散層表面に金属シリサ
イド層を形成した従来の半導体装置の構造について図３
（ａ）〜（ｃ）を用いて説明する。ここで、（ａ）はそ
れぞれのゲート電極の電気的相互接続が必要なＮチャネ
ルトランジスタとＰチャネルトランジスタの平面図、
（ｂ）は平面図（ａ）のＡ−Ａ’断面図、（ｃ）は平面
図（ａ）のＢ−Ｂ’断面図である。１は半導体基板であ
り、２はトランジスタ素子を電気的に分離するための分
離絶縁膜である。３はＮチャネルトランジスタ領域内に
形成されたＮ型ゲート電極部であり、４はＰチャネルト
ランジスタ領域内に形成されたＰ型ゲート電極部であ
る。前記Ｎ型ゲート電極部３およびＰ型ゲート電極部４
は図３（ａ）でわかるとおり、連続した１本のゲート電
極で形成されており、前記Ｎ型ゲート電極部３とＰ型ゲ
ート電極部４の境界部には電気伝導に寄与するＮ型不純
物の濃度とＰ型不純物の濃度が同一になり極めて抵抗が
高い、高抵抗領域５が存在する。
ト電極およびソース・ドレイン拡散層表面に金属シリサ
イド層を形成した従来の半導体装置の構造について図３
（ａ）〜（ｃ）を用いて説明する。ここで、（ａ）はそ
れぞれのゲート電極の電気的相互接続が必要なＮチャネ
ルトランジスタとＰチャネルトランジスタの平面図、
（ｂ）は平面図（ａ）のＡ−Ａ’断面図、（ｃ）は平面
図（ａ）のＢ−Ｂ’断面図である。１は半導体基板であ
り、２はトランジスタ素子を電気的に分離するための分
離絶縁膜である。３はＮチャネルトランジスタ領域内に
形成されたＮ型ゲート電極部であり、４はＰチャネルト
ランジスタ領域内に形成されたＰ型ゲート電極部であ
る。前記Ｎ型ゲート電極部３およびＰ型ゲート電極部４
は図３（ａ）でわかるとおり、連続した１本のゲート電
極で形成されており、前記Ｎ型ゲート電極部３とＰ型ゲ
ート電極部４の境界部には電気伝導に寄与するＮ型不純
物の濃度とＰ型不純物の濃度が同一になり極めて抵抗が
高い、高抵抗領域５が存在する。
【０００５】６はサイドウォール絶縁膜、７はＮチャネ
ルソース・ドレイン拡散層、８はＰチャネルソース・ド
レイン拡散層である。ゲート電極表面およびソース・ド
レイン拡散層表面に形成した金属シリサイド層が９であ
り、この金属シリサイド層９が、前記Ｎ型ゲート電極部
３とＰ型ゲート電極部４それぞれに対して安定的な電気
的接続を行なうことにより、前記金属シリサイド層９を
介して、Ｎ型ゲート電極部３とＰ型ゲート電極部４の電
気的接続を実現している。１０は層間絶縁膜であり、１
２はゲート酸化膜である。
ルソース・ドレイン拡散層、８はＰチャネルソース・ド
レイン拡散層である。ゲート電極表面およびソース・ド
レイン拡散層表面に形成した金属シリサイド層が９であ
り、この金属シリサイド層９が、前記Ｎ型ゲート電極部
３とＰ型ゲート電極部４それぞれに対して安定的な電気
的接続を行なうことにより、前記金属シリサイド層９を
介して、Ｎ型ゲート電極部３とＰ型ゲート電極部４の電
気的接続を実現している。１０は層間絶縁膜であり、１
２はゲート酸化膜である。
【０００６】
【発明が解決しようとする課題】しかしながら、ゲート
電極の幅が０．３５μｍ以下になると、半導体装置の製
造工程での高温熱処理などによって、ゲート電極とその
上部表面に形成した金属シリサイド層の界面応力による
金属シリサイド層の剥離断線や、金属シリサイド層の熱
的凝集によるゲート電極上での局部的な金属シリサイド
層の物理的な変形からくる断線が発生する。ここで熱的
凝集とは、金属シリサイドの構成成分が移動して特にシ
リコンのみからなる部分と、そうでない部分とに分離さ
れる事をいう。この熱的凝集により、金属シリサイドが
変形し断線することがある。これらのような断線が上述
のＮ型ゲート電極部とＰ型ゲート電極部の境界部におけ
る高抵抗領域上で発生すると、相互の電気的接続が失わ
れ、回路動作に深刻な影響を与えることになる。
電極の幅が０．３５μｍ以下になると、半導体装置の製
造工程での高温熱処理などによって、ゲート電極とその
上部表面に形成した金属シリサイド層の界面応力による
金属シリサイド層の剥離断線や、金属シリサイド層の熱
的凝集によるゲート電極上での局部的な金属シリサイド
層の物理的な変形からくる断線が発生する。ここで熱的
凝集とは、金属シリサイドの構成成分が移動して特にシ
リコンのみからなる部分と、そうでない部分とに分離さ
れる事をいう。この熱的凝集により、金属シリサイドが
変形し断線することがある。これらのような断線が上述
のＮ型ゲート電極部とＰ型ゲート電極部の境界部におけ
る高抵抗領域上で発生すると、相互の電気的接続が失わ
れ、回路動作に深刻な影響を与えることになる。
【０００７】図４は従来の半導体装置において、前記金
属シリサイド層９の断線箇所とＮ型ゲート電極部３とＰ
型ゲート電極部４の境界の高抵抗領域５が一致した場合
の、Ｎ型ゲート電極部３とＰ型ゲート電極部４の電気伝
導経路１３を模式的に示した図である。金属シリサイド
層９が存在している場所においては、下地のＮ型ゲート
電極部３もしくはＰ型ゲート電極部４よりも金属シリサ
イド層９の方が抵抗が小さいため、主たる電気伝導経路
１３は金属シリサイド層９となる。しかしながら、金属
シリサイド層９が断線している箇所については、下地の
多結晶シリコンからなるゲート電極部が電気伝導経路１
３となるが、高抵抗領域５ではほとんど電流が流れな
い。そのため、Ｎ型ゲート電極部３とＰ型ゲート電極部
４相互の電気伝導経路１３が高抵抗領域によって遮断さ
れ、その結果電気的接続が失われ回路不良が発生すると
いう問題があった。
属シリサイド層９の断線箇所とＮ型ゲート電極部３とＰ
型ゲート電極部４の境界の高抵抗領域５が一致した場合
の、Ｎ型ゲート電極部３とＰ型ゲート電極部４の電気伝
導経路１３を模式的に示した図である。金属シリサイド
層９が存在している場所においては、下地のＮ型ゲート
電極部３もしくはＰ型ゲート電極部４よりも金属シリサ
イド層９の方が抵抗が小さいため、主たる電気伝導経路
１３は金属シリサイド層９となる。しかしながら、金属
シリサイド層９が断線している箇所については、下地の
多結晶シリコンからなるゲート電極部が電気伝導経路１
３となるが、高抵抗領域５ではほとんど電流が流れな
い。そのため、Ｎ型ゲート電極部３とＰ型ゲート電極部
４相互の電気伝導経路１３が高抵抗領域によって遮断さ
れ、その結果電気的接続が失われ回路不良が発生すると
いう問題があった。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、半導体基板上に、Ｎ型ゲー
ト電極を有するＮチャネルトランジスタとＰ型ゲート電
極を有するＰチャネルトランジスタが形成された半導体
装置において、電気的接続を必要とするＮ型ゲート電極
とＰ型ゲート電極が少なくとも１本の連続した多結晶シ
リコン配線によって形成され、前記Ｎ型ゲート電極と前
記Ｐ型ゲート電極の境界部に存在する高抵抗領域上に少
なくとも１つのコンタクトが形成され、前記コンタクト
の底面に導電型を形成しない導電材料が埋め込まれてい
るものである。
めに本発明の半導体装置は、半導体基板上に、Ｎ型ゲー
ト電極を有するＮチャネルトランジスタとＰ型ゲート電
極を有するＰチャネルトランジスタが形成された半導体
装置において、電気的接続を必要とするＮ型ゲート電極
とＰ型ゲート電極が少なくとも１本の連続した多結晶シ
リコン配線によって形成され、前記Ｎ型ゲート電極と前
記Ｐ型ゲート電極の境界部に存在する高抵抗領域上に少
なくとも１つのコンタクトが形成され、前記コンタクト
の底面に導電型を形成しない導電材料が埋め込まれてい
るものである。
【０００９】上記半導体装置において、コンタクトは、
高抵抗領域よりも大きい部分を有するものであることが
望ましい。また、上記半導体装置において、導電材料
は、コンタクトに埋め込まれた高融点金属またはそのシ
リサイド、あるいは、配線材料で構成されるものにする
ことができる。
高抵抗領域よりも大きい部分を有するものであることが
望ましい。また、上記半導体装置において、導電材料
は、コンタクトに埋め込まれた高融点金属またはそのシ
リサイド、あるいは、配線材料で構成されるものにする
ことができる。
【００１０】以上のような構成によれば、ゲート電極表
面に形成された金属シリサイドの断線などが高抵抗領域
上で起こったとしても、コンタクトの底面に形成された
導電材料で電気的接続が維持されるため正常な半導体装
置の動作が得られる。
面に形成された金属シリサイドの断線などが高抵抗領域
上で起こったとしても、コンタクトの底面に形成された
導電材料で電気的接続が維持されるため正常な半導体装
置の動作が得られる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１（ａ）〜（ｃ）は
本発明の実施の形態による半導体装置を示す図で、特に
それぞれのゲート電極の電気的相互接続が必要なＮチャ
ネルトランジスタとＰチャネルトランジスタの平面図
（ａ）、および平面図（ａ）のＡ−Ａ’断面図（ｂ），
平面図（ａ）のＢ−Ｂ’断面図（ｃ）を一例として示し
てある。以下、図１（ａ）〜（ｃ）を用いて本発明の実
施の形態を説明する。
て図面を参照しながら説明する。図１（ａ）〜（ｃ）は
本発明の実施の形態による半導体装置を示す図で、特に
それぞれのゲート電極の電気的相互接続が必要なＮチャ
ネルトランジスタとＰチャネルトランジスタの平面図
（ａ）、および平面図（ａ）のＡ−Ａ’断面図（ｂ），
平面図（ａ）のＢ−Ｂ’断面図（ｃ）を一例として示し
てある。以下、図１（ａ）〜（ｃ）を用いて本発明の実
施の形態を説明する。
【００１２】１は半導体基板であり、２はトランジスタ
素子を電気的に分離するための分離絶縁膜である。３は
Ｎ型ゲート電極部で、４はＰ型ゲート電極部である。前
記Ｎ型ゲート電極部３およびＰ型ゲート電極部４は連続
した１本のゲート電極で形成されており、前記Ｎ型ゲー
ト電極部３はＮチャネルトランジスタ領域内の多結晶シ
リコンゲート電極に対してＮ型不純物を導入して形成さ
れる。また前記Ｐ型ゲート電極部４はＰチャネルトラン
ジスタ領域内の多結晶シリコンゲート電極に対してＰ型
不純物を導入して形成される。
素子を電気的に分離するための分離絶縁膜である。３は
Ｎ型ゲート電極部で、４はＰ型ゲート電極部である。前
記Ｎ型ゲート電極部３およびＰ型ゲート電極部４は連続
した１本のゲート電極で形成されており、前記Ｎ型ゲー
ト電極部３はＮチャネルトランジスタ領域内の多結晶シ
リコンゲート電極に対してＮ型不純物を導入して形成さ
れる。また前記Ｐ型ゲート電極部４はＰチャネルトラン
ジスタ領域内の多結晶シリコンゲート電極に対してＰ型
不純物を導入して形成される。
【００１３】Ｎ型不純物が導入された領域とＰ型不純物
が導入された領域の境界、すなわち前記Ｎ型ゲート電極
部３とＰ型ゲート電極部４の境界には、不純物の相互拡
散により電気伝導に寄与するＮ型不純物の濃度とＰ型不
純物の濃度が同一になり極めて抵抗が高い高抵抗領域５
が存在する。前記高抵抗領域５の幅Ｘは前記Ｎ型ゲート
電極部３にＮ型不純物を注入するためのフォトマスク
と、前記Ｐ型ゲート電極部４にＰ型不純物を注入するた
めのフォトマスクのレイアウトおよび、半導体装置を製
造する際に加えられる熱処理条件すなわち温度および時
間によって決定される。この幅Ｘは、後ほど形成するコ
ンタクトの寸法を決定する際にきわめて重要な要素とな
る。
が導入された領域の境界、すなわち前記Ｎ型ゲート電極
部３とＰ型ゲート電極部４の境界には、不純物の相互拡
散により電気伝導に寄与するＮ型不純物の濃度とＰ型不
純物の濃度が同一になり極めて抵抗が高い高抵抗領域５
が存在する。前記高抵抗領域５の幅Ｘは前記Ｎ型ゲート
電極部３にＮ型不純物を注入するためのフォトマスク
と、前記Ｐ型ゲート電極部４にＰ型不純物を注入するた
めのフォトマスクのレイアウトおよび、半導体装置を製
造する際に加えられる熱処理条件すなわち温度および時
間によって決定される。この幅Ｘは、後ほど形成するコ
ンタクトの寸法を決定する際にきわめて重要な要素とな
る。
【００１４】６はサイドウォール絶縁膜、７はＮチャネ
ルソース・ドレイン拡散層、８はＰチャネルソース・ド
レイン拡散層である。ゲート電極表面およびソース・ド
レイン拡散層表面に形成した金属シリサイド層が９であ
る。１０は金属配線層とトランジスタを絶縁する層間絶
縁膜であり、１１がＮ型ゲート電極部３とＰ型ゲート電
極部４を電気的に接続するためのコンタクトである。前
記コンタクト１１の長さＹは、前記高抵抗領域５の幅Ｘ
よりも大きければいくらでもよいが、半導体装置全体の
微細化のためには前記幅Ｘよりもわずかに大きくするこ
とが望ましい。また、コンタクト１１の底面に形成され
た導電材料は、ゲート電極表面に形成された金属シリサ
イド層９の厚さに比べて充分な厚さを有するため、ゲー
ト電極との界面応力や熱的凝集などの影響を受けない。
このような構造を有することによって、Ｎ型ゲート電極
部３とＰ型ゲート電極部４の電気的接続を前記コンタク
ト１１を介することによって実現できる。
ルソース・ドレイン拡散層、８はＰチャネルソース・ド
レイン拡散層である。ゲート電極表面およびソース・ド
レイン拡散層表面に形成した金属シリサイド層が９であ
る。１０は金属配線層とトランジスタを絶縁する層間絶
縁膜であり、１１がＮ型ゲート電極部３とＰ型ゲート電
極部４を電気的に接続するためのコンタクトである。前
記コンタクト１１の長さＹは、前記高抵抗領域５の幅Ｘ
よりも大きければいくらでもよいが、半導体装置全体の
微細化のためには前記幅Ｘよりもわずかに大きくするこ
とが望ましい。また、コンタクト１１の底面に形成され
た導電材料は、ゲート電極表面に形成された金属シリサ
イド層９の厚さに比べて充分な厚さを有するため、ゲー
ト電極との界面応力や熱的凝集などの影響を受けない。
このような構造を有することによって、Ｎ型ゲート電極
部３とＰ型ゲート電極部４の電気的接続を前記コンタク
ト１１を介することによって実現できる。
【００１５】図２は、本発明の半導体装置におけるＮ型
ゲート電極部３とＰ型ゲート電極部４の電気伝導経路１
３を模式的に示した図で、前記金属シリサイド層９が前
記高抵抗領域５上で断線した場合のゲート電極断面を一
例として示してある。金属シリサイド層９が存在してい
る場所においては、下地のＮ型ゲート電極部３もしくは
Ｐ型ゲート電極部４よりも金属シリサイド層９の方が抵
抗が小さいため、主たる電気伝導経路１３は金属シリサ
イド層９となる。金属シリサイド層９が断線した部分に
おいても、高抵抗領域５をまたいでコンタクト１１を形
成し、コンタクト１１の底面に導電型を形成しない導電
材料を埋め込むことによって、高抵抗領域が電気伝導経
路１３を遮断することがないため、Ｎ型ゲート電極部３
とＰ型ゲート電極部４の相互の電気的接続が維持でき
る。このことは、金属シリサイド層９が前記Ｎ型ゲート
電極部３とＰ型ゲート電極部４の電気的接続を担う必要
がなくてもよいことを意味し、前記金属シリサイド層９
を形成しない半導体装置においても同様の効果があるこ
とは明らかである。
ゲート電極部３とＰ型ゲート電極部４の電気伝導経路１
３を模式的に示した図で、前記金属シリサイド層９が前
記高抵抗領域５上で断線した場合のゲート電極断面を一
例として示してある。金属シリサイド層９が存在してい
る場所においては、下地のＮ型ゲート電極部３もしくは
Ｐ型ゲート電極部４よりも金属シリサイド層９の方が抵
抗が小さいため、主たる電気伝導経路１３は金属シリサ
イド層９となる。金属シリサイド層９が断線した部分に
おいても、高抵抗領域５をまたいでコンタクト１１を形
成し、コンタクト１１の底面に導電型を形成しない導電
材料を埋め込むことによって、高抵抗領域が電気伝導経
路１３を遮断することがないため、Ｎ型ゲート電極部３
とＰ型ゲート電極部４の相互の電気的接続が維持でき
る。このことは、金属シリサイド層９が前記Ｎ型ゲート
電極部３とＰ型ゲート電極部４の電気的接続を担う必要
がなくてもよいことを意味し、前記金属シリサイド層９
を形成しない半導体装置においても同様の効果があるこ
とは明らかである。
【００１６】コンタクト１１内部は、ＣＶＤ法によるタ
ングステンなどのような高融点金属を埋め込むのが最適
である。このほかの金属材料としては、通常よく用いら
れているＴｉ／ＴｉＮ／Ａｌ合金膜やＣｕなどでもよ
い。要するに金属膜やそのシリサイド、窒化物など良導
性の材料で導電型を形成しないものであればよく、少な
くともコンタクトの底面のゲート電極表面に接触させて
使用可能である。
ングステンなどのような高融点金属を埋め込むのが最適
である。このほかの金属材料としては、通常よく用いら
れているＴｉ／ＴｉＮ／Ａｌ合金膜やＣｕなどでもよ
い。要するに金属膜やそのシリサイド、窒化物など良導
性の材料で導電型を形成しないものであればよく、少な
くともコンタクトの底面のゲート電極表面に接触させて
使用可能である。
【００１７】
【発明の効果】以上のように本発明の半導体装置は、電
気的接続を必要とするＮ型ゲート電極とＰ型ゲート電極
を少なくとも１本の連続した多結晶シリコン配線によっ
て構成し、そのＮ型ゲート電極部とＰ型ゲート電極部の
境界部に存在する高抵抗領域上に少なくとも１つのコン
タクトを形成し、コンタクトの底面に導電型を形成しな
い導電材料を埋め込むことによって、高抵抗領域上でゲ
ート電極表面の金属シリサイド層に局部的な断線が発生
するような場合、もしくはゲート電極表面に金属シリサ
イド層を形成しない場合においても、前記コンタクトに
埋め込まれた材料を介して、確実にＮ型ゲート電極とＰ
型ゲート電極の電気的接続を得ることができ、回路の動
作不良を防止することが可能となる。
気的接続を必要とするＮ型ゲート電極とＰ型ゲート電極
を少なくとも１本の連続した多結晶シリコン配線によっ
て構成し、そのＮ型ゲート電極部とＰ型ゲート電極部の
境界部に存在する高抵抗領域上に少なくとも１つのコン
タクトを形成し、コンタクトの底面に導電型を形成しな
い導電材料を埋め込むことによって、高抵抗領域上でゲ
ート電極表面の金属シリサイド層に局部的な断線が発生
するような場合、もしくはゲート電極表面に金属シリサ
イド層を形成しない場合においても、前記コンタクトに
埋め込まれた材料を介して、確実にＮ型ゲート電極とＰ
型ゲート電極の電気的接続を得ることができ、回路の動
作不良を防止することが可能となる。
【図１】本発明の実施の形態における半導体装置を示す
平面図とＡ−Ａ ’断面図およびＢ−Ｂ’断面図
平面図とＡ−Ａ ’断面図およびＢ−Ｂ’断面図
【図２】本発明による半導体装置におけるＮ型ゲート電
極部３とＰ型ゲート電極部４の電気伝導経路１３を模式
的に示した図
極部３とＰ型ゲート電極部４の電気伝導経路１３を模式
的に示した図
【図３】従来の半導体装置を示す平面図とＡ−Ａ ’断
面図およびＢ−Ｂ’断面図
面図およびＢ−Ｂ’断面図
【図４】従来の半導体装置におけるＮ型ゲート電極部３
とＰ型ゲート電極部４の電気伝導経路１３を模式的に示
した図
とＰ型ゲート電極部４の電気伝導経路１３を模式的に示
した図
１ 半導体基板 ２ 分離絶縁膜 ３ Ｎ型ゲート電極部 ４ Ｐ型ゲート電極部 ５ 高抵抗領域 ６ サイドウォール絶縁膜 ７ Ｎチャネル拡散層 ８ Ｐチャネル拡散層 ９ 金属シリサイド層 １０ 層間絶縁膜 １１ コンタクト １２ ゲート酸化膜 １３ 電気伝導経路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB02 BB14 BB30 CC01 CC05 DD05 DD09 EE03 FF06 FF11 FF29 GG09 GG14 HH14 HH20 5F033 HH08 HH11 HH18 HH33 JJ08 JJ11 JJ18 JJ33 KK04 KK27 MM01 MM04 NN16 VV06 XX03 XX09 5F048 AA01 AA07 AC03 BA01 BB06 BB07 BB08 BF02 BF03 BF06 BF07 BF11 BF15 BF19 DA25
Claims (3)
- 【請求項１】半導体基板上に、Ｎ型ゲート電極を有する
ＮチャネルトランジスタとＰ型ゲート電極を有するＰチ
ャネルトランジスタが形成された半導体装置において、
電気的接続を必要とするＮ型ゲート電極とＰ型ゲート電
極が少なくとも１本の連続した多結晶シリコン配線によ
って形成され、前記Ｎ型ゲート電極と前記Ｐ型ゲート電
極の境界部に存在する高抵抗領域上に少なくとも１つの
コンタクトが形成され、前記コンタクトの底面に導電型
を形成しない導電材料が埋め込まれていることを特徴と
する半導体装置。 - 【請求項２】前記コンタクトは、前記高抵抗領域よりも
大きい部分を有することを特徴とする請求項１記載の半
導体装置。 - 【請求項３】前記導電材料は、前記コンタクトに埋め込
まれた高融点金属またはそのシリサイド、あるいは、配
線材料で構成されることを特徴とする請求項１または２
のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015129A JP2001210725A (ja) | 2000-01-25 | 2000-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015129A JP2001210725A (ja) | 2000-01-25 | 2000-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001210725A true JP2001210725A (ja) | 2001-08-03 |
Family
ID=18542475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000015129A Pending JP2001210725A (ja) | 2000-01-25 | 2000-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001210725A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781207B2 (en) | 2001-12-11 | 2004-08-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US7109076B2 (en) | 2003-06-03 | 2006-09-19 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device, and semiconductor integrated circuit device made by its method |
| JP2008034751A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7479453B2 (en) | 2004-11-24 | 2009-01-20 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
-
2000
- 2000-01-25 JP JP2000015129A patent/JP2001210725A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781207B2 (en) | 2001-12-11 | 2004-08-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US7109076B2 (en) | 2003-06-03 | 2006-09-19 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device, and semiconductor integrated circuit device made by its method |
| US7479453B2 (en) | 2004-11-24 | 2009-01-20 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
| JP2008034751A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716131A (en) | Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film | |
| US6787410B2 (en) | Semiconductor device having dynamic threshold transistors and element isolation region and fabrication method thereof | |
| US10446734B2 (en) | Vertical thermoelectric structures | |
| US5373192A (en) | Electromigration resistance metal interconnect | |
| US20070090486A1 (en) | Fuse and method for disconnecting the fuse | |
| KR100262243B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2805765B2 (ja) | 半導体メモリ装置 | |
| JPH0697109A (ja) | 半導体装置 | |
| JP2001210725A (ja) | 半導体装置 | |
| JPS6234150B2 (ja) | ||
| JP3737914B2 (ja) | 半導体装置及びその製造方法 | |
| JP2753301B2 (ja) | 半導体集積回路装置 | |
| JP2004186590A (ja) | 半導体装置及びその製造方法 | |
| JPH09167838A (ja) | 半導体装置及びその製造方法 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JP2008078358A (ja) | 半導体装置及びその製造方法 | |
| JPH0410465A (ja) | 半導体装置 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JPH11126828A (ja) | 半導体装置及びその製造方法 | |
| JPH03191574A (ja) | 半導体装置 | |
| JP2663953B2 (ja) | 半導体装置 | |
| JPH10308515A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11168208A (ja) | 半導体装置及びその製造方法 | |
| JPH02308564A (ja) | 半導体装置及びその製造方法 | |
| JPH04350963A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070419 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070518 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |