JPH0335524A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0335524A JPH0335524A JP16830789A JP16830789A JPH0335524A JP H0335524 A JPH0335524 A JP H0335524A JP 16830789 A JP16830789 A JP 16830789A JP 16830789 A JP16830789 A JP 16830789A JP H0335524 A JPH0335524 A JP H0335524A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- film
- wiring
- resistance
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002131 composite material Substances 0.000 claims abstract description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 13
- 238000004544 sputter deposition Methods 0.000 abstract description 10
- 238000013508 migration Methods 0.000 abstract description 5
- 230000005012 migration Effects 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 4
- 238000007743 anodising Methods 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 238000001459 lithography Methods 0.000 abstract description 2
- 238000005245 sintering Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 45
- 239000010410 layer Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013590 bulk material Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910017532 Cu-Be Inorganic materials 0.000 description 1
- 229910017770 Cu—Ag Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は半導体装置に係わり、特にその電極配線に関す
る。
る。
(従来の技術)
非晶質シリコン(a−8i)膜を用いた薄膜トランジス
タ(T P T)をスイッチング素子として用いて構成
されるアクティブマトリックス型液晶表示装置の表示画
素をできるだけ小さくし、且表示装置を大面積化するた
めには、TPTへの信号線であるゲート配線を細く且長
くすることが必要である。従来、逆スタガー型のTPT
構造の場合、その電極配線にはTaやTiあるいはCr
の上にM o S i 2を積層したものなどの薄膜が
使用されているが、更に表示装置の大面積化、高精密化
を図るためには、より低抵抗で加工性が良く、しかもそ
の後の薬品処理工程での耐性に優れた電極配線が望まれ
ている。またスタガー型のTPT構造のものにおいては
、ドレイン、ソース電極配線に、やはり上記の特性が要
求される。
タ(T P T)をスイッチング素子として用いて構成
されるアクティブマトリックス型液晶表示装置の表示画
素をできるだけ小さくし、且表示装置を大面積化するた
めには、TPTへの信号線であるゲート配線を細く且長
くすることが必要である。従来、逆スタガー型のTPT
構造の場合、その電極配線にはTaやTiあるいはCr
の上にM o S i 2を積層したものなどの薄膜が
使用されているが、更に表示装置の大面積化、高精密化
を図るためには、より低抵抗で加工性が良く、しかもそ
の後の薬品処理工程での耐性に優れた電極配線が望まれ
ている。またスタガー型のTPT構造のものにおいては
、ドレイン、ソース電極配線に、やはり上記の特性が要
求される。
一方、単結晶Si基板を用いた半導体集積回路、例えば
、D−RAMに代表されるメモリ集積回路で用いられる
MOS)ランジスタのゲート電極、配線には、不純物ド
ープ多結晶シリコン膜が使用されている。しかしながら
更に低電力化、スイッチング速度の向上を図るために、
より低抵抗な電極配線が要求されている。また現在、集
積回路のAJ配線で問題となっているストレスマイグレ
ーションによる断線は、絶縁保護膜であるパッシベーシ
ョン膜を高温度で成膜するために生じる問題であり、A
J2−St−Cuを始めとするAI2配線の合金化、或
はパッシベーション成膜の低温化等により、信頼性の回
復を図っているが、充分なものは得られていなかった。
、D−RAMに代表されるメモリ集積回路で用いられる
MOS)ランジスタのゲート電極、配線には、不純物ド
ープ多結晶シリコン膜が使用されている。しかしながら
更に低電力化、スイッチング速度の向上を図るために、
より低抵抗な電極配線が要求されている。また現在、集
積回路のAJ配線で問題となっているストレスマイグレ
ーションによる断線は、絶縁保護膜であるパッシベーシ
ョン膜を高温度で成膜するために生じる問題であり、A
J2−St−Cuを始めとするAI2配線の合金化、或
はパッシベーション成膜の低温化等により、信頼性の回
復を図っているが、充分なものは得られていなかった。
(発明が解決しようとする課題)
以上のように従来のa−3t膜或は単結晶Si基板等を
用いた半導体装置において、更なる素子の微細化、高集
積化を図るためには、電極配線の抵抗が大きな問題とな
っている。また電極配線としては、加工性に優れ、各種
熱処理、薬品処理に対する耐性に優れ、且配線のストレ
スマイグレーション耐性向上も望まれている。
用いた半導体装置において、更なる素子の微細化、高集
積化を図るためには、電極配線の抵抗が大きな問題とな
っている。また電極配線としては、加工性に優れ、各種
熱処理、薬品処理に対する耐性に優れ、且配線のストレ
スマイグレーション耐性向上も望まれている。
本発明は以上の点を考慮してなされたもので、素子の微
細化、大面積化、高集積化および高信頼性化を可能とし
た電極配線を有する半導体装置を提供することを目的と
する。
細化、大面積化、高集積化および高信頼性化を可能とし
た電極配線を有する半導体装置を提供することを目的と
する。
[発明の構成]
(課題を解決するための手段)
本発明は上記目的を達成するためになされたものであっ
て、Ta酸化物あるいはこれとNb酸化物及びMo酸化
物の少なくとも一方とを含んだ複合酸化物で被覆されて
なる電極配線を有することを特徴とする半導体装置であ
る。
て、Ta酸化物あるいはこれとNb酸化物及びMo酸化
物の少なくとも一方とを含んだ複合酸化物で被覆されて
なる電極配線を有することを特徴とする半導体装置であ
る。
また本発明は、Ta単体あるいはこれにNb及びMoの
少なくとも一方を含んだ合金よりなる中間金属膜層を介
して、Ta酸化物あるいはこれとNb酸化物及びMo酸
化物の少なくとも一方とを含んだ複合酸化物で被覆され
てなる電極配線を有することを特徴とする半導体装置で
ある。
少なくとも一方を含んだ合金よりなる中間金属膜層を介
して、Ta酸化物あるいはこれとNb酸化物及びMo酸
化物の少なくとも一方とを含んだ複合酸化物で被覆され
てなる電極配線を有することを特徴とする半導体装置で
ある。
本発明に係る半導体装置の電極配線においては、その内
部に低抵抗配線材料が配設される。この配線材料として
具体的には、純AJ、純Au、純Ag、純Cuや、Al
2−Cu、Al−Mg5AJ2−Ti、AJ−Ta%A
J−Cr、AJ2−In。
部に低抵抗配線材料が配設される。この配線材料として
具体的には、純AJ、純Au、純Ag、純Cuや、Al
2−Cu、Al−Mg5AJ2−Ti、AJ−Ta%A
J−Cr、AJ2−In。
Cu−Be、Cu−Ag、Au−Pt、Au−Ag5A
u−PdSAu−Cuの各合金等があげられる。なお、
これらの配線材料中には、溶質としてSt等がlvt%
程度含まれていても良い。
u−PdSAu−Cuの各合金等があげられる。なお、
これらの配線材料中には、溶質としてSt等がlvt%
程度含まれていても良い。
次にこうした低抵抗配線材料を、Ta酸化物あるいはこ
れとNb酸化物あるいはMo酸化物の少なくとも一方と
を含んだ複合酸化物で被覆して本発明に係る電極配線と
する。このNb酸化物の含有量としては配線の加工性、
密着性、耐薬品性。
れとNb酸化物あるいはMo酸化物の少なくとも一方と
を含んだ複合酸化物で被覆して本発明に係る電極配線と
する。このNb酸化物の含有量としては配線の加工性、
密着性、耐薬品性。
絶縁耐圧を考慮すると60vt%以下さらには33vt
%以下とすることが好ましい。またMo酸化物の場合も
60vt%以下さらには30vt%以下とすることが好
ましい。
%以下とすることが好ましい。またMo酸化物の場合も
60vt%以下さらには30vt%以下とすることが好
ましい。
さらにはこうした酸化物による被覆と、低抵抗配線材料
との間にさらにTa単体あるいはこれにNb及びMoの
少なくとも一方を含んだTa合金よりなる中間金属膜層
を介在させて電極配線とする。そして、この中間金属膜
層にTa合金を用いる場合、添加されているNb及びM
Oはそれぞれ35vt%以下とすることが好ましい。
との間にさらにTa単体あるいはこれにNb及びMoの
少なくとも一方を含んだTa合金よりなる中間金属膜層
を介在させて電極配線とする。そして、この中間金属膜
層にTa合金を用いる場合、添加されているNb及びM
Oはそれぞれ35vt%以下とすることが好ましい。
本発明において低抵抗配線材料を被覆する酸化物の層は
、例えば、あらかじめ形成した低抵抗配できる。またこ
の時その陽極酸化を制御することにより、低抵抗配線材
料上に中間金属膜層を残してその外側を酸化物の層で被
覆した構成の電極配線を得ることができる。
、例えば、あらかじめ形成した低抵抗配できる。またこ
の時その陽極酸化を制御することにより、低抵抗配線材
料上に中間金属膜層を残してその外側を酸化物の層で被
覆した構成の電極配線を得ることができる。
またこれら酸化物や中間金属膜層においてその形成時に
混入し得るAr、C,N等が5原子%以下程度含まれる
のは、電極配線としては許容範囲内である。
混入し得るAr、C,N等が5原子%以下程度含まれる
のは、電極配線としては許容範囲内である。
なお、本発明において、低抵抗配線材料の配設及び中間
金属膜層を形成する場合、CVD、プラズマCVD5@
気抵抗加熱法、スパッター法、電子ビーム蒸着法何れに
よるものでも良く、スパッター法の場合、2見開時スパ
ッター、合金ターゲットによるもの、或はモザイク状タ
ーゲットによるもの何れによるものでも良い。また、酸
化物層の形成法は、前述した金属膜の陽極酸化法が最も
望ましいが、その他金属膜の熱酸化、或は、CVD、プ
ラズマCVD、化成スパッター法等、何れの方法によっ
ても良い。
金属膜層を形成する場合、CVD、プラズマCVD5@
気抵抗加熱法、スパッター法、電子ビーム蒸着法何れに
よるものでも良く、スパッター法の場合、2見開時スパ
ッター、合金ターゲットによるもの、或はモザイク状タ
ーゲットによるもの何れによるものでも良い。また、酸
化物層の形成法は、前述した金属膜の陽極酸化法が最も
望ましいが、その他金属膜の熱酸化、或は、CVD、プ
ラズマCVD、化成スパッター法等、何れの方法によっ
ても良い。
(作 用)
本発明で用いるTaはテーパー加工性に優れ、かつ陽極
酸化によって形成されたTa酸化物は、緻密な膜である
ため、その後の耐薬品性に関しても、半導体プロセスで
使用されるSH処理(H2SO4: H202−3:
1)等に対しても良好な耐性を有している。さらにその
酸化物が低温で形成されること及び酸化時に膨張で配線
材料自体に低温で圧縮応力がかかるため、低抵抗配線材
料のストレスマイグレーション耐性をも向上させる。
酸化によって形成されたTa酸化物は、緻密な膜である
ため、その後の耐薬品性に関しても、半導体プロセスで
使用されるSH処理(H2SO4: H202−3:
1)等に対しても良好な耐性を有している。さらにその
酸化物が低温で形成されること及び酸化時に膨張で配線
材料自体に低温で圧縮応力がかかるため、低抵抗配線材
料のストレスマイグレーション耐性をも向上させる。
一方Nbは、陽極酸化終了後に残存する可能性のあるT
a膜の電気抵抗を下げる働きがある。
a膜の電気抵抗を下げる働きがある。
Taは、スパッター等で成膜すると、バルク材(b c
c)とは異なった構造(bet)通称β−Taとなり
、そのため電気抵抗が上昇する。Nb添加は、その様な
Ta薄膜の結晶構造をバルク材と同様なりcc構造とし
、電気抵抗の低下をはかることかできる。Mo添加も同
様である。
c)とは異なった構造(bet)通称β−Taとなり
、そのため電気抵抗が上昇する。Nb添加は、その様な
Ta薄膜の結晶構造をバルク材と同様なりcc構造とし
、電気抵抗の低下をはかることかできる。Mo添加も同
様である。
(実施例)
以下に本発明の実施例を詳述する。
実施例1〜16
第1図は、本発明に於ける配線構造の一実施例を示す断
面模式図であり、アクティブマトリックス型液晶表示装
置の配線部を模擬したものである。
面模式図であり、アクティブマトリックス型液晶表示装
置の配線部を模擬したものである。
こうした構造を用いて以下のように試料を形成した。
まず透明ガラス基板上(1)に、スパッター法によりA
J−1%S i−0,5%Cu膜を形成し、リソグラフ
ィ (PEP)、パターンニング、配線シンターし、配
線幅68m1厚さ1500λの低電気抵抗材料による配
線(2)を形成した。次に、スパッター法により、第1
表に示す組成の膜(上層膜)を各々1000λ成膜し、
PEP、パターンニング(テーパー加工)を行ない、そ
の後、陽極酸化により酸化膜fi(4)を形成した。そ
してこの陽極酸化により、上記上層膜全てを酸化したも
の(実施例1〜8)及び900Åの厚さまで酸化し残り
を中間金属膜層(3)として残したもの(実施例9〜1
6)の双方を形成した。なお、この中間金属膜層の厚さ
は、下記試験後その断面を測定することにより調べたも
のである。
J−1%S i−0,5%Cu膜を形成し、リソグラフ
ィ (PEP)、パターンニング、配線シンターし、配
線幅68m1厚さ1500λの低電気抵抗材料による配
線(2)を形成した。次に、スパッター法により、第1
表に示す組成の膜(上層膜)を各々1000λ成膜し、
PEP、パターンニング(テーパー加工)を行ない、そ
の後、陽極酸化により酸化膜fi(4)を形成した。そ
してこの陽極酸化により、上記上層膜全てを酸化したも
の(実施例1〜8)及び900Åの厚さまで酸化し残り
を中間金属膜層(3)として残したもの(実施例9〜1
6)の双方を形成した。なお、この中間金属膜層の厚さ
は、下記試験後その断面を測定することにより調べたも
のである。
こうして得られた各試料に対して、それぞれ(1)
第2図に示した四端子パターン形状にて電気抵抗測定し
た(抵抗測定距離1+am)。また(2)洗浄液として
使用されるH2 SO,十H2O2中沸騰処理による耐
薬品性試験を行なった。さらに、 (3)LCDプロセスを想定して、第1図に示すように
酸化膜層〈4)の上にさらに、200nmのSiN膜よ
りなるパッシベーション膜(5〉を形成し、続いて30
0na+のノンドープのa−Si膜(6) 、500n
gのn 型a −S f al+(7)を堆積し、この
上に50nmのMO膜(8〉を形成して、実デバイス模
擬による評価を7行なった。これらの結果を第1表に示
した。
第2図に示した四端子パターン形状にて電気抵抗測定し
た(抵抗測定距離1+am)。また(2)洗浄液として
使用されるH2 SO,十H2O2中沸騰処理による耐
薬品性試験を行なった。さらに、 (3)LCDプロセスを想定して、第1図に示すように
酸化膜層〈4)の上にさらに、200nmのSiN膜よ
りなるパッシベーション膜(5〉を形成し、続いて30
0na+のノンドープのa−Si膜(6) 、500n
gのn 型a −S f al+(7)を堆積し、この
上に50nmのMO膜(8〉を形成して、実デバイス模
擬による評価を7行なった。これらの結果を第1表に示
した。
比較例1〜4
実施例1と同様の形状を有する、Ta単層、C「単層、
MoSiO2単層及びTi単層をそれぞれ用いてなる電
極配線を形成し、これらを比較flJ 1〜4とした。
MoSiO2単層及びTi単層をそれぞれ用いてなる電
極配線を形成し、これらを比較flJ 1〜4とした。
そしてこれらも実施例1と同様の試験を行った。この結
果を第1表に併記した。
果を第1表に併記した。
TS1表
第1表から明らかなように、本発明に係る電極配線では
、テーパー加工性、陽極酸化膜特性(耐薬品性等)、及
び実配線模擬の堆積膜の健全性等縁てに於て、現用材で
あるTa膜と同程度の健全性を持ち、しかも配線抵抗に
おいては、Ta単層のまた、酸化膜の耐圧測定をベタ膜
、陽極酸化膜試料にて測定した結果、すべて3 X 1
06V/cm以上であった。
、テーパー加工性、陽極酸化膜特性(耐薬品性等)、及
び実配線模擬の堆積膜の健全性等縁てに於て、現用材で
あるTa膜と同程度の健全性を持ち、しかも配線抵抗に
おいては、Ta単層のまた、酸化膜の耐圧測定をベタ膜
、陽極酸化膜試料にて測定した結果、すべて3 X 1
06V/cm以上であった。
実施例17
S i (100)基板上に熱酸化膜(S i 02膜
)を1000入形成後、AJ2−1%5i−0,5%C
uをスパッターにて7000人威膜、PEP、配線加工
を行い、幅1μm配線を形成し、450℃にてシンター
熱処理を行った。続いて、Ta−20%Nbを同様にス
パッターにて1000Å成膜後、PEP。
)を1000入形成後、AJ2−1%5i−0,5%C
uをスパッターにて7000人威膜、PEP、配線加工
を行い、幅1μm配線を形成し、450℃にてシンター
熱処理を行った。続いて、Ta−20%Nbを同様にス
パッターにて1000Å成膜後、PEP。
配線加工、陽極酸化を行い、引続きリンドープ5i02
膜4000λ、プラズマSiN膜14000Åを順次形
成した。以上の試料に、150℃、3000時間保持試
験を行ったが、配線の断線は発生しなかった。
膜4000λ、プラズマSiN膜14000Åを順次形
成した。以上の試料に、150℃、3000時間保持試
験を行ったが、配線の断線は発生しなかった。
[発明の効果]
以上述べたように、本発明によれば、比抵抗が非常に小
さく、加工性、安定性、ストレスマイグレーション耐性
に優れた配線または電極を備えた高集積度で高信頼性を
有する半導体装置を提供できる。
さく、加工性、安定性、ストレスマイグレーション耐性
に優れた配線または電極を備えた高集積度で高信頼性を
有する半導体装置を提供できる。
第1図は、本発明の半導体装置の一実施例を示す断面模
式図、第2図は、本発明の実施例中にて、電気抵抗11
11定に使用した四端子パターンの形状を示す模式図で
ある。 1・・・ガラス基板、2・・・配線、3・・・中間層金
属、4・・・酸化膜層、5・・・パッシベーション膜、
6−a −S i膜、7−n+型a−8t膜、8・・・
Mo膜。
式図、第2図は、本発明の実施例中にて、電気抵抗11
11定に使用した四端子パターンの形状を示す模式図で
ある。 1・・・ガラス基板、2・・・配線、3・・・中間層金
属、4・・・酸化膜層、5・・・パッシベーション膜、
6−a −S i膜、7−n+型a−8t膜、8・・・
Mo膜。
Claims (2)
- (1)Ta酸化物あるいはこれとNb酸化物及びMo酸
化物の少なくとも一方とを含んだ複合酸化物で被覆され
てなる電極配線を有することを特徴とする半導体装置。 - (2)Ta単体あるいはこれにNb及びMoの少なくと
も一方を含んだTa合金よりなる中間金属膜層を介して
、Ta酸化物あるいはこれとNb酸化物及びMo酸化物
の少なくとも一方とを含んだ複合酸化物で被覆されてな
る電極配線を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16830789A JPH0335524A (ja) | 1989-07-01 | 1989-07-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16830789A JPH0335524A (ja) | 1989-07-01 | 1989-07-01 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0335524A true JPH0335524A (ja) | 1991-02-15 |
Family
ID=15865599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16830789A Pending JPH0335524A (ja) | 1989-07-01 | 1989-07-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0335524A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120503A (ja) * | 1992-10-06 | 1994-04-28 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法 |
WO2000048241A1 (en) * | 1999-02-15 | 2000-08-17 | Asahi Glass Company, Limited | Integrated circuit device and its manufacturing method |
JP2006148046A (ja) * | 2004-11-24 | 2006-06-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2007242793A (ja) * | 2006-03-07 | 2007-09-20 | Ulvac Japan Ltd | 金属膜、液晶表示装置、金属膜の製造方法 |
JP2008258311A (ja) * | 2007-04-03 | 2008-10-23 | Denso Corp | 半導体装置及び半導体装置の配線または電極形成方法 |
-
1989
- 1989-07-01 JP JP16830789A patent/JPH0335524A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120503A (ja) * | 1992-10-06 | 1994-04-28 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法 |
WO2000048241A1 (en) * | 1999-02-15 | 2000-08-17 | Asahi Glass Company, Limited | Integrated circuit device and its manufacturing method |
US6639318B1 (en) | 1999-02-15 | 2003-10-28 | Asahi Glass Company, Limited | Integrated circuit device and its manufacturing method |
JP2006148046A (ja) * | 2004-11-24 | 2006-06-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2007242793A (ja) * | 2006-03-07 | 2007-09-20 | Ulvac Japan Ltd | 金属膜、液晶表示装置、金属膜の製造方法 |
JP2008258311A (ja) * | 2007-04-03 | 2008-10-23 | Denso Corp | 半導体装置及び半導体装置の配線または電極形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100245127B1 (ko) | 다층 도체층 구조 디바이스 | |
US4905066A (en) | Thin-film transistor | |
JPH03214717A (ja) | 電気的セラミック酸化物装置用電極 | |
JPH0621391A (ja) | 強誘電体コンデンサ及びその形成方法 | |
JP2000133635A (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 | |
JP2002151434A (ja) | 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法 | |
KR100213402B1 (ko) | 전극배선재료 및 이를 이용한 전극배선기판 | |
JPH0335524A (ja) | 半導体装置 | |
JP3488551B2 (ja) | 電極配線材料およびこれを用いた電極配線基板 | |
JP3707704B2 (ja) | 配線材料、液晶ディスプレー装置、および配線層の形成方法 | |
JPH04188770A (ja) | 薄膜トランジスタ | |
JPS584975A (ja) | 半導体装置の製造方法 | |
CN100482853C (zh) | 溅射靶 | |
JPH0772508A (ja) | 薄膜トランジスタパネル | |
US5478971A (en) | Metallic circuit board and thin film diode array and method of manufacturing the same | |
KR100471773B1 (ko) | 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법 | |
KR100441839B1 (ko) | Tft기판 | |
JPS6144468A (ja) | 半導体装置およびその製造方法 | |
JP2000252472A (ja) | 薄膜半導体素子及びその製造方法 | |
KR100508036B1 (ko) | 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법 | |
JPH0736056A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2000147550A (ja) | アクティブマトリクス基板 | |
JP2000216158A (ja) | Al配線形成方法 | |
JPH05152572A (ja) | 金属配線、及びそれを用いた半導体装置及びtft液晶表示装置 | |
JP3149034B2 (ja) | 薄膜トランジスタ |