JPH06120503A - 薄膜トランジスタとその製造方法 - Google Patents
薄膜トランジスタとその製造方法Info
- Publication number
- JPH06120503A JPH06120503A JP26707692A JP26707692A JPH06120503A JP H06120503 A JPH06120503 A JP H06120503A JP 26707692 A JP26707692 A JP 26707692A JP 26707692 A JP26707692 A JP 26707692A JP H06120503 A JPH06120503 A JP H06120503A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- thin film
- gate electrode
- film transistor
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、液晶表示装置に応用されるゲート
電極にＡｌを用いた薄膜トランジスタの構造に関するも
ので、比較的簡易な構成によって、歩留まりが高く、信
頼性に優れた薄膜トランジスタを提供することを目的と
する。 【構成】 ＴＦＴのゲート電極の構造に関して、Ａｌか
ら成る第一の金属層をＡｌより高い融点を有する第二の
金属層によって完全に被覆するように形成するものであ
る。 【効果】 ＴＦＴの製造工程中での熱処理によるＡｌの
ヒロックなどの変形の発生が完全に抑制されることか
ら、変形の発生による絶縁層の耐圧の劣化に伴う層間絶
縁不良が防止され、ゲート電極とソース電極及びドレイ
ン電極間に短絡欠陥の発生が極めて少なくなり、歩留ま
りが高く、信頼性に優れたＴＦＴを製造できることにな
る。
電極にＡｌを用いた薄膜トランジスタの構造に関するも
ので、比較的簡易な構成によって、歩留まりが高く、信
頼性に優れた薄膜トランジスタを提供することを目的と
する。 【構成】 ＴＦＴのゲート電極の構造に関して、Ａｌか
ら成る第一の金属層をＡｌより高い融点を有する第二の
金属層によって完全に被覆するように形成するものであ
る。 【効果】 ＴＦＴの製造工程中での熱処理によるＡｌの
ヒロックなどの変形の発生が完全に抑制されることか
ら、変形の発生による絶縁層の耐圧の劣化に伴う層間絶
縁不良が防止され、ゲート電極とソース電極及びドレイ
ン電極間に短絡欠陥の発生が極めて少なくなり、歩留ま
りが高く、信頼性に優れたＴＦＴを製造できることにな
る。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置のスイッ
チング素子として応用される薄膜トランジスタとその製
造方法に関するものである。
チング素子として応用される薄膜トランジスタとその製
造方法に関するものである。
【０００２】
【従来の技術】近年、薄膜トランジスタ（以下、ＴＦＴ
と呼ぶ）を応用した液晶表示装置（以下、ＴＦＴ−ＬＣ
Ｄと呼ぶ）は大型化及ぶ高精細度化が進んでいる。ＴＦ
Ｔ−ＬＣＤは複数本のゲート線とこれらと直交するよう
に設けられた複数のソース線の各交点にスイッチング素
子としてＴＦＴを備え、このＴＦＴをＯＮ／ＯＦＦする
ことにより、ソース線から供給される信号を画素電極に
供給することによって、画素の表示を制御している。
と呼ぶ）を応用した液晶表示装置（以下、ＴＦＴ−ＬＣ
Ｄと呼ぶ）は大型化及ぶ高精細度化が進んでいる。ＴＦ
Ｔ−ＬＣＤは複数本のゲート線とこれらと直交するよう
に設けられた複数のソース線の各交点にスイッチング素
子としてＴＦＴを備え、このＴＦＴをＯＮ／ＯＦＦする
ことにより、ソース線から供給される信号を画素電極に
供給することによって、画素の表示を制御している。
【０００３】大型化に伴い配線長が長くなることから、
配線抵抗が増大する。ゲート線には画素数に相当するＴ
ＦＴが接続されており、また各種の寄生容量も接続され
ている。そのため、ゲート線に供給されるゲート信号は
配線抵抗と各種の寄生容量によって規定される時定数に
よって、信号遅延の問題が発生することから、所定の時
間内に正常なスイッチング動作を完了することが困難な
場合も発生する。
配線抵抗が増大する。ゲート線には画素数に相当するＴ
ＦＴが接続されており、また各種の寄生容量も接続され
ている。そのため、ゲート線に供給されるゲート信号は
配線抵抗と各種の寄生容量によって規定される時定数に
よって、信号遅延の問題が発生することから、所定の時
間内に正常なスイッチング動作を完了することが困難な
場合も発生する。
【０００４】この問題を解決するために、ゲート線の低
抵抗化が必要となり、固有電気抵抗の低い材料を用いた
ＴＦＴが提案されている。ゲート線の低抵抗化のために
固有電気抵抗の低いアルミニウム（Ａｌ）を用いた従来
のＴＦＴについて図面を参照しながら説明する（例え
ば、特開昭６４−８４６６８号公報）。
抵抗化が必要となり、固有電気抵抗の低い材料を用いた
ＴＦＴが提案されている。ゲート線の低抵抗化のために
固有電気抵抗の低いアルミニウム（Ａｌ）を用いた従来
のＴＦＴについて図面を参照しながら説明する（例え
ば、特開昭６４−８４６６８号公報）。
【０００５】（図２）は従来のＴＦＴの断面構造図であ
る。ガラス基板等の絶縁性基板１の表面にＡｌから成る
第一金属層２とその第一の金属層２の上に同一形状に形
成されたクロムニウム（Ｃｒ）から成る第二の金属層３
よってゲート電極４が設けられ、このゲート電極４を覆
うごとく絶縁層５を設け、その上に半導体層６、ソース
電極７及びドレイン電極８を順次設けた構造となってい
る。
る。ガラス基板等の絶縁性基板１の表面にＡｌから成る
第一金属層２とその第一の金属層２の上に同一形状に形
成されたクロムニウム（Ｃｒ）から成る第二の金属層３
よってゲート電極４が設けられ、このゲート電極４を覆
うごとく絶縁層５を設け、その上に半導体層６、ソース
電極７及びドレイン電極８を順次設けた構造となってい
る。
【０００６】
【発明が解決しようとする課題】このような従来のＴＦ
Ｔの構造では、第一の金属層であるＡｌのパターンエッ
ジ部が第二金属層によって完全に被覆されていないた
め、Ａｌと絶縁層が直接接触する部分が残る構造とな
る。このような構造では、製造工程での熱処理によっ
て、Ａｌのパターンエッジ部からヒロックなどの変形が
発生し、変形の発生部分の絶縁層の耐圧が劣化し、ゲー
ト電極とソース電極及びドレイン電極間に短絡欠陥が発
生することになる。
Ｔの構造では、第一の金属層であるＡｌのパターンエッ
ジ部が第二金属層によって完全に被覆されていないた
め、Ａｌと絶縁層が直接接触する部分が残る構造とな
る。このような構造では、製造工程での熱処理によっ
て、Ａｌのパターンエッジ部からヒロックなどの変形が
発生し、変形の発生部分の絶縁層の耐圧が劣化し、ゲー
ト電極とソース電極及びドレイン電極間に短絡欠陥が発
生することになる。
【０００７】本発明はかかる点に鑑みてなされたもので
あり、ＴＦＴのゲート電極の構造に関して、Ａｌから成
る第一の金属層をＡｌより高い融点を有する第二の金属
層によって完全に被覆することによって、Ａｌのヒロッ
クなどの変形の発生する部分を皆無にすることから、歩
留まりが高く、信頼性に優れたＴＦＴを提供することを
目的としている。
あり、ＴＦＴのゲート電極の構造に関して、Ａｌから成
る第一の金属層をＡｌより高い融点を有する第二の金属
層によって完全に被覆することによって、Ａｌのヒロッ
クなどの変形の発生する部分を皆無にすることから、歩
留まりが高く、信頼性に優れたＴＦＴを提供することを
目的としている。
【０００８】
【課題を解決するための手段】本発明は上記問題を解決
するため、ＴＦＴのゲート電極の構造に関して、Ａｌか
ら成る第一の金属層をＡｌより高い融点を有する第二の
金属層によって完全に被覆するように形成するものであ
る。
するため、ＴＦＴのゲート電極の構造に関して、Ａｌか
ら成る第一の金属層をＡｌより高い融点を有する第二の
金属層によって完全に被覆するように形成するものであ
る。
【０００９】
【作用】本発明は上記した構造にすることによって、第
一の金属層であるＡｌが高融点材料である第二の金属層
で完全に被覆されるために、製造工程中での熱処理によ
るヒロックなどの変形の発生は剛性の高い第二の金属層
によって完全に防止される。
一の金属層であるＡｌが高融点材料である第二の金属層
で完全に被覆されるために、製造工程中での熱処理によ
るヒロックなどの変形の発生は剛性の高い第二の金属層
によって完全に防止される。
【００１０】また、第二の金属層は高融点材料であり、
再結晶化温度が高く、自己拡散の活性化エネルギーも大
きいために、熱処理によって第二の金属層からはヒロッ
クなどの変形はほとんど発生しないことから、ゲート電
極の全ての部分で熱処理によるヒロックなどの変形を防
止することができる。
再結晶化温度が高く、自己拡散の活性化エネルギーも大
きいために、熱処理によって第二の金属層からはヒロッ
クなどの変形はほとんど発生しないことから、ゲート電
極の全ての部分で熱処理によるヒロックなどの変形を防
止することができる。
【００１１】
【実施例】以下、具体例について詳細に述べる。
【００１２】（図１）は本発明の実施例におけるＴＦＴ
の断面構造図である。ガラス基板等の絶縁性基板１の表
面にＡｌから成る第一金属層２を形成し、その第一の金
属層２を完全に被覆するようにＣｒから成る第二の金属
層３によってゲート電極４が設けられ、このゲート電極
４を覆うごとく絶縁層５を設け、その上に半導体層６、
ソース電極７及びドレイン電極８を順次設けた構造とな
っている。
の断面構造図である。ガラス基板等の絶縁性基板１の表
面にＡｌから成る第一金属層２を形成し、その第一の金
属層２を完全に被覆するようにＣｒから成る第二の金属
層３によってゲート電極４が設けられ、このゲート電極
４を覆うごとく絶縁層５を設け、その上に半導体層６、
ソース電極７及びドレイン電極８を順次設けた構造とな
っている。
【００１３】以上のように本実施例によれば、ゲート電
極４の第一の金属層２であるＡｌをＡｌよりも高い融点
を有する第二の金属層３にて完全に被覆することによ
り、ＴＦＴの製造工程中での熱処理によるＡｌのヒロッ
クなど変形の発生が抑制されることから、変形の発生に
よる絶縁層の耐圧の劣化に伴う層間絶縁不良が防止され
ることから、ゲート電極４とソース電極７及びドレイン
電極８間に短絡欠陥の発生が極めて少なくなり、ＴＦＴ
の歩留まりを大幅に改善することができる。
極４の第一の金属層２であるＡｌをＡｌよりも高い融点
を有する第二の金属層３にて完全に被覆することによ
り、ＴＦＴの製造工程中での熱処理によるＡｌのヒロッ
クなど変形の発生が抑制されることから、変形の発生に
よる絶縁層の耐圧の劣化に伴う層間絶縁不良が防止され
ることから、ゲート電極４とソース電極７及びドレイン
電極８間に短絡欠陥の発生が極めて少なくなり、ＴＦＴ
の歩留まりを大幅に改善することができる。
【００１４】本実施例ではゲート電極の第二の金属層３
にＣｒを用いたが、Ａｌより高い融点を有する金属材
料、例えばモリブデン（Ｍｏ）、チタン（Ｔｉ）、タン
タル（Ｔａ）でもよい。
にＣｒを用いたが、Ａｌより高い融点を有する金属材
料、例えばモリブデン（Ｍｏ）、チタン（Ｔｉ）、タン
タル（Ｔａ）でもよい。
【００１５】また、絶縁層も本実施例では単層構造に限
定されことなく、膜質の異なる絶縁層の多層構造のもの
も含むものである。尚、本実施例ではＴＦＴ単体に限定
して説明したが、ＴＦＴ−ＬＣＤなどのスイッチング素
子としてのＴＦＴについても含むものである。
定されことなく、膜質の異なる絶縁層の多層構造のもの
も含むものである。尚、本実施例ではＴＦＴ単体に限定
して説明したが、ＴＦＴ−ＬＣＤなどのスイッチング素
子としてのＴＦＴについても含むものである。
【００１６】
【発明の効果】以上述べてきたように、本発明によれ
ば、比較的簡易な構成によって、ＴＦＴの製造工程中で
の熱処理によるＡｌのヒロックなどの変形の発生が抑制
されることから、変形の発生による絶縁層の耐圧の劣化
に伴う層間絶縁不良が防止され、ゲート電極とソース電
極及びドレイン電極間に短絡欠陥の発生が極めて少なく
なり、歩留まりが高く、信頼性に優れたＴＦＴを製造で
きることになる。
ば、比較的簡易な構成によって、ＴＦＴの製造工程中で
の熱処理によるＡｌのヒロックなどの変形の発生が抑制
されることから、変形の発生による絶縁層の耐圧の劣化
に伴う層間絶縁不良が防止され、ゲート電極とソース電
極及びドレイン電極間に短絡欠陥の発生が極めて少なく
なり、歩留まりが高く、信頼性に優れたＴＦＴを製造で
きることになる。
【００１７】また、第一の金属層と第二の金属層とは独
立にパターン形成されることから、各金属層の段差部は
同一位置に形成されないため、一つの段差の大きさとし
ては小さくなることから、絶縁層の段差被覆性が改善さ
れ、絶縁耐圧を向上させる効果があると共に、第一の金
属層であるＡｌのパターンが製造工程中のトラブルによ
って欠損した場合でも、第二の金属層によってゲート電
極のパターンは形成されることから、パターンの欠損や
断線による欠陥に対しても歩留まりを改善することがで
きる。
立にパターン形成されることから、各金属層の段差部は
同一位置に形成されないため、一つの段差の大きさとし
ては小さくなることから、絶縁層の段差被覆性が改善さ
れ、絶縁耐圧を向上させる効果があると共に、第一の金
属層であるＡｌのパターンが製造工程中のトラブルによ
って欠損した場合でも、第二の金属層によってゲート電
極のパターンは形成されることから、パターンの欠損や
断線による欠陥に対しても歩留まりを改善することがで
きる。
【００１８】このようなＴＦＴをＴＦＴ−ＬＣＤのスイ
ッチング素子として用いれば、ゲート線の配線抵抗を大
幅に低減でき、ゲート信号の遅延の問題を解消できこと
だけでなく、歩留まりが高く、信頼性に優れたＴＦＴ−
ＬＣＤを実現することができる。
ッチング素子として用いれば、ゲート線の配線抵抗を大
幅に低減でき、ゲート信号の遅延の問題を解消できこと
だけでなく、歩留まりが高く、信頼性に優れたＴＦＴ−
ＬＣＤを実現することができる。
【図１】本発明の実施例におけるＴＦＴの断面構造図
【図２】従来例を示すＴＦＴの断面構造図
１ 絶縁性基板 ２ ゲート電極の第一の金属層 ３ ゲート電極の第二の金属層 ４ ゲート電極 ５ 絶縁層 ６ 半導体層 ７ ソース電極 ８ ドレイン電極
フロントページの続き (72)発明者 小関 秀夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】絶縁性基板上に、ゲート電極と半導体層が
絶縁層を介して対向する位置に設けた薄膜トランジスタ
であって、前記ゲート電極はアルミニウムからなる第一
の金属層とアルミニウムより高い融点を有する金属から
なる第二の金属層からなり、前記第二の金属層は前記第
一の金属層を完全に被覆することを特徴とする薄膜トラ
ンジスタ。 - 【請求項２】第一の金属層であるアルミニウムはＳｉ、
Ｗ、Ｔｉ及びＴａを混合したアルミニウム合金であるこ
とを特徴とする請求項１記載の薄膜トランジスタ。 - 【請求項３】第二の金属層がＣｒ、Ｗ、Ｔｉ及びＴａで
あることを特徴とする請求項１記載の薄膜トランジス
タ。 - 【請求項４】絶縁性基板上に、ゲート電極と半導体層が
絶縁層を介して対向する位置に設けられた薄膜トランジ
スタの製造方法であって、前記ゲート電極はアルミニウ
ムからなる第一の金属層を所定の形状にパターン形成し
たのち、アルミニウムより高い融点を有する金属からな
る第二の金属層を前記第一の金属層を完全に被覆するよ
うにパターン形成することを特徴とする薄膜トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26707692A JPH06120503A (ja) | 1992-10-06 | 1992-10-06 | 薄膜トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26707692A JPH06120503A (ja) | 1992-10-06 | 1992-10-06 | 薄膜トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120503A true JPH06120503A (ja) | 1994-04-28 |
Family
ID=17439698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26707692A Pending JPH06120503A (ja) | 1992-10-06 | 1992-10-06 | 薄膜トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120503A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811835A (en) * | 1995-08-23 | 1998-09-22 | Kabushiki Kaisha Toshiba | Thin-film transistor with edge inclined gates and liquid crystal display device furnished with the same |
| US5825437A (en) * | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| US7081931B2 (en) | 2003-01-27 | 2006-07-25 | Sharp Kabushiki Kaisha | Liquid crystal display having aluminum wiring |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031572A (ja) * | 1989-05-29 | 1991-01-08 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
| JPH0335524A (ja) * | 1989-07-01 | 1991-02-15 | Toshiba Corp | 半導体装置 |
| JPH03227068A (ja) * | 1990-02-01 | 1991-10-08 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
-
1992
- 1992-10-06 JP JP26707692A patent/JPH06120503A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031572A (ja) * | 1989-05-29 | 1991-01-08 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
| JPH0335524A (ja) * | 1989-07-01 | 1991-02-15 | Toshiba Corp | 半導体装置 |
| JPH03227068A (ja) * | 1990-02-01 | 1991-10-08 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811835A (en) * | 1995-08-23 | 1998-09-22 | Kabushiki Kaisha Toshiba | Thin-film transistor with edge inclined gates and liquid crystal display device furnished with the same |
| US6235561B1 (en) | 1995-08-23 | 2001-05-22 | Kabushiki Kaisha Toshiba | Method of manufacturing thin-film transistors |
| US5825437A (en) * | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| US7081931B2 (en) | 2003-01-27 | 2006-07-25 | Sharp Kabushiki Kaisha | Liquid crystal display having aluminum wiring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717224A (en) | Semiconductor device having an insulated gate field effect thin film transistor | |
| US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
| US6566686B2 (en) | Thin-film transistor display devices | |
| US6078365A (en) | Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film | |
| US20040257489A1 (en) | Active matrix substrate and display device | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US20060273316A1 (en) | Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH1020331A (ja) | 液晶表示装置 | |
| EP0683525B1 (en) | Thin-film transistor array for display | |
| WO2018030298A1 (ja) | アクティブマトリクス基板および表示装置 | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| JPH09113930A (ja) | アクティブマトリクス型液晶表示装置およびその断線修正方法 | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JPH10153793A (ja) | 液晶表示装置 | |
| JPS63222443A (ja) | 薄膜トランジスタマトリツクスアレイ | |
| JPH06120503A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
| JP2004347779A (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JP2731302B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JP2768590B2 (ja) | アクティブマトリクス基板 | |
| JPH11119259A (ja) | アクティブマトリクス基板及びこれを用いた液晶表示装置 |