KR100245127B1

KR100245127B1 - 다층 도체층 구조 디바이스

Info

Publication number: KR100245127B1
Application number: KR1019920023854A
Authority: KR
Inventors: 도시야 기요타; 미츠시 이케다; 메이코 오가와; 요시후미 오가와; 미치오 무로카
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 1991-12-09
Filing date: 1992-12-09
Publication date: 2000-02-15
Also published as: JP3392440B2; JPH05216070A; US5296653A; KR930013789A

Abstract

본 발명은 다층 도체층 구조 디바이스에 관한것으로, 저저항이며 특히 인듐주석 산화물용 에칭액 내성이 뛰어나고, 기판과의 밀착성이 양호한 도체재료로 형성된 도체를 갖는 다층도체층 구조 디바이스 액정 표시 장치를 제공하며, 본 발명의 디바이스는 기판(11)과 이 기판위에 형성되어 전극 또는 배선이 되는 제1의 도체층(12)과 이 제1의 도체층 및 상기 기판을 덮는 절연막(13)과, 이 절연막위에 형성되어 전극 또는 배선이 되는 인듐주석 산화물로 이루어진 제2의 도체층(14)을 구비하여 또한 상기 제1의 도체층이 알루미늄과 동, 금, 니켈, 파라듐, 백금, 탄탈, 티탄, 텅스텐 및/또는 은과의 합금으로 형성되어 있는 것을 특징으로 한다.

Description

다층 도체층 구조 디바이스

제1도는 본 발명의 다층 도체층 구조 디바이스의 기본 구조를 도시한 단면도.

제2도는 본 발명의 도체 재료의 저항 특성을 도시한 그래프.

제3도는 본 발명의 Al-Cu 합금의 저항률과 Cu 함유율의 관계를 도시한 그래프.

제4도는 본 발명의 Al-Cu 합금의 ITO 에칭액에 의한 에칭속도와 Cu 함유율과의 관계를 도시한 그래프.

제5도는 본 발명의 Al-Cu 합금의 알루미늄 에칭액 및 BHF에 의한 에칭 속도와 Cu 함유율과의 관계를 도시한 그래프.

제6도는 본 발명의 다른 Al 합금과의 ITO 에칭액에 의한 에칭속도와 합금 원소와의 관계를 도시한 그래프.

제7도는 본 발명의 액티브 매트릭스형 액정표시장치의 한 예를 설명하기 위한 등가 회로도.

제8도는 본 발명의 제1실시예를 도시한 단면도.

제9도는 본 발명의 제2실시예를 도시한 단면도.

제10도는 본 발명의 제3실시예를 도시한 단면도.

제11도는 본 발명의 제4실시예를 도시한 단면도.

제12도는 본 발명의 제5실시예를 도시한 단면도이고,

제13도는 본 발명의 제6실시예를 도시한 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

30, 40, 50 : 기판 31a, 51a, 71a : 게이트선

31b, 51b, 71b : 축적용량선 31c, 51c, 71c : 어드레스선

33, 53, 73 : 실리콘 섬 영역 35, 55, 75 : 화소전극

41, 82 : 고융점 금속보호층 61 : 탄탈산화물계 절연층

81 : 질화층

본 발명은 액정표시장치, 전하 결합 디바이스(CCD) 광 도전막 적층형 개체촬상 디바이스(PSID)와 같은 인듐주석 산화물(ITO)로 이루어진 투명 도체층을 갖고 다층 도체층 구조를 갖는 디바이스에 관한 것이다.

예를들면, 액정표시장치, CCD, PSID와 같이 기판위에 전극 또는 배선이 되는 제1의 도체층과 이 제1의 도체층 및 상기 기판을 피복한 절연막과, 이 절연막 위 에 형성되어 전극 또는 배선으로 이루어진 ITO로 이루어진 제2의 도체층을 구비한 다층 도체층 구조 디바이스는, 그 제1도체층이 낮은 저항을 갖음과 동시에 제2의 ITO 도체층을 패터닝할 때 사용되는 에칭액(질산과 염산과의 혼합액)에 대한 내성이 높은 것이 요구된다.

액정표시장치를 예로들면, 최근에 비정질 실리콘(a-Si)막을 이용한 박막 트랜지스터(TFT)를 스위칭 소자로서 설치한 액티브 매트릭스형 액정표시장치가 주목받고 있다. 저렴한 가격의 비정질의 유리기판을 이용하여 저온에서 막이 형성될 수 있는 a-Si 막을 이용하여 TFT 어레이를 구성함에 따라 큰 면적, 고정밀 고화질의 패널 디스플레이(플랫형 텔레비젼)를 저렴한 가격으로 실현할 수 있는 가능성이 있기 때문이다.

이런 종류의 액티브 매트릭스형 액정표시장치를 고도의 정밀화, 큰 면적화 및 화소의 개구율을 증대시키기 위해서는 TFT로의 신호선 즉 게이트 전극배선(이하 '게이트선'이라 함) 또는 데이터 배선(이하 '데이터선'이라 함)을 얇고 길게 하는 것이 필요 불가결하다. 또 펄스 신호의 파형의 왜곡을 없애기 위해서는 배선의 저항을 충분히 낮게 할 필요가 있기 때문에 배선의 재료의 저항률은 작은 것이라야만 한다.

예를들면 게이트선을 유리기판위에 형성하고 그 위에 절연막과 a-Si 막을 적층하여 TFT를 구성하는 역 스태거형의 TFT 구조를 이용할 경우 게이트선은 얇고, 충분히 저저항이며 또한 이후의 프로세스에 사용되는 약품처리에 견딜 수 있는 재료인 것도 요구된다.

즉, 액정표시장치는 화소전극으로서 ITO를 갖는 것이 일반적이지만 ITO 전극의 패터닝시에 ITO의 에칭액(염산과 질산과의 혼합액)이 ITO 층의 밑바탕의 절연막중의 핀홀을 통해 게이트선 등과 접촉한다.

이 경우, 게이트선 재료가 ITO 에칭액에 대해 충분한 내성을 갖지 않으면 그에 따라 침식되어 단선될 우려가 있다.

종래 이와같은 요구를 어느 정도 만족하는 게이트전극 배선 재료로서 탄탈, 티탄 등의 금속막과 그들의 합금(예를들면 일본 특공소61-48910호 공보에 개시되어 있는 Mo-Ta 합금)이 이용되고 있다.

그렇지만, 더욱 큰 면적화, 고도의 정밀함을 꾀하기 위해서는 보다 저항이 낮고, 가공성이 양호하고 또한 각종 약품처리 공정 특히 ITO 패너닝에 있어서 높은 내약품성을 갖는 재료가 요망되고 있다.

보다 저항이 낮은 재료로서 예를들면, 금, 알루미늄, 동, 백금 등의 금속이 생각되고 있다.

그러나 예를들어 알루미늄이나 동으로 게이트 선과 축적용량선(이하 'Cs선'이라 함)을 형성하면, 이들 금속은 뒤의 공정에 있어서 ITO, 알루미늄, 실리콘 산화물, 실리콘 질화물의 에칭에 사용되는 에칭액에 대한 내성에 약하기 때문에 단선이 발생할 우려가 있다. 또, 금, 동, 백금은 기판과의 밀착성이 나쁘기 때문에 막이 떨어지는 것을 일으키기 쉽다. 또한, 소스, 드레인 전극 배선을 기판면에 설치하는 스태거형의 TFT 구조의 경우에는 소스, 드레인, 전극재료에 대해서 상술한 특 성을 요구받게 된다.

또한, 같은 문제는 TFT 구동이 아닌 액정표시장치에 대해서도, 또 일반적으로 ITO로 이루어진 도체층과, 각종 전극 또는 배선층이 절연막을 통해서 기판상에 적층된 다층도체층 구조 디바이스(CCD 및 PSID 포함)에 대해서도 존재하는 것이다.

따라서, 본 발명은 저저항이고 내약품성 특히 ITO용 에칭액에 대한 내 에칭성이 뛰어나고 기판과의 밀착성이 양호한 도체층을 갖는 다층 도체층 구조 디바이스를 제공하는 것을 과제로 한다.

상기 과제를 해결하기 위해, 본 발명은 기판과, 이 기판상에 형성되어 전극 또는 배선이 되는 제1의 도체층과, 이 제1의 도체층 및 상기 기판을 덮는 절연막과, 이 절연막상에 형성되어 전극 또는 배선으로 이루어지는 ITO로 이루어진 제2의 도체층을 구비하며, 상기 제1의 도체층이 알루미늄(Al), 동(Cu), 금(Au), 붕소 (B), 비스무스(Bi), 코발트(Co), 크롬(Cr), 게르마늄(Ge), 철(Fe), 몰리브덴(Mo), 니오브(Nb), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈(Ta), 티탄(Ti), 텅스텐(W) 및 은(Ag)으로 이루어진 군 중에서 선택된 적어도 1종의 원소와의 합금으로 형성된 것을 특징으로 하는 다층 도체층 구조 디바이스를 제공하는 것이다.

이 제1의 도체층을 구성하는 본 발명의 합금(이하, '도체재료'라고 함)은 동을 10 내지 95원자%의 배율로 포함하는 알루미늄 동 합금인 것이 특별히 적당하다.

또 본 발명에 의하면, 상기 합금으로 형성된 제1의 도체층의 단선에 의한 결함을 더욱 감소시키기 위해 상기 제1의 도체층을 고융점 금속, 또는 탄탈 산화물 또는 탄탈을 포함한 산화물의 절연재료(이하, '탄탈 산화물계 절연재료'라고 함)로 피복할 수 있다.

특히 탄탈 산화물계 절연재료는 비유전율이 높기 때문에 액정표시장치에 있어서 TFT 및 축적 용량의 면적을 대폭적으로 감소시킬 수 있다.

더구나, 상기 제1의 도체층의 표면을 산화, 질화, 붕화, 탄화 또는 규화함에 따라 그 도체층의 내약품성을 다시 높일 수 있는 것과 동시에 그 도체층 위에 형성 된 절연막과의 밀착성을 또한 향상시킬 수 있다.

이하 본 발명을 더욱 상세히 설명한다.

제1도에는 본 발명의 다층 도체층 구조 디바이스의 기본 구조가 도시되어 있 다. 이 디바이스는 기판(11)을 갖고, 그 위에 본 발명의 도체 재료로 형성된 제1 도체층(12)이 소정의 패턴으로 형성되어 있다. 제1도체층(12)은 전극 또는 배선으로 기능하는 것이다.

이 제1도체층(12) 및 기판(11)의 노출부분을 피복하여 절연막(13)이 형성되고 그 위에 소정의 패턴으로 제2 ITO 도체층(14)이 형성되어 있다. 이 제2도체층 (14)도 전극 또는 배선으로 기능하는 것이다.

또한 제1도체층(12)을 형성하는 본 발명의 도체 재료는 알루미늄과 특정 원소와의 합금이다.

알루미늄과 합금을 구성하는 원소(이하 '합금원소'라고 함)는 알루미늄보다도 높은 융점을 갖는 고융점 원소이고, Cu, Au, B, Bi, Co, Cr, Ge, Fe, Mo, Nb, Ni Pd, Pt, Ta, Ti, W 및/또는 Ag 중에서 선택된다.

일반적으로 알루미늄 합금중에 차지하는 상기 합금 원소의 비율은 합계에서 1 내지 95원자%이다. 특히 높은 내산성 및 기판과 양호한 밀착성을 얻기 위해서는 합금 원소의 비율은 합계에서 5 내지 90원자%인 것이 바람직하다.

그렇지만, Al-Cu 합금인 경우, 합금원소 Cu의 비율이 10 내지 95원자%인 것이 바람직하고, 특히 높은 내산성 및 기판과의 양호한 밀착성을 나타내고 Mo-Ta의 저항보다 낮은 저항을 나타내는 것은 Cu를 10 내지 50원자% 또는 65 내지 95원자% 함유한 Al-Cu 합금이고, 특히 낮은 저항을 나타내는 것은 Cu를 15 내지 30원자% 함유하는 Al-Cu 합금이다.

본 발명의 도체 재료는 기판과의 밀착성이 양호함과 동시에 저항이 낮고 내약품성도 뛰어나다.

덧붙이면, 유리 기판상에 Al-Ni(Ni : 11원자%), Al-Cu(Cu : 10원자% 또는 20원자%) Al-Ti(Ti : 2원자%)의 각 합금막을 스퍼터에 의해 형성하고, 얻어진 각 막에 대해서 막 형성 초기 및 150 내지 450℃에서 어닐링한 후의 표면의 전기 저항을 측정했다. 결과가 제2도에 도시되었다.

동 도면 중 곡선(a)은 Al-Ni(Ni : 11원자%)에 대해서, 곡선(b)은 Al-Cu(Cu : 10원자%)에 대해서, 곡선(c)은 Al-Cu(Cu : 20원자%)에 대해서, 곡선(d)는 Al-Ti(Ti : 2원자%)에 대한 결과이다.

이 결과에서 피착 직후에는 저항이 비교적 높은 Al-Ni 막이라도 어닐링함에 의해 저 저항화를 꾀할 수 있고, 어닐링 온도를 높임에 따라 10μΩcm 이하로 할 수 있고, 종래부터 이용되어온 Mo-Ta 합금의 약 45μΩcm 보다도 충분히 낮은 저항치를 얻을 수 있다.

또 이들 합금막의 내약품성을 조사한 바, 알루미늄용 에칭액(인산, 질산과 초산의 혼합액) 및 ITO 용 에칭액(염산과 질산의 혼합액)에 대해서 알루미늄보다도 3급 이상(특히 Al-Cu 합금) 향상된 내성을 나타냈다.

또 SiOx 및 SiNx용의 에칭 용액(불화 암모늄과 불산 혼합액 : BHF)에 대해서는 Al-Cu 합금에 있어서 Cu의 비율을 높게함에 따라 내성이 향상되는 것이 확인되었다. 더욱이, 어닐을 행함에 의해 내약품성이 현저하게 향상되는 것이 확인되었다.(3급 : 특히 Ai-Cu).

또, 본 발명의 Al-Cu 합금 중 Cu가 0 내지 95원자%의 Al-Cu 합금을 스퍼터에 의해 형성하고, 막 형성 초기와 350℃에서 어닐한 후의 표면의 전기저항을 측정했다. 그 결과를 제3도에 도시한다.

도면 중 곡선(a)은 막 형성 초기에 대해서, 곡선(b)은 350℃에서 어닐한 후의 결과이다.

이 결과에서 알 수 있는 바와 같이, 막 형성 직후와 비교해 어닐함에 따라 Al-Cu 합금의 저항을 더욱 낮게 할 수 있고 Al-Cu 합금중의 Cu가 30원자% 이하의 범위 및 90원자% 이상의 범위에 있어서, 저항을 10μΩ㎝ 이하로 할 수 있었다.

또 이들 Al-Cu 합금(350℃에서 60분 어닐 후)의 내약품성을 조사했다. 결과를 제4도 및 제5도에 도시한다.

제4도는 ITO용 에칭액(염산과 질산의 혼합액)에 대한 결과를 도시하고, 제5도에서 곡선(a)은 SiOx 및 SiNx용 에칭액(BHF)에 대한 결과이고, 곡선(b)은 알루미늄용 에칭액에 대한 결과이다.

이들 결과에서 알 수 있는 바와 같이, ITO용 에칭액에 대해서는 Cu가 20 내지 60원자%의 범위 및 90 내지 95원자%의 범위에서 알루미늄보다도 3급 향상된 내성을 나타내었다. 알루미늄용 에칭액에 대해서는 Cu가 10 내지 60원자%의 범위 및 90 내지 95원자%의 범위에 있어서 알루미늄 보다도 3급 향상된 내성을 나타내었다. 더욱이, SiOx 및 SiNx용 에칭액(BHF)에 대해서는 Cu가 90 내지 95원자%의 범위에서 알루미늄보도 3급 향상된 내성을 나타내었다.

상기 합금막 외에 Al-Pd(Pd : 12원자%) 및 Al-Ge(Ge : 10원자%)의 각 합금막에 대해서도 350℃에서 어닐함에 따라 각각 약 30 및 20μΩ㎝의 전기 저항율을 얻었다. 또한 어닐 온도를 더욱 높임에 따라 저항률이 더욱 낮아지는 것이 확인되었 다.

더구나 Al-Cu 합금 이외의 Al 합금에 대해서 350℃에서 60분 어닐 후 ITO 에칭액 내성을 측정했다. 결과를 제6도에 도시한다.

본 발명의 도체선 재료는 액티브매트릭스 액정표시장치의 구동회로 기판에 있어서, 어느 쪽의 배선층(특히, 게이트선, Cs선 및/또는 어드레스선)에도 이용할 수 있다.

이와같은 배선층은 본 발명에 도체재료(알루미늄 합금)를 구성하는 복수의 원소를 동시에 기판의 전면에 스퍼터하고, 얻어진 합금층을 예를들면 인산계 용액에 의해 소정의 패턴으로 에칭함에 의해 형성할 수 있다.

본 발명의 도체 재료는 낮은 저항을 갖고 또한 내약품성이 뛰어나기 때문에 단선에 의한 결함을 크게 감소시킬 수 있고, 그로 인해 신뢰성이 뛰어난 액정표시장치를 실현할 수 있다.

그런데 본 발명의 배선층의 표면을 고융점 금속재료 또는 탄탈산화물계 절연재료로 피복하거나, 배선층의 표면을 산화, 질화, 붕화, 탄화, 또는 규화함에 따라 저 저항이라는 이점을 유지하면서 단선에 의한 결함을 더욱 감소시킬 수 있고 또 배선층상에 형성된 절연층과의 밀착성을 향상시킬 수 있는 것을 알았다.

본 발명의 배선층을 피복하는 고융점 금속 재료로는 일반적으로 탄탈, 금, 코발트, 크롬, 철, 몰리브덴, 니오브, 니켈, 팔라듐, 백금, 티탄, 잘화탄탈, 텅스텐, 또는 이들의 함금 중에서 선택할 수 있다.

이 고융점 금속재료는 통상적인 피착기술(스퍼터, 진공증착 등)에 의해 0.05 ㎛∼3㎛의 두께로 배선층상에 형성할 수 있다. 이와같은 고융점 금속 보호층을 형성함에 따라 배선층의 내 약품성이 더욱 향상되고 단선이 보다 더 방지된다.

또 본 발명의 배선층을 피복하는 탄탈 산화물계 절연 재료로는 게이트 절연막 또는 축적용량선 절연막으로서도 기능하는 것이다. 이와같은 탄탈 산화물계 절연 재료는 식 Ta-(M)n(N)m-0(여기서 M은 다른 금속, 예를들면 몰리브덴, 니오브, 텅스텐 등이고, n은 M의 유무를 표시하는 0 또는 1 이며, m은 질소 N의 유무를 표시하는 0 또는 1이다)으로 표시할 수 있고, 구체적으로는 Ta-0, Ta-N-0, Ta-Mo-N-0, Ta-Nb-N-0, Ta-W-N-0 등을 이용할 수 있다. 이 탄탈 산화물계 절연재료는 질소분위기 중에서 탄탈 또는 탄탈과 다른 금속을 동시에 스퍼터하고 Ta-(M)n-N 층을 형성하고 이것을 인산용액, 시트르산 등 어느쪽이나 적합한 산 용액중에서 양극 산화함에 따라 형성할 수 있다.

이 탄탈 산화물계 절연재료는 치밀하고 핀홀이 거의 발생하지 않기 때문에 내약품성이 더욱 향상된다.

또 탄탈 산화물계 절연재료는 플라즈마 CVD, 열 CVD 에 의해 직접 형성할 수 있고, 대응하는 탄탈계 금속을 열 산화함에 따라 형성할 수 있다. 더구나, 양극의 산화에 의해 생성된 탄탈 산화물계 절연층을 더욱 열 산화로 해도 좋고, 퇴적시킨 탄탈 산화물계 절연막을 더욱 양극 산화로 해도 좋다.

탄탈 산화물계 절연재료는 본 발명의 배선층의 내 약품성을 향상시킨다는 특성을 가질 뿐만 아니라, 그 자체의 비 유전율이 매우 높기 때문에 게이트 절연막 및/또는 축적용량 절연막에 사용한 경우 TFT 및/또는 축적용량의 면적을 그에 따라 크게 감소시킬 수 있다는 이점을 갖는다. 또한, 이 탄탈 산화물계 절연재료는 그 위에 형성되는 절연막과의 밀착성도 우수하다.

탄탈 산화물계 절연재료는 통상 0.1㎛∼0.5㎛의 두께로 형성된다.

또한, 본 발명의 배선층의 내 약품성 및 그 위에 형성되는 절연막과의 밀착성은 본 발명의 배선층의 표면을 산화, 질화, 붕화, 탄화, 규화함에 따라 더욱 향상된다.

배선층에 이와같은 표면처리를 실시하는데 있어서, 프라즈마법, 열법, 이온 주입법 등 그 자체 알려진 수법을 이용할 수 있다. 산화의 경우 이들의 수법 외에 양극 산화법을 이용할 수 있다. 양극 산화를 이용하는 경우에는 도체 재료로서는 Al과 Nb, Ta 및/또는 Ti와의 합금을 이용하는 것이 특히 적당하다.

이와같은 표면처리를 실시함에 따라 본 발명의 배선층은 내 약품성이 더욱 향상하기 때문에 단선에 의한 결함이 보다 더 감소한다. 표면처리층은 통상적으로 0.1㎛∼1㎛의 두께를 갖는다.

이하 본 발명을 액티브 매트릭스 액정표시장치의 구동회로에 적용한 실시예를 도면을 참조하여 더욱 상세히 설명한다.

먼저 제7도를 참조해 액티브 매트릭스형 액정표시장치의 등가회로의 한 예를 설명한다.

제7도에 도시한 바와 같이, 유리기판위에 어드레스선(21)(21a,...21n)과 데이터선(22)(22a,...22n)이 매트릭스상으로 배선되고, 이것의 각 교차 위치에 TFT(23)가 배치되어 있다. TFT(23)는 그 게이트가 어드레스선(21)에, 드레인은 데이터선(22)에 접속되고 소스는 화소전극을 통해 액정셀(24)에 접속되어 있다.

제1도에 도시한 회로에는 축적용량선(Cs)이 부가되어 있지만 이것은 생략할 수 있다. 또, TFT(23)의 게이트 전극은 어드레스선(21)과 일체적으로 형성되어 있다. 어드레스선(21), 데이터선(22) 및/또는 축적용량선이 본 발명의 도체 재료로 형성되어 있다. 통상적으로 액정셀(24)을 제외한 회로가 유리기판 등의 투명 기판상에 별도로 제작되고 있고, 액정표시장치의 구동용 회로판으로서 이용되고 있다.

제8도에 a-SiTFT의 게이트선 등을 본 발명의 도체 재료로서 형성한 액정구동 회로판의 구조를 도시한다.

이 구동회로판은 유리기판(30)을 갖고 그 위에 본 발명의 도체재료로 형성된 게이트선(31a), Cs선(31b) 및 어드레스선(31c)의 패턴이 형성되어 있다. 이들 게이 트선, Cs선, 및 어드레스선은 본 발명의 도체 재료인 Al-Cu 합금(Cu : 20원자%)으로 이루어지고, 기판(30)상에 Al과 Cu를 동시에 스퍼터하고, 인산계 용액에 의해 에칭함에 따라 동시에 형성했다. 배선(31a, 31b, 31c)은 300nm 두께를 갖는다

어드레스선(31c)을 제외하고는 게이트선(31a) 및 Cs선(31b)을 덮고 기판(30)상에는 절연막(32)이 형성되어 있다.

이 절연막(32)은 SiOx, SiNx 또는 그들의 적층막에 의해 형성될 수 있지만, 여기에서는 플라즈마 CVD에 의해 형성하고 두께 300nm의 SiOx 및 그 위에 형성된 두께 50nm의 SiNx의 2층막으로 했다.

게이트선(31a) 위에 위치한 절연막(32)상에는 도핑되지 않은 a-Si막(33a)이, 예를들어, 100nm 두께로 형성되어 있다. 이 a-Si 막(33a)은 통상적인 CVD 및 그 후 의 에칭에 의해 형성했다.

도핑되지 않은 a-Si막(33a) 위에는 스토퍼-SiNx막(34)이 통상적인 CVD 및 그 후의 에칭에 의해 300nm 두께로 형성되어 있다.

도핑되지 않은 a-Si막(33a) 및 스토퍼-SiNx막(34)을 덮고 n⁺a-Si막(33b)을 50nm의 두께로 퇴적시키고, 이어서 Mo를 50nm 두께로 퇴적시킨 후, 이것을 패터닝하여 a-Si의 섬모양의 영역(33)을 형성했다. ITO 화소전극(35)을 형성한 후, 접촉 홀을 형성했다. 그 다음, Mo를 50nm 및 Al을 1㎛ 두께로 퇴적시킨 후, Al 에칭액 에 의해 드레인 전극(36a), 드레인 전극(36b)를 형성했다. 마지막으로, n⁺a-Si를 화학적 건식 에칭(CDE)에 의해 에칭하고 TFT 어레이를 완성했다.

이렇게 하여 얻어진 액티브 매트릭스형 액정표시장치의 구동회로는 게이트 배선 등으로서 종래 이용되고 있는 Mo-Ta 합금 등의 저항률 약 30∼45μΩ㎝에 대해, 그 사용하고 있는 도체 재료의 저항률이 10μΩ㎝ 미만, 즉 1/3∼1/4이나 낮기 때문에, 종래보다도 게이트선의 폭을 작게할 수 있고, 개구율의 확대가 달성될 수 있는 동시에 종래보다 큰 면적, 고도의 정밀함과 고화질의 액정표시장치에 대응하 여 배선의 길이를 증대시켜도 아무런 문제가 없었다.

또, 본 발명의 도체 재료는 ITO, Al, SiOx, SiNx의 에칭액에 대한 내식성이 뛰어나기 때문에, 단선에 의한 결함이 비약적으로 감소했다.

제9도는 본 발명의 도체 재료를 고융점 금속 보호층으로 덮은 실시예를 도시 한 것이다.

이 실시예는 게이트선(31a), Cs선(31b) 및 어드레스선(31c)의 패터닝을 행한 후, 절연층(32)을 형성하기 전에 Ta를 100nm 두께로 퇴적하고 에칭을 행하고 배선보호층(41)을 형성한 것을 제외하고는 제8도에 도시한 실시예와 같다.

고융점 금속으로는 Ta에 한정되지 않고 Au, Cu, Cr, Fe, Mo, Nb, Ni, Pd, Pt, Ti, W 또는 이들의 합금의 어느쪽의 고융점의 금속재료를 이용할 수 있다.

이 실시예에서는 제8도에 도시한 실시예에서 얻을 수 있는 이점 외에 배선층을 고융점의 금속층으로 덮음에 따라 단선에 의한 결함을 더욱 감소시킬 수 있었 다.

제10도는 본 발명의 도체재료를 탄탈 산화물계 절연재료로 덮고 이것을 게이 트 절연막 및 축적용량 절연막으로서도 이용한 실시예를 설명한 것이다.

우선 SiOx로 이루어진 언더코우트 절연막(50a)을 형성한 유리기판(50)위에 Al과 Cu를 동시에 스퍼터하고, 두께 300nm의 합금막을 퇴적하고 인산계 용액에 의 해 에칭함에 따라 본 발명의 도체 재료인 Al-Cu 합금(Cu : 10원자%)으로 형성된 게 이트선(51a), Cs선(51b) 및 어드레스선(51c)의 패턴을 형성했다.

다음에 기판 전면에 Ta-Nb-N을 질소분위기 중에서 스퍼터에 의해 100nm 두께로 퇴적하고 인산용액 중에서 전면을 0.5mA/㎠로 정전류(定電流) 산화시키고, 그 후 110V에서 1시간 정전압 변화시켜 탄탈 산화물계 절연막(Ta-Nb-N-0)(61)을 형성했다.

이어서 플라즈마 CVD 법에 의해 SiOx를 150nm 및 SiNx를 50nm의 두께로 퇴적 하고 2층의 절연막(52)을 형성했다. 절연막(52) 위에 도핑되지 않은 a-Si막(53a) 을 100nm 두께로, 또한 스토퍼 SiNx막(54)을 300nm 두께로 퇴적하고 에칭했다.

도핑되지 않은 a-Si막(53a) 및 스토퍼 SiNx막(54)을 덮고 n⁺a-Si막(53b)을 50nm 두께로 퇴적시키고, 이어서 Mo를 50nm 두께로 퇴적시킨 후, 이것을 패터닝 하여 a-Si 섬 모양의 영역(53)을 형성했다.

ITO 화소전극(55)을 형성한 후, 접촉홀을 형성했다. 그 다음, Mo를 50nm, 및 Al을 1㎛ 두께로 퇴적시킨 후 Al 에칭액에 의해 드레인 전극(56a), 드레인 전극 (56b)을 형성했다. 다음으로, n⁺a-Si를 화학적 건식 에칭(CDE)에 의해 에칭하고 TFT 어레이를 완성했다.

다시 패시베이션 막으로서, Ta-Nb-N-0 막(62)을 플라즈마 CVD에 의해 형성했 다. 그 위에 알루미늄을 피착하고 패터닝하여 ITO 화소전극(55)과의 사이에, 상부 축적 용량선(63)을 형성했다. 이 상부 축적용량선(63)은 TFT 어레이의 외부에서 하부 축적용량선(51b)과 접속시켰다. 최후에 표시부의 Ta-Nb-N-0 막을 에칭에 의해 제거했다.

본 실시예에 있어서, 축적용량선은 상부, 하부의 양쪽을 형성시키지 않고 어느쪽이든 한 쪽이라도 좋다. 또, 표시부의 탄탈 산화물계 절연막은 에칭제거하지 않고 잔존시켜 놓아도 좋다.

이렇게 얻어진 액티브 매트릭스형 액정표시장치의 구동회로판은 게이트 배선 등으로서 종래 이용되고 있는 Mo-Ta 합금 등의 저항율 약 30∼45μΩ㎝에 대해 그 사용하고 있는 도체재료의 저항율이 10μΩ㎝ 미만, 즉 1/3∼1/4 보다도 낮기 때 문에, 종래보다도 게이트선의 폭을 작게할 수 있고 개구율의 확대가 달성될 수 있 으며 종래보다 큰 면적, 고도의 정밀함, 고화질의 액정표시장치에 대응하여 배선 길이를 증대시켜도 하등의 문제가 없었다.

또한, 탄탈 산화물계 절연재료인 Ta-Nb-N-O 막은 비유전율이 28이고, 종래 이용되어온 2산화 실리콘의 7배이기 때문에 TFT 및 축적용량의 면적을 종래의 약 1/7이나 작게할 수 있다.

또한, 양극 산화에 의해 형성된 Ta-Nb-N-0 막은 핀홀이 거의 발생하지 않기 때문에 각종 에칭액에 대한 내성이 뛰어나고 이것으로 덮힌 배선층의 단선에 의해 결함이 비약적으로 감소했다.

제11도는 제10도에 도시한 실시예에 있어서, 게이트, 축적용량선 이외의 화 소 전극부의 탄탈 산화물게 절연재료막을 에칭에 의해 제거한 예를 도시하고 있 다. 탄탈 산화물계 절연재료는 광투과율이 충분히 높지만 어느 정도의 흡수를 나 타내기 때문에 이러한 에칭에 의해 광 투과율이 개선된다. 또 TFT의 온 전류, 또는 축적용량을 약간이라도 증가시키기 위해서는 TFT 또는 축적용량부의 어느 쪽이든 한 쪽의 탄탈 산화물계 절연막, 또는 다른 산화 실리콘, 질화 실리콘 등의 절연막을 제거할 수 있다.

제12도는 본 발명의 배선층을 표면처리한 실시예를 설명한 것이다.

유리기판(70) 위에 Al과 Cu를 동시에 스퍼터하고 300nm의 합금막을 퇴적하고 인산계 용액에 의해 에칭함에 따라 본 발명의 도체 재료인 Al-Cu 합금(Cu : 20원 자%)으로 형성된 게이트선(71a), Cs선(71b) 및 어드레스선(71c)의 패턴을 형성했 다. 다음에 질소이온주입에 의해 배선(71a, 71b)의 표면을 각각 질화시키고 질화 알루미늄층(81)을 형성했다. 이어서 플라즈마 CVD 법에 의해 SiOx를 300nm, 및 SiNx를 50nm 두께로 퇴적하고 2층의 절연막(72)을 형성했다. 절연막(72) 위에 도핑되지 않은 a-Si막(73a)을 100nm 두께로, 또 스토퍼-SiNx막(74)을 300nm 두께로 퇴적하고 에칭했다.

도핑되지 않은 a-Si막(73a) 및 스토퍼-SiNx막(74)를 덮고 n⁺a-Si막(73b)을 50nm의 두께로 퇴적시키고 이어서 Mo를 50nm 두께로 퇴적시킨 후, 이것을 패터닝하여 a-Si 섬 모양의 영역(73)을 형성했다. ITO 화소전극(75)을 형성한 후 접촉홀을 형성했다. 다음으로 Mo를 50nm, 및 Al을 1㎛ 두께로 퇴적시킨 후 Al 에칭액에 의 해 드레인 전극(76a), 드레인 전극(76b)를 형성했다. 그 후 n⁺a-Si를 화학적 건식 에칭(CDE)에 의해 에칭했다. 다음으로 SiNx로 패시베이션하여 TFT 어레이를 완성 했다.

본 실시예에 있어서 배선 표면의 질화는 이온주입에 한정되지 않고 질소 가스 또는 암모니아 가스 등을 이용한 플라즈마 질화, 열질화법에 의해도 좋다.

이렇게 얻어진 액티브 매트릭스형 액정표시장치의 구동회로판은 게이트 배선 등으로 종래 이용되고 있는 Mo-Ta 합금 등의 저항율 약 30∼45μΩ㎝에 대해서 그 사용하고 있는 도체 재료의 저힝율이 10μΩ㎝ 미만, 즉 1/3∼1/4이나 낮기 때문 에 종래보다도 게이트선의 폭을 작게할 수 있고 개구율의 확대가 달성될 수 있으 며, 종래보다 큰 면적, 고도의 정밀함, 고화질의 액정표시장치에 대응하여 배선의 길이를 증대시켜도 어떠한 문제도 없었다.

또한, 상기 표면처리에 의해 배선층은 각종 에칭액에 대한 내성이 더욱 향상되고 이것으로 덮힌 배선층의 단선에 의한 결함이 상당히 감소했다.

제13도는 제12도의 실시예에 있어서 도체 재료를 고융점의 금속 보호층으로 덮은 실시예를 설명한 것이다.

본 실시예는 게이트선(71a), Cs선(71b) 및 어드레스선(71c)의 패터닝을 행한 후, 배선(71a, 71b)의 질화처리를 행하고, 다음으로 절연층(72)을 형성하기 전에 Mo-Ta 합금을 100nm 두께로 퇴적하고 에칭을 행하고 배선보호층(82)을 형성한 것 을 제외하고는 제12도에 도시한 실시예와 같다.

이렇게 얻어진 구동회로는 제12도에 도시된 구동회로판의 이점에 더하여 고융점 금속 보호층으로 도체 재료를 덮고있기 때문에 단선에 의한 결함이 더욱 감소 했다.

본 발명의 도체 재료를 데이터선으로 이용해도 같은 효과를 얻을 수 있다. 또한, 본 발명을 역스태거형 TFT를 이용한 액정표시장치에 대해서 설명했지만, 본 발명은 이것에 한정되지 않고 에치스토퍼/역스태거형, 백채널/역스태거형, 스태거 형 TFT를 이용한 액정표시장치에도 적용될 수 있다. 또한, TFT의 반도체막은 a-Si막에 한정되지 않고 폴리실리콘막이라도 좋다.

또한, 제8도 및 제9도에 관한 언더코우트 절연막 및 패시베이션 보호막에 대해서 특별히 기재하지 않고 있지만, 이들의 실시예에 있어서 언더코우트 절연막 및 패시베이션 보호막이 존재하고 있어도 어떠한 지장은 없다.

또한, 본 발명은 액정표시장치 뿐만 아니라 CCD와 PSID에도 적용할 수 있다.

또한, 본 발명에 있어서 합금은 지적한 필수 성분 외에 불가피하게 불순물의 존재를 배제하는 것은 아니다.

또한, 도체 재료로서 알루미늄과 다른 고융점의 금속과의 합금을 나타냈지만, 알루미늄 대신에 금, 동, 백금 또는 은을 이용한 합금도 같은 효과를 나타내는 것을 알 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면 저저항으로 내약품성(특히 ITO용 에칭액 내성)이 뛰어나고 기판과의 밀착성이 양호한 도체 재료로 형성된 도체층을 갖는 다층 도체층 구조 디바이스가 제공된다.

또한, 본 발명에 의하면, 상기 합금으로 형성된 도체층의 단선에 의한 결함을 더욱 감소시키기 위해, 상기 도체층을 고융점의 금속, 또는 탄탈 산화물계 절연재료로 피복할 수 있다.

특히 탄탈 산화물계 절연재료는 비유전율이 높기 때문에 TFT 및 축적용량의 면적을 대폭적으로 감소시킬 수 있다.

또한, 상기 도체층의 표면을 산화, 질화, 붕화, 탄화 또는 규화함에 따라 도체층의 내약품성을 다시 높일 수 있을 뿐만 아니라 도체층 위에 형성된 절연막과의 밀착성을 더욱 향상시킬 수 있다.

Claims

기판, 전극 또는 배선을 제공하는 상기 기판상에 형성된 제1도체층, 상기 제1도체층 및 상기 기판을 덮는 절연막, 및 인듐주석 산화물로 구성되고 전극 또는 배선을 제공하는, 상기 절연막상에 형성된 제2도체층을 구비하고, 상기 제1도체층은 적어도 동, 금, 붕소, 비스무스, 코발트, 크롬, 게르마늄, 철, 몰리브덴, 니오브, 니켈, 팔라듐, 백금, 탄탈, 티타늄, 텅스텐 및 은 중에서 선택된 한 원소와의 알루미늄 합금으로 형성되며, 상기 제1도체층을 형성하는 알루미늄 합금 중에 포함되는 합금원소의 비율이 합계에서 5 내지 95원자%인 것을 특징으로 하는 다층 도체층 구조 디바이스.
상기 제1도체층은 10 내지 95원자%의 동을 포함하는 알루미늄-동 합금으로 구성되는 것을 특징으로 하는 다층 도체층 구조 디바이스.
제1항에 있어서, 상기 제1도체층은 고융점의 금속재료 또는 이것의 질화물로 피복되어 있는 것을 특징으로 하는 다층 도체층 구조 디바이스.
기판, 전극 또는 배선을 제공하는 상기 기판상에 형성된 제1도체층, 상기 제1도체층 및 상기 기판을 덮는 절연막, 및 인듐주석 산화물로 구성되고 전극 또는 배선을 제공하는, 상기 절연막상에 형성된 제2도체층을 구비하고, 상기 제1도체층은 적어도 동, 금, 붕소, 비스무스, 코발트, 크롬, 게르마늄, 철, 몰리브덴, 니오브, 니켈, 팔라듐, 백금, 탄탈, 티타늄, 텅스텐 및 은 중에서 선택된 한 원소와의 알루미늄 합금으로 형성되어 있고, 상기 제1도체층을 형성하는 알루미늄 합금 중에 포함되는 합금원소의 비율이 합계에서 5 내지 95원자%이며, 상기 제1도체층은 탄탈 산화물 또는 탄탈을 포함하는 산화물로 구성된 절연재료로 피복되어 있는 것을 특징으로 하는 다층 도체층 구조 디바이스.
전극 또는 배선을 제공하는 상기 기판상에 형성된 제1도체층, 상기 제1도체층 및 상기 기판을 덮는 절연막, 및 인듐주석 산화물로 구성되고 전극 또는 배선을 제공하는, 상기 절연막상에 형성된 제2도체층을 구비하고, 상기 제1도체층은 적어도 동, 금, 붕소, 비스무스, 코발트, 크롬, 게르마늄, 철, 몰리브덴, 니오브, 니켈, 팔라듐, 백금, 탄탈, 티타늄, 텅스텐 및 은 중에서 선택된 한 원소와의 알루미늄 합금으로 형성되어 있고, 상기 제1도체층을 형성하는 알루미늄 합금 중에 포함되는 합금원소의 비율이 합계에서 5 내지 95원자%이며, 상기 제1도체층의 표면은 산화, 질화, 붕화, 탄화 또는 규화되는 것을 특징으로 하는 다층 도체층 구조 디바이스.
제1항에 있어서, 상기 알루미늄 합금은 인듐주석 산화물 에칭액을 견디는 것을 특징으로 하는 다층 도체층 구조 디바이스.
제1항에 있어서, 상기 제1도체층을 형성하는 알루미늄 합금중에 포함되는 동원소의 비율이 합계에서 10 내지 50원자% 또는 65 내지 95원자%이며, 나머지는 알루미늄으로 주로 구성되는 것을 특징으로 하는 다층 도체층 구조 디바이스.
전극 또는 배선을 제공하는 상기 기판상에 형성되는 제1도체층, 상기 제1도체층 및 상기 기판을 덮는 절연막, 및 인듐주석 산화물로 구성되고 전극 또는 배선을 제공하는, 상기 절연막상에 형성되는 제2도체층을 구비하고, 상기 제1도체층은 적어도 동, 금, 붕소, 비스무스, 코발트, 크롬, 게르마늄, 철, 몰리브덴, 니오브, 니켈, 팔라듐, 백금, 탄탈, 티타늄, 텅스텐 및 은 중에서 선택된 한 원소와의 알루미늄 합금으로 형성되며, 상기 제1도체층을 형성하는 알루미늄 합금 중에 포함되는 합금원소의 비율이 합계에서 5 내지 95원자%인 것을 특징으로 하는 액정표시장치용 구동 회로 보드.
제8항에 있어서, 상기 제1도체층을 형성하는 알루미늄 합금중에 포함되는 동원소의 비율이 합계에서 10 내지 50원자% 또는 65 내지 95원자%이며, 나머지는 알루미늄으로 주로 구성되는 것을 특징으로 하는 액정표시장치용 구동 회로 보드.
제8항에 있어서, 상기 알루미늄 합금은 인듐산화물 에칭액을 견디는 것을 특징으로 하는 액정표시장치용 구동 회로 보드.
기판, 전극 또는 배선을 제공하고 상기 기판상에 형성되는 제1도체 패턴된 층, 상기 제1도체 패턴된 층 및 상기 기판을 덮는 절연막, 및 인듐 주석 산화물로 구성되고 전극 또는 배선을 제공하는, 상기 절연막상에 형성되는 제2도체 패턴된 층을 구비하고, 상기 제1도체패턴된 층은 적어도 동, 금, 붕소, 비스무스, 코발트, 크롬, 게르마늄, 철, 몰리브덴, 니오브, 니켈, 팔라듐, 백금, 탄탈, 티타늄, 텅스텐 및 은 중에서 선택된 한 원소와의 알루미늄 합금으로 구성되어 있고, 상기 제1 도체층을 형성하는 알루미늄 합금중에 포함되는 합금원소의 비율이 합계에서 5 내지 95원자%이며, 상기 제2도체 패턴된 층은 상기 제1도체 패턴된 층 및 상기 절연막이 상기 기판상에 형성된 다음에 인듐 주석 산화물 에칭액으로 패턴되는 것을 특징으로 하는 다층 도체층 구조 디바이스.
제11항에 있어서, 상기 알루미늄 합금은 인듐 주석 산화물 에칭액을 견디는 것을 특징으로 하는 다층 도체층 구조 디바이스.
제11항에 있어서, 상기 제1도체 패턴된 층을 형성하는 알루미늄 합금중에 포함되는 동원소의 비율이 합계에서 10 내지 50원자% 또는 65 내지 95원자%이고, 나머지는 알루미늄으로 주로 구성되는 것을 특징으로 하는 다층 도체층 구조 디바이스.