JP2727967B2 - アクティブマトリックス型液晶ディスプレイの製造方法 - Google Patents

アクティブマトリックス型液晶ディスプレイの製造方法

Info

Publication number
JP2727967B2
JP2727967B2 JP15002494A JP15002494A JP2727967B2 JP 2727967 B2 JP2727967 B2 JP 2727967B2 JP 15002494 A JP15002494 A JP 15002494A JP 15002494 A JP15002494 A JP 15002494A JP 2727967 B2 JP2727967 B2 JP 2727967B2
Authority
JP
Japan
Prior art keywords
film
electrode
wiring
alloy
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15002494A
Other languages
English (en)
Other versions
JPH0818060A (ja
Inventor
隆 大西
栄治 岩村
正剛 山本
勝寿 高木
一男 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP15002494A priority Critical patent/JP2727967B2/ja
Priority to US08/400,861 priority patent/US6333267B1/en
Publication of JPH0818060A publication Critical patent/JPH0818060A/ja
Application granted granted Critical
Publication of JP2727967B2 publication Critical patent/JP2727967B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアクティブマトリックス
型液晶ディスプレイの製造方法に関し、詳細には液晶デ
ィスプレイのスイッチング素子の下部電極配線膜やゲー
ト電極膜、走査用電極配線膜、データ信号用列電極配線
膜等の薄膜状の配線膜の形成方法に関するものである。
【0002】
【従来の技術】液晶ディスプレイ:Liquid Crystal Dis
play(以降LCDという)は、従来のブラウン管に比較
して薄型化が図れるという利点があると共に、解像度の
高い画像が得られる可能性が大きいことから、近年その
用途が拡大されつつある。かかるLCDにはアクティブ
マトリックス型LCDと単純マトリックス型LCDとが
あり、前者は図2に示す如く、液晶パネルの各画素に2
端子または3端子のスチッチング素子を組み込んだ構造
を有し、後者はかかる素子を有していない。従来はほと
んど後者が用いられてきたが、最近では高画質化及び大
型化のためにアクティブマトリックス型LCDも多用さ
れるようになってきた。
【0003】上記スイッチング素子としては様々な種類
のものが提案されているが、近年のニーズ及び開発の流
れは大型カラー液晶パネルにあり、3端子素子であるT
FT(Thin Film Transister:薄膜トランジスター)
は、特にフルカラー化に必要な高階調が得られるという
利点から、スイッチング素子の主流になりつつある。
【0004】TFTは図3に例示する如く、ゲート電極
4、ゲート絶縁膜5、半導体膜6、ソース/ドレイン電
極7を順次積層させた構造の電解効果型トランジスター
であり、このゲート絶縁膜5にはSiNx が最も一般的
に使用されている。かかるゲート絶縁膜5では層間絶縁
の信頼性が重要であり、これを確保するにはピンホール
が少なく、且つ緻密であることが必要である。しかし上
記SiNx では、元来材質的にピンホールの完全除去が
難しく、また成膜時のゴミ等に起因して局部的な欠陥を
生じることもある。さらにゲート絶縁膜5は信号配線膜
とゲート配線膜が交差する部分の層間絶縁膜を兼ねてお
り、絶縁に対する信頼性が特に要求される。そこで現在
では、図4に例示する如く、Ta,Al,MoTa等よ
りなるゲート電極4を陽極酸化して陽極酸化膜4fを形
成した後、SiNx 膜8を積層させ、この陽極酸化膜4
fとSiNx 膜8とからなる層をゲート絶縁膜5として
用いるようになってきた。即ち、下部に陽極酸化膜4
f、上部にSiNx 膜8を有する2層構造のゲート絶縁
膜5が主流になっている。この陽極酸化膜4fには、耐
圧性、強度、構造均一性(ピンホールフリー)の観点か
らTa25 やAl23 が使用されることが多い。な
お上記ゲート電極4と陽極酸化膜4fからなる層9はゲ
ート配線膜と言われる。
【0005】ところで、TFTを用いたアクティブマト
リックス型液晶ディスプレイ(以下AMLCDと言う)
では、陽極酸化膜4fとして、前記の如くTa25
たはAl23 膜が使用されるので、それに応じたゲー
ト電極4にはTaまたはAlが使用されるが、各々下記
の如き特長と問題がある。
【0006】即ち、前者の場合、Ta25 膜は高誘電
率、高絶縁耐圧性を有するほか膜の平滑性に優れ、膜厚
制御が精密に行なえる等の特長がある。しかしゲート電
極4のTaを走査用電極配線膜と兼ねる場合、Taは比
抵抗が大きいので、ゲートバスラインの遅延時間が長く
なり、大型LCDには使用できないという問題がある。
【0007】また、後者の場合、Alは比抵抗が低いた
め、ゲートバスラインの遅延防止には有効であるが、A
23 膜は絶縁耐圧がTa25 膜に比較して劣るこ
とから、陽極酸化時の膜質制御が難しいという問題があ
る。従って、Al膜をTFT−LCDの配線膜及び電極
膜に使用する場合は、TFTの信頼性低下、ひいてはA
MLCDの信頼性低下を引き起こし、歩留まり低下を招
きやすいという問題がある。
【0008】そこで、このAl膜の陽極酸化性(陽極酸
化膜の絶縁耐圧)を向上させる手段として、Ti,Ta
を所定量添加させたAl合金薄膜を使用するという手法
も提案されている(特開平5−297389,特開平5
−341315)。Al合金薄膜では、純Alの配線膜
及び電極膜に比較して陽極酸化性に優れ、より高い絶縁
耐圧が得られるものの、純Taの配線膜及び電極膜に比
較すると十分とは言い難く、陽極酸化性のより一層の向
上が求められる。一方、TiやTaを合金元素として添
加したものでは、添加量の増大と共に比抵抗が増加して
いくから、ゲートバスラインの遅延時間の短縮化の観点
からも最適とは言い難い状況にある。
【0009】
【発明が解決しようとする課題】本発明はこのような事
情に着目してなされたものであって、その目的は、前記
従来のものが有する問題点を解消し、ゲート絶縁膜部の
ショート(短絡)及び絶縁破壊を起こしにくくして素子
の信頼性を高め、また配線膜の比抵抗が小さく、そのた
めゲートバスラインの遅延時間の短縮化が図れるAML
CDの製造方法を提供することにある。
【0010】
【課題を解決するための手段】本発明のAMLCDの製
造方法は、基板上に物理蒸着法を適用して薄膜状の配線
膜及び電極膜を形成する工程と、前記配線膜及び電極膜
をパターニングする工程と、該パターニング工程の後に
前記配線膜及び電極膜の一部または全部を陽極酸化する
工程とを含む製造工程により、薄膜状の配線膜及びスイ
ッチング素子を備えた液晶ディスプレイを製造するに際
し、前記配線膜及び電極膜を、Fe,Coまたは希土類
元素のうち少なくとも1種類以上を0.1〜10at%
含有するAl基合金で形成し、且つ前記陽極酸化膜の厚
みを200Å以上にすることを要旨とするものである。
【0011】
【作用】本発明に係わるAMLCDの製造方法は、前記
の如く、薄膜状配線と電極膜の形成工程と、該配線
と電極膜のパターニング工程と、該配線と電極膜の陽
極酸化工程とを含む製造工程により、薄膜状の配線膜と
スイッチング素子を備えたAMLCDを製造するに際
し、工程では、Fe,Coまたは希土類元素のうちの
少なくとも1種類以上の元素を0.1〜10at%含有
するAl基合金よりなる配線,電極膜を形成し、工程
では厚み200Å以上の陽極酸化膜を配線,電極膜の表
面に形成するようにしている。従って、この配線,電極
膜の材質組成と陽極酸化膜との組合せによる下記の如き
作用効果に起因して、ゲート絶縁膜部等のショート(短
絡)や絶縁破壊をが惹起され難くなって、素子の信頼性
に優れ、また配線膜の比抵抗が小さくてゲートバスライ
ンの遅延時間の短縮化が図れる様なAMLCDを製造し
得るようになる。尚希土類元素としてはY,La,N
d,Gd,Dy,Tb,Ce,Pr,Pm,Sm,Eu
等のランタニド系及びAc,Th,Pa,Am,Cm等
のアクチニド系が用いられる。
【0012】本発明によれば、図1に例示する如く、A
l基合金よりなる下地合金膜1とその表面に形成される
厚み200Å以上の陽極酸化膜2とからなる配線・電極
膜3が得られる。この下地合金膜1は、後述する様にA
l−Ti合金膜やAl−Ta合金膜に比較して比抵抗が
小さく(20μΩcm以下)、従ってゲートバスライン
の遅延時間の短縮化が図れる。またこの下地合金膜1を
陽極酸化して得られるAl23 膜は、Al−TiやA
l−Ta合金膜を陽極酸化して得られるAl23 膜に
比較して絶縁耐圧の点でも優れている。
【0013】従って本発明配線・電極膜を、AMLCD
のTFTのゲート配線膜9(ゲート電極4/陽極酸化膜
4f)または走査用配線膜、或はデータ信号用列配線膜
として使用することにより、従来に比べてゲート絶縁膜
部等のショート(短絡)及び絶縁破壊が起こりにくくな
って信頼性に優れ、また配線膜の比抵抗が小さくなって
ゲートバスラインの遅延時間の短縮化が図れる。その結
果、信頼性に優れる大型LCDを製造し得、例えば10
インチ以上の大画面高精細カラー化が可能となる。
【0014】本発明配線・電極中の合金元素含有量を
0.1〜10at%にしているのは、0.1at%未満
では陽極酸化性の向上が不十分となり、高絶縁耐圧性、
平滑性に優れた陽極酸化膜が得られなくなり、より好ま
しくは1at%以上である。一方、10at%超では比
抵抗が熱処理後において20μΩcm超になってゲート
バスラインの遅延時間の短縮化が図れなくなるからであ
り、より好ましくは5at%以下である。
【0015】また、陽極酸化膜の厚みを200Å以上に
しているのは、200Å未満では絶縁耐圧性が不十分で
あってAMLCDの信頼性が劣るからである。より好ま
しくは500Å以上である。
【0016】上記薄膜状の配線をスパッタリング法によ
り形成する場合のスパッタリングターゲットとしては、
溶解・鋳造法又は粉末焼結法で製作したAl合金(以
降、溶製合金ターゲットという)を使用することが望ま
しい。かかる溶製合金ターゲットは組成的に均一であ
り、またスパッタ収率および出射角度が均一であるの
で、より一層信頼性に優れた均質な配線・電極膜を形成
し得る様になる。中でも、溶解・鋳造法で製作したター
ゲットは酸素含有量を100ppm以下にすることがで
き、そのため膜形成速度を一定に保持しやすくなると共
に、配線膜の酸素量が抑制され、従って配線膜の電気抵
抗の低下及び耐食性の向上がより図りやすくなる。
【0017】なお、前記パターニングに関し、その方法
は特に限定されず、例えばフォトリソグラフィー法で処
理した後、ウエットエッチングまたはドライエッチング
等の方法により行なうことができる。
【0018】尚上記説明では、アクティブマトリックス
型液晶ディスプレイの製造法について述べているが、こ
の発明の原理を配線膜形成に利用すれば単純マトリック
ス型液晶ディスプレイの製造法に展開することも可能で
ある。
【0019】
【実施例】
実施例1 Fe,Co,Y,La,Nd,Gd,DyまたはTbを
夫々2at%添加した組成のAl合金薄膜を、ガラス基
板上にスパッタリング法により厚さ5000Å形成した
後、フォトリソグラフィー、次いでウエットエッチング
法により、100μm幅のストライプパターンを有する
櫛型電極を形成した。この電極を作動電極とし、Ptメ
ッシュ電極を対極とした。一方電解浴は3%酒石酸水溶
液とエチレングリコールを等量混合した後、アンモニア
水を加えpH=7.0±0.5とした。この電解浴中に
前記電極を浸漬し、電圧72V、浴温25℃にて定電圧
電解法により陽極酸化し、陽極酸化膜を形成させた。こ
の時得られた陽極酸化膜の厚みはいずれのAl合金膜に
おいても1500Åであった。
【0020】陽極酸化後、純Al薄膜をスパッタリング
法により、厚さ5000Å形成した後、陽極酸化した櫛
型電極上に櫛型電極のストライプパターンと直交する方
向に、100μm幅のストライプパターンをフォトリソ
グラフィー、次いでウエットエッチング法により形成し
試料とした。上記試料の直交配線パターンにプローバー
を接触させ、電圧を徐々に印加しながら、絶縁破壊まで
の電圧を測定した。
【0021】また下地の櫛型電極を純Al膜で形成した
もの、並びにSiまたはTaを夫々2at%添加した組
成のAl合金膜で形成したものについて、夫々上述した
方法と同一の方法で絶縁耐圧測定用試料を作成し、これ
を比較例として、絶縁破壊までの電圧を測定した。各種
Al合金薄膜状の陽極酸化膜の絶縁耐圧測定結果を表1
に示す。
【0022】
【表1】
【0023】表1に示す如く、Si添加Al合金膜の陽
極酸化膜(比較例)の絶縁耐圧が純Al膜に比較して著
しく低下するのに対して、Taを添加したAl合金膜の
陽極酸化膜(別の比較例)の絶縁耐圧は純Alに比較し
て向上する。
【0024】一方、Fe,Co,Y,Nd,Gd,Dy
またはTbを添加したAl合金薄膜の陽極酸化膜(実施
例)の絶縁耐圧は、いずれもTa添加Al合金膜に比較
して、同等若しくはそれ以上の優れた絶縁耐圧を示し
た。以上の結果から、Fe,Co,Y,La,Nd,G
d,DyまたはTbを添加したAl合金膜は、いずれも
陽極酸化性に優れることが分かる。
【0025】実施例2 Ndを所定量添加したAl合金薄膜(Ndの添加量を変
化させたAl合金薄膜)をガラス基板上に形成したもの
を用い、実施例1と同一の方法により、絶縁耐圧測定用
試料を作成した。また比較例として、Taを所定量添加
したAl合金薄膜を用いて下地の櫛型電極を作成し、更
に上述と同一の方法で絶縁耐圧測定用試料を作成し、同
じく絶縁破壊までの電圧を測定した。
【0026】Al膜中のNd,Ta添加量と絶縁破壊電
圧の関係を図5に示す。絶縁破壊電圧はNd,Taの添
加量の増加に伴って上昇していくが、Nd,Ta添加量
が2at%を超えると飽和してくる傾向にある。また、
NdとTaの添加効果の比較では、添加量が同一の場合
は、Al−Nd系合金(実施例)の方がAl−Ta系合
金に比較して陽極酸化膜の絶縁破壊電圧が高く、陽極酸
化性に優れることが分かる。
【0027】実施例3 Nd添加量を2at%として実施例2と同様の手順で絶
縁耐圧測定用試料を作成した。ただし定電圧電解時の電
解電圧を20〜120Vの間で変化させることにより、
種々の厚さの陽極酸化膜を有する絶縁耐圧測定用試料を
作成した。このようにして作成した試料に対し実施例1
と同一の方法により、試料の絶縁破壊電圧を測定した。
試料中の陽極酸化膜厚と絶縁破壊電圧の関係を図6に示
す。絶縁破壊電圧は陽極酸化膜厚の増加に対してほぼ直
線的に増加していくが、実用上必要とする絶縁耐圧を得
るためには膜厚は200Å以上が必要である。
【0028】実施例4 Fe,Co,Y,La,Nd,Gd,DyまたはTbを
夫々2at%添加した組成のAl合金薄膜を、スパッタ
リング法により、ガラス基板上に厚さ3000Å形成し
た後、フォトリソグラフィー、次いでウエットエッチン
グ法により、所定のストライプ形状にパターニングした
試料に対して、4探針法により薄膜の比抵抗を測定し
た。また、比較例としてTaを2at%添加した組成の
Al合金薄膜に対しても上記と同一の方法により比抵抗
を測定した。
【0029】また、これらの膜に真空雰囲気中、400
℃で1時間保持する熱処理を行なった後、4探針法によ
り薄膜の比抵抗を測定した。その結果を表2に示す。
【0030】
【表2】
【0031】スパッタリング直後で熱処理前の比抵抗
は、Al−Ta系合金膜では20μΩcm以上であるの
に対して、Al−Fe系、Al−Co系、Al−Y系、
Al−La系、Al−Nd系、Al−Gd系、Al−D
y系、Al−Tb系合金膜ではいずれも20μΩcm以
下となり、Al−Ta系合金配線膜よりも低い比抵抗値
を実現できる。特に、400℃で1時間保持する熱処理
を行なった後では、比抵抗はいずれも5μΩcm以下と
なり、極めて低い比抵抗値を実現できる。
【0032】
【発明の効果】本発明は上記の様に構成され、アクティ
ブマトリックス型液晶ディスプレイにおける下地薄膜の
合金組成を適正なものに選択したので、絶縁破壊が生じ
難く、且つ比抵抗の小さい配線膜及び電極膜を与えるこ
とができた。そのためゲート絶縁膜部のショートや絶縁
破壊の防止効果が高く素子としての信頼性が向上すると
共に、ゲートバスラインの遅延時間の短縮化を図ること
も可能となった。
【図面の簡単な説明】
【図1】下地Al合金膜とその表面に形成される陽極酸
化膜とからなる本発明配線膜の概要を示す側断面図。
【図2】アクティブマトリックス型液晶ディスプレイの
液晶パネルにおける画素及び素子を説明する図。
【図3】3端子素子のTFTの概要を示す側断面図。
【図4】ゲート電極を陽極酸化して形成した陽極酸化膜
を下部に有し、上部にSiN膜を有する2層構造のゲー
ト絶縁膜の概要を示す側断面図。
【図5】Al膜中のNd,Ta含有量と絶縁破壊電圧の
関係を示す特性図。
【図6】陽極酸化膜厚と絶縁破壊電圧の関係を示す特性
図。
【符号の説明】
1 下地合金膜 2 陽極酸化膜 3 配線・電極膜 4 ゲート電極 4f 陽極酸化膜 5 ゲート絶縁膜 6 半導体膜 7 ソース/ドレイン電極 8 SiNx 膜 9 ゲート配線膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 正剛 兵庫県神戸市西区高塚台1丁目5番5号 株式会社神戸製鋼所 神戸総合技術研 究所内 (72)発明者 高木 勝寿 兵庫県神戸市西区高塚台1丁目5番5号 株式会社神戸製鋼所 神戸総合技術研 究所内 (72)発明者 吉川 一男 兵庫県神戸市西区高塚台1丁目5番5号 株式会社神戸製鋼所 神戸総合技術研 究所内 (56)参考文献 特開 平5−88204(JP,A) 特開 平5−265043(JP,A) 特開 平6−43489(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に物理蒸着法を適用して薄膜状の
    配線膜及び電極膜を形成する工程と、前記配線膜及び電
    極膜をパターニングする工程と、該パターニング工程の
    後に前記配線膜及び電極膜の一部または全部を陽極酸化
    する工程とを含む製造工程により、薄膜状の配線膜及び
    スイッチング素子を備えた液晶ディスプレイを製造する
    に際し、前記配線膜及び電極膜を、Fe,Coまたは希
    土類元素のうち少なくとも1種類以上を0.1〜10a
    t%含有するAl基合金で形成し、且つ前記陽極酸化膜
    の厚みを200Å以上にすることを特徴とするアクティ
    ブマトリックス型液晶ディスプレイの製造方法。
JP15002494A 1994-06-30 1994-06-30 アクティブマトリックス型液晶ディスプレイの製造方法 Expired - Lifetime JP2727967B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15002494A JP2727967B2 (ja) 1994-06-30 1994-06-30 アクティブマトリックス型液晶ディスプレイの製造方法
US08/400,861 US6333267B1 (en) 1994-06-30 1995-03-08 Method of manufacturing active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15002494A JP2727967B2 (ja) 1994-06-30 1994-06-30 アクティブマトリックス型液晶ディスプレイの製造方法

Publications (2)

Publication Number Publication Date
JPH0818060A JPH0818060A (ja) 1996-01-19
JP2727967B2 true JP2727967B2 (ja) 1998-03-18

Family

ID=15487833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15002494A Expired - Lifetime JP2727967B2 (ja) 1994-06-30 1994-06-30 アクティブマトリックス型液晶ディスプレイの製造方法

Country Status (2)

Country Link
US (1) US6333267B1 (ja)
JP (1) JP2727967B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Al−Ni−Y 合金薄膜および半導体電極用Al−Ni−Y 合金薄膜形成用スパッタリングターゲット
TW521352B (en) * 2000-09-11 2003-02-21 Hannstar Display Corp Method of preventing corrosion of metal wire
US6928070B2 (en) * 2001-06-28 2005-08-09 Emerson, Iii Harry E. Integrating the internet with the public switched telephone network
KR100491931B1 (ko) * 2002-01-25 2005-05-30 가부시키가이샤 고베 세이코쇼 반사 필름, 반사형 액정 표시소자 및 상기 반사 필름을형성하기 위한 스퍼터링 타겟

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JPH06333926A (ja) * 1993-05-20 1994-12-02 Kojundo Chem Lab Co Ltd アルミニウム合金配線材料
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット

Also Published As

Publication number Publication date
JPH0818060A (ja) 1996-01-19
US6333267B1 (en) 2001-12-25

Similar Documents

Publication Publication Date Title
KR100265484B1 (ko) 반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟
US5162933A (en) Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US7633164B2 (en) Liquid crystal display device and manufacturing method therefor
JPH07321328A (ja) 薄膜トランジスタ駆動液晶表示装置およびその製法
US5352907A (en) Thin-film transistor
US6686661B1 (en) Thin film transistor having a copper alloy wire
JP2727967B2 (ja) アクティブマトリックス型液晶ディスプレイの製造方法
KR960006110B1 (ko) 반도체 장치 및 그 제조 방법
JP3707704B2 (ja) 配線材料、液晶ディスプレー装置、および配線層の形成方法
JP2740591B2 (ja) 半導体装置の製造方法
Yamamoto et al. A new a-Si TFT with Al/sub 2/O/sub 3//SiN double-layered gate insulator for 10.4-inch diagonal multicolor display
JP3265622B2 (ja) 液晶表示装置の製造方法
JP2727967C (ja)
JP3035101B2 (ja) 電極基板及びその製造方法
KR100356593B1 (ko) 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법
JP3454913B2 (ja) 液晶表示パネルの製造方法
JP3023040B2 (ja) 薄膜トランジスタ素子の製造方法
JPH05297389A (ja) 液晶ディスプレイの製造方法
JP3149034B2 (ja) 薄膜トランジスタ
JPH06104436A (ja) 薄膜トランジスタの製造方法
JP2000306913A (ja) 金属配線の製造方法
JPH08120489A (ja) 陽極酸化方法およびそれを利用する薄膜トランジスタの製造方法
JP4049528B2 (ja) 金属酸化物皮膜
JP3531077B2 (ja) 液晶表示装置の製造方法
JP3339133B2 (ja) 陽極酸化方法とそれを用いた薄膜トランジスタ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971111

EXPY Cancellation because of completion of term