JP3106786B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3106786B2 JP3106786B2 JP21123893A JP21123893A JP3106786B2 JP 3106786 B2 JP3106786 B2 JP 3106786B2 JP 21123893 A JP21123893 A JP 21123893A JP 21123893 A JP21123893 A JP 21123893A JP 3106786 B2 JP3106786 B2 JP 3106786B2
- Authority
- JP
- Japan
- Prior art keywords
- tin oxide
- aluminum
- indium
- metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000206 photolithography Methods 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 229910003437 indium oxide Inorganic materials 0.000 claims description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims 5
- 229910001887 tin oxide Inorganic materials 0.000 claims 5
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- 239000012212 insulator Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に液晶な
どと組み合わせて画像表示装置を構成するための薄膜ト
ランジスタ（以後ＴＦＴと呼ぶ）製造方法に関するもの
である。
どと組み合わせて画像表示装置を構成するための薄膜ト
ランジスタ（以後ＴＦＴと呼ぶ）製造方法に関するもの
である。
【０００２】
【従来の技術】従来のＴＦＴの構造およびその製造方法
を図６を参照して説明する。まず、ガラスなどの透明絶
縁基板１上にＣｒを成膜して、フォトリソグラフィー技
術によりゲート電極２を形成する。次にＴＦＴの主材料
である窒化シリコン（ＳｉＮｘ）からなるゲート絶縁体
層３、アモルファスシリコン（ａ−Ｓｉ）半導体層４、
およびソース、ドレイン電極−半導体層間でオーミック
接触を得るためのｎ+−ａ−Ｓｉからなるオーミックコ
ンタクト層５をプラズマＣＶＤ法により連続成膜し、Ｔ
ＦＴを形成するところ以外のａ−Ｓｉ半導体層４および
オーミックコンタクト層５をフォトリソグラフィ技術に
よりエッチング除去する。次に酸化インジウムズズ（Ｉ
ＴＯ）を成膜して、フォトリソグラフィー技術により透
明画素電極６を形成する。
を図６を参照して説明する。まず、ガラスなどの透明絶
縁基板１上にＣｒを成膜して、フォトリソグラフィー技
術によりゲート電極２を形成する。次にＴＦＴの主材料
である窒化シリコン（ＳｉＮｘ）からなるゲート絶縁体
層３、アモルファスシリコン（ａ−Ｓｉ）半導体層４、
およびソース、ドレイン電極−半導体層間でオーミック
接触を得るためのｎ+−ａ−Ｓｉからなるオーミックコ
ンタクト層５をプラズマＣＶＤ法により連続成膜し、Ｔ
ＦＴを形成するところ以外のａ−Ｓｉ半導体層４および
オーミックコンタクト層５をフォトリソグラフィ技術に
よりエッチング除去する。次に酸化インジウムズズ（Ｉ
ＴＯ）を成膜して、フォトリソグラフィー技術により透
明画素電極６を形成する。
【０００３】次に、チタン（Ｔｉ）およびアルミニウム
（Ａｌ）の順に成膜して、フォトリソグラフィー技術に
より拡散防止層７、ソース、ドレイン電極８ａ、８ｂを
形成し、ＴＦＴのチャンネル部上のｎ+−ａ−Ｓｉ層５
を除去してＴＦＴが完成する。
（Ａｌ）の順に成膜して、フォトリソグラフィー技術に
より拡散防止層７、ソース、ドレイン電極８ａ、８ｂを
形成し、ＴＦＴのチャンネル部上のｎ+−ａ−Ｓｉ層５
を除去してＴＦＴが完成する。
【０００４】
【発明が解決しようとする課題】しかしながら上記の構
成を有するＴＦＴの製造方法では、ソース、ドレイン電
極７ａ、７ｂを形成する際のフォトリソグラフィにポジ
型レジストを用いた場合、現像液がアルカリ性であるこ
とから、図４に示すように、アルカリ水溶液中ではＩＴ
Ｏの還元電位よりもアルミニウムの酸化電位の方が卑で
あるために、レジストの現像工程中にアルミニウムとＩ
ＴＯ間で酸化還元反応を起こしてＩＴＯが還元され、腐
食するという課題が発生した。従って、上述のフォトリ
ソグラフィではネガ型レジストしか使用できないため、
フォトリソグラフィを加工精度が高く剥離の容易なポジ
型に統一することができず、製造工程上不合理であっ
た。
成を有するＴＦＴの製造方法では、ソース、ドレイン電
極７ａ、７ｂを形成する際のフォトリソグラフィにポジ
型レジストを用いた場合、現像液がアルカリ性であるこ
とから、図４に示すように、アルカリ水溶液中ではＩＴ
Ｏの還元電位よりもアルミニウムの酸化電位の方が卑で
あるために、レジストの現像工程中にアルミニウムとＩ
ＴＯ間で酸化還元反応を起こしてＩＴＯが還元され、腐
食するという課題が発生した。従って、上述のフォトリ
ソグラフィではネガ型レジストしか使用できないため、
フォトリソグラフィを加工精度が高く剥離の容易なポジ
型に統一することができず、製造工程上不合理であっ
た。
【０００５】本発明は、このような従来の問題を解決す
るものであり、ＩＴＯと電食反応を起こすことなく、ポ
ジ型レジストを用いてＡｌを主材とする金属配線を形成
することのできる半導体装置およびその製造方法を提供
することを目的とする。
るものであり、ＩＴＯと電食反応を起こすことなく、ポ
ジ型レジストを用いてＡｌを主材とする金属配線を形成
することのできる半導体装置およびその製造方法を提供
することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、配線金属としてアルミニウムに標準単極電
位がアルミニウムよりも貴である金属を添加したものを
用いるようにしたものである。添加する金属は、好まし
くはパラジウム、バナジウム、タングステン、タンタ
ル、ニッケル、インジウム、チタン等があげられる。
するために、配線金属としてアルミニウムに標準単極電
位がアルミニウムよりも貴である金属を添加したものを
用いるようにしたものである。添加する金属は、好まし
くはパラジウム、バナジウム、タングステン、タンタ
ル、ニッケル、インジウム、チタン等があげられる。
【０００７】
【作用】本発明は上記構成により、ポジ型レジスト用現
像液中におけるアルミニウム主材とする配線金属の酸化
電位が純粋なＡｌの酸化電位よりも貴側にシフトしてＩ
ＴＯの還元電位よりも貴になるため、配線金属−ＩＴＯ
間でのの電池反応が成立せず、ＩＴＯの還元反応による
腐食を防止でき、従ってポジ型のフォトリソグラフィに
よりソース、ドレイン電極等の配線を形成でき、その結
果、ネガレジストを使用するときよりも微細加工が可能
となり、高精細のＴＦＴアレイを形成することができ
る。
像液中におけるアルミニウム主材とする配線金属の酸化
電位が純粋なＡｌの酸化電位よりも貴側にシフトしてＩ
ＴＯの還元電位よりも貴になるため、配線金属−ＩＴＯ
間でのの電池反応が成立せず、ＩＴＯの還元反応による
腐食を防止でき、従ってポジ型のフォトリソグラフィに
よりソース、ドレイン電極等の配線を形成でき、その結
果、ネガレジストを使用するときよりも微細加工が可能
となり、高精細のＴＦＴアレイを形成することができ
る。
【０００８】
【実施例】以下、本発明の実施例を図を用いて説明す
る。
る。
【０００９】図１は、本実施例によるよるＴＦＴの構造
および製造方法を示す。図１（ａ）に示すように、第１
の工程として絶縁透明基板上１１に金属を成膜し、ポジ
形フォトリソグラフィにより所定の形状にパタ−ニング
してゲート電極１２とする。次に、図１（ｂ）に示すよ
うに、第２の工程として透明基板１１上にＰ−ＣＶＤ法
等でゲ−ト絶縁体層１３、非晶質シリコン半導体層１
４、チャネル保護絶縁体層１５を成膜する。次に図１
（ｃ）に示すように、第３の工程として透明絶縁基板１
１上のゲ−ト電極１２上のチャネル保護絶縁体層１５を
ＴＦＴが形成できるようにポジ形フォトリソグラフィに
よりパタ−ニングする。次に図１（ｄ）に示すように、
第４の工程としてＰ−ＣＶＤ法で透明絶縁基板１１上に
Ｐ（リン）を不純物とした不純物半導体であるｎ＋：非
晶質シリコン層１６を形成する。さらに図１（ｅ）に示
すように、第５の工程としてチャネル保護絶縁体層１５
を覆うようにｎ＋：非晶質シリコン層１６と非晶質シリ
コン半導体層１４とを将来ソ−ス・ドレイン電極になる
ようにポジ形フォトリソグラフィによりパタ−ニングす
る。次に図１（ｆ）に示すように、第６の工程として透
明絶縁基板１１上に表示用透明画素電極材料であるＩＴ
Ｏを成膜し、画素電極１７になるようにポジ形フォトリ
ソグラフィによりパタ−ニングする。そして図１（ｇ）
に示すように、第７の工程として透明絶縁基板１１上に
Ｔｉ等の拡散防止バリヤ金属１８、パラジウム（Ｐｄ）
を５ａｔ％添加したＡｌ１９を成膜し、そのＡｌ１９の
一部をすでにパターニングされている表示用透明画素電
極１７であるＩＴＯの上とｎ＋：非晶質シリコン層１６
の上とに重ねて接続するようにポジ形フォトリソグラフ
ィによりパタ−ニングして、液晶表示装置のためのＴＦ
Ｔアレイを形成する。通常は最終ＳｉＮｘ膜等のパッシ
ベ−ション膜２０を形成、パタ−ニングする工程をへて
ＴＦＴアレイが完成する。
および製造方法を示す。図１（ａ）に示すように、第１
の工程として絶縁透明基板上１１に金属を成膜し、ポジ
形フォトリソグラフィにより所定の形状にパタ−ニング
してゲート電極１２とする。次に、図１（ｂ）に示すよ
うに、第２の工程として透明基板１１上にＰ−ＣＶＤ法
等でゲ−ト絶縁体層１３、非晶質シリコン半導体層１
４、チャネル保護絶縁体層１５を成膜する。次に図１
（ｃ）に示すように、第３の工程として透明絶縁基板１
１上のゲ−ト電極１２上のチャネル保護絶縁体層１５を
ＴＦＴが形成できるようにポジ形フォトリソグラフィに
よりパタ−ニングする。次に図１（ｄ）に示すように、
第４の工程としてＰ−ＣＶＤ法で透明絶縁基板１１上に
Ｐ（リン）を不純物とした不純物半導体であるｎ＋：非
晶質シリコン層１６を形成する。さらに図１（ｅ）に示
すように、第５の工程としてチャネル保護絶縁体層１５
を覆うようにｎ＋：非晶質シリコン層１６と非晶質シリ
コン半導体層１４とを将来ソ−ス・ドレイン電極になる
ようにポジ形フォトリソグラフィによりパタ−ニングす
る。次に図１（ｆ）に示すように、第６の工程として透
明絶縁基板１１上に表示用透明画素電極材料であるＩＴ
Ｏを成膜し、画素電極１７になるようにポジ形フォトリ
ソグラフィによりパタ−ニングする。そして図１（ｇ）
に示すように、第７の工程として透明絶縁基板１１上に
Ｔｉ等の拡散防止バリヤ金属１８、パラジウム（Ｐｄ）
を５ａｔ％添加したＡｌ１９を成膜し、そのＡｌ１９の
一部をすでにパターニングされている表示用透明画素電
極１７であるＩＴＯの上とｎ＋：非晶質シリコン層１６
の上とに重ねて接続するようにポジ形フォトリソグラフ
ィによりパタ−ニングして、液晶表示装置のためのＴＦ
Ｔアレイを形成する。通常は最終ＳｉＮｘ膜等のパッシ
ベ−ション膜２０を形成、パタ−ニングする工程をへて
ＴＦＴアレイが完成する。
【００１０】本実施例によれば、ソース、ドレイン電極
１９材料であるＰｄを添加したＡｌは、ポジ現像液中で
ＩＴＯとの間の酸化還元反応が抑制され、ＩＴＯの腐食
を防止できる。これは、図４に示すように、Ｐｄを添加
したＡｌのアノード分極電位がＩＴＯのカソード分極電
位よりも貴であるために、ＩＴＯとの間で電池反応が成
立しないためである。従って、本実施例では基本的に全
てポジレジストを使用して、パタ−ニング形成できる。
また、Ｐｄの添加量も数ａｔ％であるため、比抵抗の増
加も小さい。
１９材料であるＰｄを添加したＡｌは、ポジ現像液中で
ＩＴＯとの間の酸化還元反応が抑制され、ＩＴＯの腐食
を防止できる。これは、図４に示すように、Ｐｄを添加
したＡｌのアノード分極電位がＩＴＯのカソード分極電
位よりも貴であるために、ＩＴＯとの間で電池反応が成
立しないためである。従って、本実施例では基本的に全
てポジレジストを使用して、パタ−ニング形成できる。
また、Ｐｄの添加量も数ａｔ％であるため、比抵抗の増
加も小さい。
【００１１】また、Ａｌに添加する金属として、Ｐｄ以
外にバナジウム、タングステン、タンタル、ニッケル、
インジウム、チタンを使用しても同様の効果があること
を確認した。
外にバナジウム、タングステン、タンタル、ニッケル、
インジウム、チタンを使用しても同様の効果があること
を確認した。
【００１２】図５に、各種金属を添加したＡｌの比抵抗
および酸化電位のシフト量と添加濃度の関係を示す。図
に示すごとく、添加濃度が大きくなると比抵抗が増加
し、また、酸化電位のシフト量も大きくなる。酸化電位
のシフト量は添加する金属の種類により異なり、添加濃
度は比抵抗も考慮しながら適正に決定する。
および酸化電位のシフト量と添加濃度の関係を示す。図
に示すごとく、添加濃度が大きくなると比抵抗が増加
し、また、酸化電位のシフト量も大きくなる。酸化電位
のシフト量は添加する金属の種類により異なり、添加濃
度は比抵抗も考慮しながら適正に決定する。
【００１３】次に本発明の第２の実施例におけるＴＦＴ
の製造工程について図２を用いて説明する。まず図２
（ａ）に示すように、第１の工程として絶縁透明基板３
１上に光遮弊金属膜３２を成膜し、ポジ形フォトリソグ
ラフィにより所定の形状にパタ−ニングする。次に図２
（ｂ）に示すように、層間絶縁膜３３としてＳｉＯ2を
成膜し、続いてＩＴＯを成膜して画素電極３４およびソ
ース電極３５になるようにポジ形フォトリソグラフィに
よりパタ−ニングする。
の製造工程について図２を用いて説明する。まず図２
（ａ）に示すように、第１の工程として絶縁透明基板３
１上に光遮弊金属膜３２を成膜し、ポジ形フォトリソグ
ラフィにより所定の形状にパタ−ニングする。次に図２
（ｂ）に示すように、層間絶縁膜３３としてＳｉＯ2を
成膜し、続いてＩＴＯを成膜して画素電極３４およびソ
ース電極３５になるようにポジ形フォトリソグラフィに
よりパタ−ニングする。
【００１４】次に図２（ｃ）で示すように、Ｐ−ＣＶＤ
法により非晶質シリコン半導体層３６を成膜し、図のご
とくポジ形フォトリソグラフィにより島状にパターニン
グする。その後、図（ｄ）に示すように、Ｍｏ層３７、
Ｐｄを添加したＡｌ層３８を成膜し、そのＡｌ層３８の
一部をソース電極３５であるＩＴＯ上に重ねて接続する
ようにポジ形フォトリソグラフィによりパタ−ニングし
てソース配線を形成し、Ｐ−ＣＶＤ法等でゲ−ト絶縁体
層３９を成膜する。最後に図（ｅ）で示すように、Ａｌ
を成膜してポジ形フォトリソグラフィによりパターニン
グしてゲート電極４０を形成し、本実施例のＴＦＴアレ
イが完成する。本実施例においても全てポジレジストを
用いてパターニングできる。
法により非晶質シリコン半導体層３６を成膜し、図のご
とくポジ形フォトリソグラフィにより島状にパターニン
グする。その後、図（ｄ）に示すように、Ｍｏ層３７、
Ｐｄを添加したＡｌ層３８を成膜し、そのＡｌ層３８の
一部をソース電極３５であるＩＴＯ上に重ねて接続する
ようにポジ形フォトリソグラフィによりパタ−ニングし
てソース配線を形成し、Ｐ−ＣＶＤ法等でゲ−ト絶縁体
層３９を成膜する。最後に図（ｅ）で示すように、Ａｌ
を成膜してポジ形フォトリソグラフィによりパターニン
グしてゲート電極４０を形成し、本実施例のＴＦＴアレ
イが完成する。本実施例においても全てポジレジストを
用いてパターニングできる。
【００１５】次に本発明の第３の実施例におけるＴＦＴ
の製造工程について図３を用いて説明する。まず図３
（ａ）に示すように、透明絶縁基板４１上に多結晶シリ
コン半導体４２を成膜し、図のごとくパターニングす
る。次に図３（ｂ）に示すように、ＬＰＣＶＤ法により
ＳｉＯ2ゲート絶縁膜４３を成膜した後、ゲート電極４
４を形成し、ＳｉＯ2層間絶縁膜４５を成膜する。次に
図３（ｃ）に示すように、ソース領域４６およびドレイ
ン領域４７となる位置のゲート絶縁膜４３に開孔し、リ
ンをイオン注入してソース電極およびドレイン電極を形
成する。次に図３（ｄ）に示すように、ＩＴＯからなる
表示電極４８を形成し、最後に、Ｐｄを添加したＡｌ層
４９を成膜し、パターニングしてソース配線を形成し、
本実施例のＴＦＴを完成する。本実施例においても前述
の実施例同様全てポジレジストを用いてパターニングで
きる。
の製造工程について図３を用いて説明する。まず図３
（ａ）に示すように、透明絶縁基板４１上に多結晶シリ
コン半導体４２を成膜し、図のごとくパターニングす
る。次に図３（ｂ）に示すように、ＬＰＣＶＤ法により
ＳｉＯ2ゲート絶縁膜４３を成膜した後、ゲート電極４
４を形成し、ＳｉＯ2層間絶縁膜４５を成膜する。次に
図３（ｃ）に示すように、ソース領域４６およびドレイ
ン領域４７となる位置のゲート絶縁膜４３に開孔し、リ
ンをイオン注入してソース電極およびドレイン電極を形
成する。次に図３（ｄ）に示すように、ＩＴＯからなる
表示電極４８を形成し、最後に、Ｐｄを添加したＡｌ層
４９を成膜し、パターニングしてソース配線を形成し、
本実施例のＴＦＴを完成する。本実施例においても前述
の実施例同様全てポジレジストを用いてパターニングで
きる。
【００１６】次に本発明の第４の実施例におけるＴＦＴ
の加工方法について説明する。上述してきた第１〜第３
の実施例のＴＦＴにおいて、ソース配線のパターニング
後、陽極酸化法によりソース配線の表面を酸化する。本
実施例によれば、ソース配線の表面が酸化膜で被覆され
るため、耐腐食性が増して信頼性が向上した。
の加工方法について説明する。上述してきた第１〜第３
の実施例のＴＦＴにおいて、ソース配線のパターニング
後、陽極酸化法によりソース配線の表面を酸化する。本
実施例によれば、ソース配線の表面が酸化膜で被覆され
るため、耐腐食性が増して信頼性が向上した。
【００１７】以上、実施例ではソース配線金属のみに本
発明を適応したが、ゲート金属においても本発明は適応
できる。たとえば、実装部にＩＴＯを用いてゲート金属
と接続する場合である。この場合でも同様の効果が得ら
れる。
発明を適応したが、ゲート金属においても本発明は適応
できる。たとえば、実装部にＩＴＯを用いてゲート金属
と接続する場合である。この場合でも同様の効果が得ら
れる。
【００１８】
【発明の効果】以上述べてきたように本発明によれば、
低抵抗金属であるＡｌを主材料とする配線と、表示用透
明画素電極であるＩＴＯが同一平面上に存在する構造を
有するＴＦＴの製造方法において、全てポジレジストを
使用してパタ−ニングすることができるるため、製造工
程が合理化でき、製造コストを低減できる効果を有す
る。さらに、ポジレジストを使用してパタ−ニングする
ため、微細加工が可能となり、高精細のＴＦＴアレイを
形成を容易にできる効果をも有する。以上、実施例とし
てＴＦＴアレイを代表例として述べたが、これに限るも
のではなく本発明はＩＴＯとアルミニウムを主材とする
配線を同一平面上への形成を必要とする薄膜装置すべて
に適用できることは言うまでもない。
低抵抗金属であるＡｌを主材料とする配線と、表示用透
明画素電極であるＩＴＯが同一平面上に存在する構造を
有するＴＦＴの製造方法において、全てポジレジストを
使用してパタ−ニングすることができるるため、製造工
程が合理化でき、製造コストを低減できる効果を有す
る。さらに、ポジレジストを使用してパタ−ニングする
ため、微細加工が可能となり、高精細のＴＦＴアレイを
形成を容易にできる効果をも有する。以上、実施例とし
てＴＦＴアレイを代表例として述べたが、これに限るも
のではなく本発明はＩＴＯとアルミニウムを主材とする
配線を同一平面上への形成を必要とする薄膜装置すべて
に適用できることは言うまでもない。
【図１】本発明の第１の実施例におけるＴＦＴアレイの
製造工程を示す断面構造模式図
製造工程を示す断面構造模式図
【図２】本発明の第２の実施例におけるＴＦＴアレイの
製造工程を示す断面構造模式図
製造工程を示す断面構造模式図
【図３】本発明の第３の実施例におけるＴＦＴアレイの
製造工程を示す断面構造模式図
製造工程を示す断面構造模式図
【図４】現像液中でのＩＴＯおよび各種金属のカソード
分極特性とアノード分極特性を示すグラフ
分極特性とアノード分極特性を示すグラフ
【図５】各種金属を添加したＡｌの比抵抗および酸化電
位のシフト量と添加濃度の関係を示すグラフ
位のシフト量と添加濃度の関係を示すグラフ
【図６】従来におけるＴＦＴの断面構造模式図
１１ 透明絶縁基板 １２ ゲート電極 １３ ゲート絶縁体層 １４ 非晶質シリコン半導体層 １５ チャンネル保護絶縁体層 １６ ｎ＋：非晶質シリコン層 １７ 画素電極 １８ 拡散防止バリア層 １９ ソース・ドレイン電極 ２０ パシベーション膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−196961（ＪＰ，Ａ) 特開 平５−181162（ＪＰ，Ａ) 特開 平４−130776（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368 H01L 21/28 301 H01L 29/40
Claims (4)
- 【請求項１】 基板の同一平面上に酸化インジウムまた
は酸化錫または酸化インジウムスズ導電体と金属層とが
形成され、前記金属層の一部が酸化インジウムまたは酸
化錫または酸化インジウムスズ導電体の上に重なってい
る半導体装置において、前記金属層がアルミニウムに標
準単極電位がアルミニウムよりも貴である金属を含むこ
とを特徴とする半導体装置。 - 【請求項２】 金属層の下側に拡散防止金属層を配置し
たことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 基板の一主面上に酸化インジウムまたは
酸化錫または酸化インジウムスズ導電体を被着し、フォ
トリソグラフィにより加工する工程と、前記酸化インジ
ウムまたは酸化錫または酸化インジウムスズ導電体上に
標準単極電位がアルミニウムよりも貴である金属を含む
アルミニウムを被着し、前記標準単極電位がアルミニウ
ムよりも貴である金属を含むアルミニウム合金をポジ型
フォトリソグラフィにより加工する工程とを含む半導体
装置の製造方法。 - 【請求項４】 標準単極電位がアルミニウムよりも貴で
ある金属を含むアルミニウムの下側に拡散防止金属層を
配置する工程を含むことを特徴とする請求項３記載の半
導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21123893A JP3106786B2 (ja) | 1993-08-26 | 1993-08-26 | 半導体装置およびその製造方法 |
| TW086203141U TW399741U (en) | 1993-08-26 | 1994-08-25 | A thin film device |
| KR1019940021005A KR0171648B1 (ko) | 1993-08-26 | 1994-08-25 | 박막장치 및 그 제조방법 |
| DE69418399T DE69418399T2 (de) | 1993-08-26 | 1994-08-26 | Dünnfilmanordnung und Verfahren zur Herstellung |
| EP94113361A EP0641028B1 (en) | 1993-08-26 | 1994-08-26 | A thin film device and a method for fabricating the same |
| US08/632,637 US5660971A (en) | 1993-08-26 | 1996-04-15 | Thin film device and a method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21123893A JP3106786B2 (ja) | 1993-08-26 | 1993-08-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766417A JPH0766417A (ja) | 1995-03-10 |
| JP3106786B2 true JP3106786B2 (ja) | 2000-11-06 |
Family
ID=16602579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21123893A Expired - Fee Related JP3106786B2 (ja) | 1993-08-26 | 1993-08-26 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5660971A (ja) |
| EP (1) | EP0641028B1 (ja) |
| JP (1) | JP3106786B2 (ja) |
| KR (1) | KR0171648B1 (ja) |
| DE (1) | DE69418399T2 (ja) |
| TW (1) | TW399741U (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586763B2 (en) * | 1996-06-25 | 2003-07-01 | Northwestern University | Organic light-emitting diodes and methods for assembly and emission control |
| US5834100A (en) * | 1996-06-25 | 1998-11-10 | Northwestern University | Organic light-emitting dioddes and methods for assembly and emission control |
| US6939625B2 (en) * | 1996-06-25 | 2005-09-06 | Nôrthwestern University | Organic light-emitting diodes and methods for assembly and enhanced charge injection |
| US6579749B2 (en) * | 1998-11-17 | 2003-06-17 | Nec Corporation | Fabrication method and fabrication apparatus for thin film transistor |
| KR100375870B1 (ko) * | 2000-05-22 | 2003-03-15 | 상산소재 주식회사 | 인조대리석 판재의 성형방법과 이 방법으로 제조된 보울일체식 세면대 |
| KR100684928B1 (ko) * | 2000-07-07 | 2007-02-20 | 학교법인연세대학교 | 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법 |
| CN1267780C (zh) * | 2002-11-11 | 2006-08-02 | Lg.飞利浦Lcd有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
| JP2006171344A (ja) * | 2004-12-15 | 2006-06-29 | Nippon Sheet Glass Co Ltd | 光学膜 |
| JP2006210477A (ja) * | 2005-01-26 | 2006-08-10 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板 |
| US7829215B2 (en) | 2005-08-29 | 2010-11-09 | University Of South Florida | Surface micromachined electrolyte-cavities for use in micro-aluminum galvanic cells |
| JP5089139B2 (ja) * | 2005-11-15 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN101577231B (zh) | 2005-11-15 | 2013-01-02 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN109212854B (zh) * | 2018-08-29 | 2021-06-01 | 武汉华星光电技术有限公司 | 一种ltps阵列基板的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4420504A (en) * | 1980-12-22 | 1983-12-13 | Raytheon Company | Programmable read only memory |
| DE3107943A1 (de) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen |
| JPS59198774A (ja) * | 1983-04-26 | 1984-11-10 | Fuji Electric Co Ltd | アモルフアスシリコン太陽電池 |
| EP0211402B1 (en) * | 1985-08-02 | 1991-05-08 | General Electric Company | Process and structure for thin film transistor matrix addressed liquid crystal displays |
| JPS63289533A (ja) * | 1987-05-22 | 1988-11-28 | Oki Electric Ind Co Ltd | 液晶ディスプレイ装置 |
| JP2673460B2 (ja) * | 1990-02-26 | 1997-11-05 | キヤノン株式会社 | 液晶表示素子 |
| JPH04326723A (ja) * | 1991-04-26 | 1992-11-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びその製造装置 |
| JP3392440B2 (ja) * | 1991-12-09 | 2003-03-31 | 株式会社東芝 | 多層導体層構造デバイス |
-
1993
- 1993-08-26 JP JP21123893A patent/JP3106786B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-25 TW TW086203141U patent/TW399741U/zh not_active IP Right Cessation
- 1994-08-25 KR KR1019940021005A patent/KR0171648B1/ko not_active IP Right Cessation
- 1994-08-26 DE DE69418399T patent/DE69418399T2/de not_active Expired - Fee Related
- 1994-08-26 EP EP94113361A patent/EP0641028B1/en not_active Expired - Lifetime
-
1996
- 1996-04-15 US US08/632,637 patent/US5660971A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5660971A (en) | 1997-08-26 |
| DE69418399T2 (de) | 1999-09-30 |
| EP0641028B1 (en) | 1999-05-12 |
| KR0171648B1 (ko) | 1999-02-01 |
| TW399741U (en) | 2000-07-21 |
| DE69418399D1 (de) | 1999-06-17 |
| JPH0766417A (ja) | 1995-03-10 |
| EP0641028A3 (en) | 1995-09-27 |
| EP0641028A2 (en) | 1995-03-01 |
| KR950007157A (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249643B (en) | Substrate for liquid crystal display and liquid crystal display utilizing the same | |
| US7288442B2 (en) | Method for manufacturing contact structures of wirings | |
| US5334860A (en) | Panel having thin film element formed thereon | |
| US7635436B2 (en) | Etchant composition and manufacturing method for thin film transistor array panel | |
| JP2976483B2 (ja) | 液晶表示素子用薄膜トランジスタの製造方法 | |
| JP3106786B2 (ja) | 半導体装置およびその製造方法 | |
| US6323521B1 (en) | Thin film transistor with electrodes having compressive and tensile stress | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JP2008123002A (ja) | 低抵抗配線を有する液晶ディスプレイパネル | |
| JPH06188265A (ja) | 半導体装置およびその製造方法 | |
| US6157430A (en) | Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same | |
| JP3318652B2 (ja) | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 | |
| JP2873119B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JP3329273B2 (ja) | 表示装置及びその製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| KR0161466B1 (ko) | 액정표시장치의 제조방법 | |
| JPH0629510A (ja) | Ｔｆｔ駆動イメージセンサおよびその製造方法 | |
| KR19990074547A (ko) | 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법 | |
| JPH05323380A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| JP2733947B2 (ja) | 薄膜パターンの製造方法 | |
| JPH07254714A (ja) | 液晶表示装置 | |
| JPH07176525A (ja) | 低抵抗配線の形成方法 | |
| JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |