KR100684928B1 - 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법 - Google Patents

네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법 Download PDF

Info

Publication number
KR100684928B1
KR100684928B1 KR1020000038935A KR20000038935A KR100684928B1 KR 100684928 B1 KR100684928 B1 KR 100684928B1 KR 1020000038935 A KR1020000038935 A KR 1020000038935A KR 20000038935 A KR20000038935 A KR 20000038935A KR 100684928 B1 KR100684928 B1 KR 100684928B1
Authority
KR
South Korea
Prior art keywords
layer
compound semiconductor
metal
diffusion barrier
barrier layer
Prior art date
Application number
KR1020000038935A
Other languages
English (en)
Other versions
KR20020005272A (ko
Inventor
백홍구
김대우
배준철
김우진
Original Assignee
학교법인연세대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인연세대학교 filed Critical 학교법인연세대학교
Priority to KR1020000038935A priority Critical patent/KR100684928B1/ko
Publication of KR20020005272A publication Critical patent/KR20020005272A/ko
Application granted granted Critical
Publication of KR100684928B1 publication Critical patent/KR100684928B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 화합물 반도체 소자 및 그 제조방법에 대한 것이다. 본 발명에 따른 화합물 반도체 소자는, 불순물이 도핑된 화합물 반도체층; 상기 화합물 반도체층 상에 구비된 금속접촉층; 상기 금속접촉층 상에 구비된 확산방지층; 및 상기 확산방지층 상에 구비된 Au를 함유하는 프로빙층을 포함하되, 상기 확산방지층의 미세구조가 비정질의 매트릭스에 결정립이 분산된 형태를 띠고, 상기 비정질의 매트릭스는 실질적으로 천이금속의 산화물로 이루어지고 상기 결정립은 실질적으로 금속산화물로 이루어진 것을 특징으로 한다. 본 발명에 따른 화합물 반도체 소자 제조방법은 상기한 화합물 반도체 소자의 제조방법을 제공한다.

Description

네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자 및 그 제조방법{Compound semiconductor device including diffusion blocking layer of network structure and Method of manufacturing the same}
도1은 종래기술에 따른 화합물 반도체 소자의 제조방법에 있어서 후반부 공정으로 진행되는 콘택형성 공정에서 프로빙층의 구성원자인 Au가 열확산하는 문제를 설명하기 위한 공정 단면도이다.
도2는 본 발명에 따른 화합물 반도체 소자의 바람직한 바람직한 실시예를 도시한 단면도이다.
도3은 본 발명에 따른 화합물 반도체 소자의 제조방법에 대한 바람직한 실시예를 도시한 단면도이다.
도4는 본 발명에 따른 화합물 반도체 소자의 제조방법에 대한 실험예에서 얻은 그래프로, 시편1 내지 시편5에 대한 면저항 측정결과를 도시한 그래프이다.
본 발명은 화합물 반도체 소자 및 그 제조방법에 대한 것으로서, 상세하게는 p형 또는 n형 불순물이 도핑된 화합물 반도체층과 Au를 함유하는 프로빙(probing) 층 사이에 네트웍 구조로 된 확산방지층을 구비한 화합물 반도체 소자 및 그 제조방법에 대한 것이다.
GaAs, InP, ZnSe, GaN 등과 같은 화합물 반도체는, Si에 비해 높은 전자 이동도, 높은 항복전압 특성, 및 직접 천이형 광학 특성 등과 같은 우수한 특성을 가지고 있어, MESFET(Metal Semiconductor Field Effect Transistor), HBT(Heterojunction Bipolar Transistor), HEMT(High Electron Mobility Transistor) 등과 같은 초고속, 초고주파 소자뿐만 아니라 LED(Light Emitting Diode), LD(Laser Diode) 등과 같은 광반도체 소자에 널리 이용되고 있다. 더구나,광소자와 전자 소자를 집적화하는 광전집적회로(Optoelectronic Intergrated Circuit)가 차세대 IC로써 그 연구개발이 본격화됨에 따라 광특성과 초고주파 특성을 함께 지니는 화합물 반도체 소자 및 관련 공정 연구가 더욱 활발해지고 있다.
그런데, 종래기술에 따른 화합물 반도체 소자 제조방법에서는, 후반부 공정으로 수행되는 콘택 형성공정에서 여러가지 문제점이 유발되고 있는데, 그 중 하나가 프로빙층으로 형성한 Au층의 구성원자가 p형 또는 n형 화합물 반도체층으로 열확산되는 문제를 들 수 있다. 따라서, 이하에서는 종래기술에 따른 화합물 반도체 소자 제조방법의 문제점을 첨부한 도면을 참조하여 상세하게 설명한다.
도1을 참조하면, 종래기술에 따른 화합물 반도체 소자 제조방법에서는 후반부 공정으로 콘택 형성공정을 진행하게 된다. 구체적으로, 먼저 p형 또는 n형 불순물이 도핑된 화합물 반도체층(10) 상에 금속접촉층(20)을 형성한다. 상기 금속접촉층(20)으로는 Ti, Pd, Ni 등의 고융점 금속이 사용된다. 상기 금속접촉층(20)과 그 하지층인 p형 또는 n형 화합물 반도체층(10) 사이에는 후속 고온 열처리 공정에서 오믹접촉 또는 쇼트키 접촉이 형성되게 된다. 이어서, 금속접촉층(20) 상에는 와이어 본딩 등과 같은 후속공정을 위해 사용되어야 하는 프로빙층(30)을 형성한다. 상기 프로빙층(30)으로는 저항이 매우 낮은 물질인 Au가 주로 사용된다. 그런 다음, 금속접촉층(20)과 상기 화합물 반도체층(10) 사이에 오믹접촉 또는 쇼트키 접촉을 형성하기 위해 고온 열처리 공정이 진행된다. 그런데, 상기한 열처리 공정의 진행 중에 프로빙층(30)을 구성하는 Au원자가 금속접촉층(20)의 하지층인 화합물 반도체층(10)으로 빠르게 열확산하여, 금속접촉층(20)의 표면을 거칠게 하거나 화합물 반도체 소자의 전기적 특성을 열화시키는 에너지 준위를 소자 내에 형성하게 된다. 이에 따라, 종래기술에서는 금속접촉층(20)과 프로빙층(30) 사이에 Au의 열확산을 차단할 수 있는 확산방지층을 게재시키는 것이 일반적이다. 더구나, 고온에서 사용되는 고온 화합물 반도체 소자 또는 사용할 때 불가피하게 고열이 발생되는 화합물 반도체 소자(예컨대, LD)의 경우에는, 오믹접촉의 형성을 위한 열처리 공정에서 뿐만 아니라 소자의 사용시에도 Au의 열확산 문제가 유발되게 된다.
종래기술에 있어서, 금속접촉층(20)과 프로빙층(30) 사이에 사용되는 확산방지층으로는 희생적 확산방지층, 충진된 확산방지층 등을 들 수 있다.
상기 희생적 확산방지층의 경우에는, 결정질로 된 Ti 또는 Pd 등의 고융점 금속으로 이루어지며, 열확산되는 Au와 반응함으로써 하지층인 화합물 반도체층(10)으로 Au가 열확산하는 것을 방지한다. 따라서, 희생적 확산방지층이 Au와 다 반응하면 더 이상 Au의 확산을 차단할 수 없게 된다. 더구나, 고융점 금속 이 Au의 열확산을 희생적 방식으로 차단할 수 있다고는 하지만, Au의 열확산을 차단할 수 있는 온도가 대략 500℃ 이하로 제한되므로 차세대 고온, 고출력 화합물 반도체 소자에 상기한 희생방지층을 적용하는데는 한계가 있다.
상기 충진된 확산방지층은 결정 사이의 그레인 바운더리에 산소 또는 질소가 충진되어 Au의 확산경로가 차단된 형태의 다결정으로 된 확산방지층을 지칭하며, 이러한 형태의 확산방지층의 일 예로는 산소분위기 하에서 고온 열처리된 TiN층을 들 수 있다. 충진된 확산방지층의 경우, 다결정만으로 된 확산방지층보다는 Au에 대한 확산방지 특성이 우수하지만, 확산방지층을 형성한 후 산소 또는 질소를 충진하기 위한 별도의 고온 열처리 공정을 진행해야 하므로 공정 상의 번거로움이 있다.
상기한 바와 같이, 희생적 또는 충진된 확산방지층은 여러가지 점에서 한계를 드러내고 있어, 차세대 화합물 반도체 소자용 확산방지층으로서 Au의 열확산 경로를 효과적으로 차단할 수 있는 비정질 구조를 기본구조로 한 확산방지층이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 비정질 구조를 기본으로 한 확산방지층을 구비한 화합물 반도체 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 화합물 반도체 소자의 제조방법을 제공하되, 상기 화합물 반도체 소자의 제조에 있어 후반 공정으로 진행되는 콘택 형성공정에서 뿐만 아니라 화합물 반도체 소자가 사용되는 고온 환경하에 서도 Au가 열확산하는 것을 효과적으로 방지할 수 있는 화합물 반도체 소자 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 화합물 반도체 소자는, 불순물이 도핑된 화합물 반도체층; 상기 화합물 반도체층 상에 구비된 금속접촉층; 상기 금속접촉층 상에 구비된 확산방지층; 및 상기 확산방지층 상에 구비된 Au를 함유하는 프로빙층을 포함하되, 상기 확산방지층의 미세구조가 비정질의 매트릭스에 결정립이 분산된 형태를 띠고, 상기 비정질은 실질적으로 천이금속의 산화물로 이루어지고 상기 결정립은 실질적으로 금속산화물로 이루어진 것을 특징으로 한다.
상기 금속접촉층과 상기 불순물 반도체층 사이에는 오믹접촉 또는 쇼트키 접촉이 형성되어 있는 것이 바람직하다.
상기 금속접촉층은 고융점 금속을 함유하는 것이 바람직하다. 예를 들어, 상기 금속접촉층은 Ti, Pd, Ni, Co 또는 Hf를 함유할 수 있다.
상기 비정질 매트릭스는 Ti, Pd, Ni, W, Pt, Ta, Mo, V, Cr, Zr 및 Bn으로 이루어진 군에서 선택된 어느 하나의 산화물을 함유하는 것이 바람직하다.
상기 결정립은 CeO2, RuO2, MgO, Al2O3, SiO2, Ga 2O3, In2O3, CaO, BaO 및 RaO로 이루어진 군에서 선택된 어느 하나의 산화물을 함유하는 것이 바람직하다.
상기 천이금속과 산소와의 결합력이 접촉물질 내의 금속과 산소의 결합력보다 큰 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 화합물 반도체 소자 제조방법은, 먼저 불순물이 도핑된 화합물 반도체층 상에 금속접촉층을 형성한다. 그런 다음, 천이금속과 금속산화물을 타겟으로 사용하는 스퍼터링 방법으로 상기 금속접촉층 상에 확산방지층을 형성한다. 이어서, 상기 확산방지층 상에 Au를 함유하는 프로핑층을 형성한다. 그리고 나서, 상기 금속접촉층과 불순물이 도핑된 화합물 반도체층 사이에 오믹접촉 또는 쇼트키 접촉을 형성하기 위해 상기 프로빙층이 형성되어 있는 결과물을 열처리한다.
상기 확산방지층은 그 미세구조가 비정질 매트릭스에 결정립이 분산된 형태를 띠고, 상기 매트릭스는 실질적으로 천이금속의 산화물로 이루어지고 상기 결정립은 금속산화물로 이루어지는 것이 바람직하다.
상기 확산방지층은 천이금속 타겟과 금속산화물 타겟을 동시에 이용하는 코스퍼터링 방법 또는 금속산화물 타겟에 천이금속 타겟을 올려 놓고 스퍼터링하는 방법에 의하여 형성될 수 있다.
상기 천이금속 타겟은 Ti, Pd, Ni, W, Pt, Ta, Mo, V, Cr, Zr 및 Bn으로 이루어진 군에서 선택된 어느 하나로 이루어진 타겟인 것이 바람직하다.
상기 금속산화물 타겟은 CeO2, RuO2, MgO, Al2O3, SiO2 , Ga2O3, In2O3, CaO, BaO 및 RaO로 이루어진 군에서 선택된 어느 하나로 이루어진 타겟인 것이 바람직하다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 화합물 반도체 소자 및 그 제조방법에 대한 바람직한 실시예들을 상세하게 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예에 한정되는 것으로 해석되어져서는 아니된다. 이하의 도면을 참조한 설명은 관련한 산업기술분야에서 평균적 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면상에서 층이나 영역들의 두께는 설명의 명확성을 위하여 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 상부에 있다라고 기재한 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제 3 의 층이 개재되어질 수 있다.
도2를 참조하면, 본 발명의 실시예에 따른 화합물 반도체 소자는 p형 또는 n형 화합물 반도체층(40) 상에 고융점 금속을 함유하는 금속접촉층(50)을 구비한다. 상기 화합물 반도체층은 GaAs, GaN 등의 화합물 반도체층(40)일 수 있다. 그리고, 상기 금속접촉층(50)은 Ni, Ti, Pd, Co 및 Hf으로 이루어진 군에서 선택된 어느 하나를 함유할 수 있다. 상기 금속접촉층(50)과 상기 p형 또는 n형 화합물 반도체층(40) 사이에는 오믹접촉 또는 쇼트키 접촉이 형성되어 있다.
상기 금속접촉층(50) 상에는 미세구조가 천이금속의 산화물로 이루어진 비정질 매트릭스에 금속산화물로 이루어진 결정립이 분산된 형태를 띠는 네트웍 구조의 확산방지층(60)이 구비된다. 상기 결정립이 비정질 매트릭스에 분산됨에 있어서는, 나노 또는 마이크로 레벨로 분산되는 것이 바람직하다. 상기 비정질 매트릭스는 천이금속의 산화물을 함유한다. 예를 들어, 상기 비정질 매트릭스는 Ti, Pd, Ni, W, Pt, Ta, Mo, V, Cr, Zr 및 Bn으로 이루어진 군에서 선택된 어느 하나의 산화물을 함유한다. 상기 결정립은 금속산화물을 함유한다. 예를 들어, 상기 결정립은 CeO2, RuO2, MgO, Al2O3, SiO2, Ga2O3, In 2O3, CaO, BaO 및 RaO로 이루어진 군에서 선택된 어느 하나를 함유한다.
상기 네트웍 구조의 확산방지층(60) 상에는 프로빙층(70)이 구비된다. 프로빙층(70)은 와이어 본딩 공정에서 Au로 된 와이어가 연결되는 부분으로, 프로빙층(70)은 Au를 함유한다.
상기 확산방지층(60)에는 결정립이 미세한 크기로 분산되어 있기는 하지만 기본적인 구조가 비정질 매트릭스로 되어 있으므로, 종래기술에 따른 희생적 또는 충진된 확산방지층(60)보다 Au의 열확산을 보다 효과적으로 방지할 수 있다. 왜냐하면, 확산방지층의 기본적인 구조가 비정질 구조로 이루어지게 되면 Au의 주요한 확산경로인 그레인 바운더리가 실질적으로 존재하지 않기 때문이다.
더구나, 상기 네트웍 구조의 확산방지층(60) 내에 함유되어 있는 천이금속은 Au와의 결합력보다는 산소와의 결합력이 강한 특성이 있다. 따라서, 본 발명의 실시예에 따른 화합물 반도체 소자는 고온에서 사용되더라도 프로빙층(70)에 함유된 Au와 확산방지층(60) 내에 함유된 천이금속이 서로 반응하는 것을 방지할 수 있다. 이에 따라, 확산방지층(60)의 기본 구조인 비정질 매트릭스를 계속 유지할 수 있게 된다. 즉, 천이금속 산화물과 금속산화물 사이에 형성되는 네트웍 구조는 천이금속과 산소와의 강한 결합력 때문에 고온까지도 유지되어 Au의 열확산을 고온까지 효 과적으로 억제할 수 있다.
상기 확산방지층(60)은, 그 내부에 함유된 천이금속의 융점이 높을 수록 Au의 열확산을 방지한다는 측면에서 바람직하다. 왜냐하면, 천이금속은 그 융점이 높을수록 결정화 온도가 높으므로, 비정질 매트릭스를 기본으로 하는 확산방지층(60)의 네트웍 구조를 보다 고온까지 유지할 수 있다. 또한, 상기 확산방지층(60)은, 그 내부에 포함된 금속산화물이 전도성 산화물일 경우가 콘택저항의 측면에서 바람직하다. 예를 들어, 확산방지층에 CeO2보다는 RuO2가 분산되어 있는 경우가 콘택저항의 측면에서 바람직하다.
이하에서는 상기한 본 발명의 실시예에 따른 화합물 반도체 소자의 제조방법을 상세하게 설명한다.
도3을 참조하면, 먼저 p형 또는 n형 화합물 반도체층(90) 상에 금속접촉층(100)을 스퍼터링 방법을 사용하여 형성한다. 상기 p형 또는 n형 화합물 반도체층(90)은 GaAs, GaN 등의 화합물 반도체층일 수 있다. 상기 금속접촉층(100)은 고융점 금속, 예컨대 Ni, Pd, Ti, Co 및 Hf으로 이루어진 군에서 선택된 어느 하나를 함유한다.
이어서, 상기 금속접촉층(100) 상에 Au에 대한 확산방지층(110)을 형성하되, 천이금속의 산화물로 이루어진 비정질 매트릭스에 금속산화물로 이루어진 결정립이 분산된 형태를 띠는 네트웍 구조로 형성한다. 바람직하게는, 상기 결정립이 나노 또는 마이크로 레벨로 비정질 매트릭스에 분산되게 한다.
보다 구체적으로, 상기 확산방지층(110)은 천이금속 타겟과 금속산화물 타겟을 동시에 이용하는 코스퍼터링(cosputtering) 방법 또는 천이금속 타겟 위에 조그만 크기의 금속산화물 타겟을 올려 놓고 스퍼터링하는 방법을 이용하여 증착한다. 그러면, 천이금속 산화물로 된 비정질 매트릭스에 나노 또는 마이크로 레벨을 가진 금속산화물의 결정립이 분산된 네트웍 구조의 확산방지층(110)이 금속접촉층(100) 상에 형성된다. 여기에서, 상기 천이금속 타겟은 Ti, Pd, Ni, W, Pt, Ta, Mo, V, Cr, Zr 및 Bn으로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있다. 그리고, 상기 금속산화물 타겟은 CeO2, RuO2, MgO, Al2O3, SiO2 , Ga2O3, In2O3, CaO, BaO 및 RaO로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있다.
계속해서, 상기 확산방지층(110) 상에 프로빙층(120)을 형성한다. 프로빙층(120)은 후속하는 와이어 본딩 공정을 위해 형성하는 것으로, Au가 함유되도록 형성한다.
상기와 같이 Au로 된 프로빙층(120)을 형성한 다음, 오믹접촉 또는 쇼트키 접촉 등과 같은 전기적 특성을 얻기 위한 열처리 공정을 수행한다. 상기 열처리 공정은 질소 분위기하에서 급속 열처리 방법으로 수행되는 것이 바람직한데, 이러한 경우 열처리 온도 및 열처리 시간은 각각 300 내지 900℃ 사이 및 30 초 정도일 수 있다.
상기한 열처리 공정이 진행되는 과정에서 확산방지층(60)은 프로빙층(70)에 함유된 Au가 확산방지층(60)의 하부로 열확산되는 것을 방지한다. 따라서, 이하에 서는 이러한 기술적 효과를 실험예를 통하여 보다 상세하게 설명하기로 한다.
구체적으로, 먼저 하지층 상에 금속접촉층으로 Pd층을 300Å정도의 두께로 형성하였다. 상기 하지층으로는 실리콘 기판과 실리콘산화층이 적층된 적층 구조물을 사용하였다. 그런 다음, 상기 금속접촉층 상에 네트웍 구조의 확산방지층을 본 발명의 실시예에 따른 방법을 적용하여 1000Å정도의 두께로 형성하였다. 상기 확산방지층으로는 Ta의 산화물이 비정질 매트릭스를 이루고 Ru의 산화물이 결정립으로 분산된 네트웍 구조로 형성하였다. 그리고 나서, Au로 된 프로빙층을 1000Å정도의 두께로 형성하였다.
상기와 같은 일련의 공정단계를 적용하여 5개의 시편을 제조한 후 각각에 대하여 시편1 내지 시편5(S1~S5)로 명명하였으며, 시편1(S1)은 기준 시편으로서 더 이상의 공정단계는 적용하지 않았다. 시편2 내지 시편5(S2~S5)에 대해서는 질소 분위기에서 급속 열처리 방법을 사용하여 열처리 공정을 진행하였다. 구체적으로, 시편2(S2), 시편3(S3), 시편4(S4) 및 시편5(S5)에 대하여 각각 500℃, 600℃, 700℃ 및 800℃에서 급속 열처리 방법을 사용하여 열처리 공정을 약 30초간 진행하였다. 그런 다음, 시편2 내지 5(S2~S5)에 대하여 면저항을 측정하고 그 결과를 도4에 도시함으로써, 열처리 온도 변화에 따른 시편2 내지 5(S2~S5)에 대한 면저항의 변화경향을 알아보았다. 아울러, 시편1(S1)의 면저항도 측정하여 그 결과는 기준값으로 삼았다.
도4를 참조하면, 상기한 실험에 있어서 500℃ 내지 800℃의 열처리 공정을 수행하였지만 시편2 내지 시편5(S2~S5)의 면저항이 시편1(S1)에 비해 크게 증가하지 않았음을 알 수 있다. 이는 하지층 상에 형성된 박막층들이 열처리 공정을 수행하는 과정에서 실질적으로 서로 반응하지 않았다는 것을 의미한다. 이로부터, 본 발명에 따른 기술적 사상을 적용하여 화합물 반도체 소자를 제조하면 800℃까지의 고온 열처리 공정을 실시한다 하더라도 하지층 상에 형성된 박막층들 사이에서 열확산에 의한 반응이 실질적으로 유발되지 않음을 알 수 있는 바, 네트웍 구조의 확산방지층이 프로빙층의 구성원소인 Au의 열확산을 효과적으로 차단하고 있음을 확인할 수 있다.
상기에서는 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하였다. 하지만, 본 발명에 따른 기술적 사상의 범위가 상기한 실시예로만 한정되는 것은 아니고, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이나 개량이 가능함은 물론이다.
본 발명에 따른 화합물 반도체 소자는 Au를 함유하는 프로빙층과 n형 또는 p형 화합물 반도체층 사이에 네트웍 구조의 확산방지층을 구비하고 있어, 고온 환경하에서 사용되더라도 프로빙층에 함유된 Au가 확산방지층의 하부로 열확산되는 것을 효과적으로 방지할 수 있다.
본 발명에 따른 화합물 반도체 소자 제조방법은 Au를 함유하는 프로빙층을 형성하기 전에 금속접촉층 상에 네트웍 구조의 확산방지층을 형성한다. 따라서, 오믹접촉 또는 쇼트키 접촉을 형성하기 위해 후반부 공정으로 수행하는 고온 열처리 공정에서 프로빙층에 함유된 Au가 확산방지층의 하부로 열확산되는 것을 효과적으로 방지하여 화합물 반도체 소자의 전기적 특성을 열화되지 못하게 한다.

Claims (12)

  1. 불순물이 도핑된 GaAs, InP, ZnSe, GaN의 화합물 반도체층; 상기 화합물 반도체층 상에 구비되어 고융점 금속을 함유하는 금속접촉층; 상기 금속접촉층 상에 구비된 확산방지층; 및 상기 확산방지층 상에 구비된 Au를 함유하는 프로빙층을 포함하되, 상기 확산방지층의 미세구조가 비정질의 매트릭스에 결정립이 분산된 형태를 띠고, 상기 비정질의 매트릭스는 실질적으로 천이금속의 산화물로 이루어지고 상기 결정립은 실질적으로 금속산화물로 이루어진 것을 특징으로 하는 화합물 반도체 소자.
  2. 제1항에 있어서,
    상기 금속접촉층과 상기 불순물 반도체층 사이에는 오믹접촉 또는 쇼트키 접촉이 형성되어 있는 것을 특징으로 하는 화합물 반도체 소자.
  3. 삭제
  4. 제1항에 있어서,
    상기 비정질의 매트릭스는 천이금속의 산화물로 이루어지되,
    Ti, Pd, Ni, W, Pt, Ta, Mo, V, Cr, Zr 또는 Bn의 산화물을 함유하고 있는 것을 특징으로 하는 화합물 반도체 소자.
  5. 제1항에 있어서,
    상기 결정립은 CeO2, RuO2, MgO, Al2O3, SiO2, Ga 2O3, In2O3, CaO, BaO 또는 RaO를 함유하고 있는 것을 특징으로 하는 화합물 반도체 소자.
  6. 제1항에 있어서,
    상기 천이금속과 산소와의 결합력이 접촉물질 내의 금속과 산소의 결합력보다 큰 것을 특징으로 하는 화합물 반도체 소자.
  7. 제1항에 있어서,
    상기 결정립은 비정질 매트릭스에 나노 또는 마이크로 레벨로 분산되어 있는 것을 특징으로 하는 화합물 반도체 소자.
  8. 불순물이 도핑된 GaAs, InP, ZnSe, GaN의 화합물 반도체층 상에 고융점 금속을 함유하는 금속접촉층을 형성하는 단계; 천이금속과 금속산화물을 타겟으로 사용하는 스퍼터링 방법으로 상기 금속접촉층 상에 확산방지층을 형성하는 단계; 상기 확산방지층 상에 Au를 함유하는 프로빙층을 형성하는 단계; 및 상기 금속접촉층과 화합물 반도체 기판 사이에 오믹접촉 또는 쇼트키 접촉을 형성하기 위해 상기 프로빙층이 형성된 결과물을 열처리하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 소자의 제조방법.
  9. 제8항에 있어서,
    상기 확산방지층은 그 미세구조가 비정질 매트릭스에 결정립이 분산된 형태를 띠고, 상기 매트릭스는 실질적으로 천이금속의 산화물로 이루어지고 상기 결정립은 금속산화물로 이루어진 것을 특징으로 하는 화합물 반도체 소자의 제조방법.
  10. 제8항에 있어서,
    상기 확산방지층은 천이금속 타겟과 금속산화물 타겟을 동시에 이용하는 코스퍼터링 방법 또는 금속산화물 타겟에 천이금속 타겟을 올려 놓고 스퍼터링하는 방법에 의하여 형성되는 것을 특징으로 하는 화합물 반도체 소자의 제조방법.
  11. 제10항에 있어서,
    상기 천이금속 타겟은 Ti, Pd, Ni, W, Pt, Ta, Mo, V, Cr, Zr 및 Bn으로 이루어진 군에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 화합물 반도체 소자의 제조방법.
  12. 제10항에 있어서,
    상기 금속산화물 타겟은 CeO2, RuO2, MgO, Al2O3, SiO2 , Ga2O3, In2O3, CaO, BaO 및 RaO로 이루어진 군에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 화합물 반도체 소자의 제조방법.
KR1020000038935A 2000-07-07 2000-07-07 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법 KR100684928B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000038935A KR100684928B1 (ko) 2000-07-07 2000-07-07 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000038935A KR100684928B1 (ko) 2000-07-07 2000-07-07 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020005272A KR20020005272A (ko) 2002-01-17
KR100684928B1 true KR100684928B1 (ko) 2007-02-20

Family

ID=19676845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000038935A KR100684928B1 (ko) 2000-07-07 2000-07-07 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100684928B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674576B1 (ko) * 2000-07-07 2007-01-25 학교법인연세대학교 p형 Ⅲ-Ⅴ족 질화물계 화합물 반도체의 도핑농도 향상방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950007157A (ko) * 1993-08-26 1995-03-21 모리시타 요이찌 박막장치 및 그 제조방법
KR20000041468A (ko) * 1998-12-22 2000-07-15 김영환 비정질실리콘막을 이용한 폴리사이드 게이트 전극 형성방법
KR20000041281A (ko) * 1998-12-22 2000-07-15 이형도 질화물계 반도체소자 및 질화물계 반도체 결정성장방법
KR20020005271A (ko) * 2000-07-07 2002-01-17 방우영 p형 Ⅲ-Ⅴ족 질화물계 화합물 반도체의 도핑농도 향상방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950007157A (ko) * 1993-08-26 1995-03-21 모리시타 요이찌 박막장치 및 그 제조방법
KR20000041468A (ko) * 1998-12-22 2000-07-15 김영환 비정질실리콘막을 이용한 폴리사이드 게이트 전극 형성방법
KR20000041281A (ko) * 1998-12-22 2000-07-15 이형도 질화물계 반도체소자 및 질화물계 반도체 결정성장방법
KR20020005271A (ko) * 2000-07-07 2002-01-17 방우영 p형 Ⅲ-Ⅴ족 질화물계 화합물 반도체의 도핑농도 향상방법

Also Published As

Publication number Publication date
KR20020005272A (ko) 2002-01-17

Similar Documents

Publication Publication Date Title
US8323999B2 (en) Gallium nitride-based III-V group compound semiconductor device and method of manufacturing the same
US6803243B2 (en) Low temperature formation of backside ohmic contacts for vertical devices
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
KR101356575B1 (ko) 반도체 기판을 금속 기판에 본딩하는 방법
CN102007576A (zh) 氮化物系半导体元件及其制造方法
KR100406247B1 (ko) 옴접촉체를제조하는방법및이러한옴접촉체를구비한반도체소자
JPH1022494A (ja) オーミック電極およびその形成方法
US6809352B2 (en) Palladium silicide (PdSi) schottky electrode for gallium nitride semiconductor devices
CN107785251B (zh) 使用热处理的阻挡层形成
KR100684928B1 (ko) 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법
US7122841B2 (en) Bonding pad for gallium nitride-based light-emitting devices
CN100524860C (zh) 半导体元件及其制造方法
Kim et al. Current conduction mechanism of Si/Ti-based ohmic contacts to n-GaN
KR20230131792A (ko) 니켈-코발트 합금/산화갈륨 기반 전력 반도체 장치 및 그 제조 방법
US20240038871A1 (en) High electron mobility transistor and method for fabricating the same
O'Mahony et al. Free-standing gallium nitride Schottky diode characteristics and stability in a high-temperature environment
US20220406898A1 (en) Gallium nitride-based compound semiconductor device
CN102511086A (zh) 氮化物系半导体元件及其制造方法
US20230387280A1 (en) High electron mobility transistor and method for fabricating the same
KR100249846B1 (ko) 열방출용 화합물반도체 에피택셜 기판
KR20000001665A (ko) 청색 발광 소자 및 그 제조방법
Tan et al. Pinning fermi level of p-GaN due to three different (Zr, Ti, and Cr) metal contact
KR100574106B1 (ko) 질화물계 발광소자 및 그 제조방법
TW202335053A (zh) 異質磊晶晶圓
KR100574101B1 (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120209

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee