JPH01282522A - アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタをスイッチング素子とした
アクティブマトリックス回路基板とその製造方法並びに
それを用いた画像表示装置に係り、特に各トランジスタ
を接続する走査線あるいは信号線の断線確率を低減し、
かつ配線の低抵抗化に好適な基板とその製造方法並びに
それを用いた画像表示装置に関する６ 〔従来の技術〕 非晶質シリコンや多結晶シリコン、ＣｄＳｅ等の半導体
薄膜を用いた薄膜トランジスタは、アクティブマトリッ
クス駆動型表示装置のスイッチング素子として注目され
ている。

第１０図に、従来より液晶表示装置用アクティブマトリ
ックス回路基板に用いられている薄膜トランジスタの一
例を断面図で示す。すなわち、ガラス板等の絶縁性基板
１上に、クロム（Ｃｒ）等の金属膜からなるゲート電極
２、シリコン窒化膜等からなるゲート絶縁膜３、非晶質
シリコン等からなる半導体膜４、クロム（Ｃｒ）やアル
ミニウム（Ａｎ）等の金属膜からなるドレイン電極５、
ソース電極６が順次形成されている。アクティブマトリ
ックス回路基板では、ゲート電極２が走査線（ゲートバ
スライン）に、ドレイン電極５が信号線（ドレインバス
ライン）に、ソース電極６が液晶セルの一方の電極とな
る表示画素電極７に接続される。この例を第１１図に示
す。同図（ａ）は平面図を、同じく同図（ｂ）は、（ａ
）におけるＡ−Ａ’の断面図を示すもので、８は走査線
を、９は信号線を、１０は層間絶縁膜を示す。この例で
は、層間絶縁膜１０とゲート絶縁膜３は、島状パターン
に別々に形成されているが、ゲート絶縁膜３を走査線と
信号線の交差部まで延ばし、層間絶縁膜１０とすること
も多い。

上記アクティブマトリックス基板の大形化、高精細化に
伴い、走査線８と信号線９の断線防止と低抵抗化が量産
上の課題となる。このため、走査線８や信号線９を選択
エツチングの可能な材料系を用いて２層以上の多層配線
とすることが多い。

しかし、この場合には、配線パターン形成のためのホト
リソグラフィー工程数が２倍以上に増加し、製造コスト
が高くなるという問題があった。

上記問題を解決するために、第１２図（ａ）にその平面
図を示すような方法が提案された。この例では、走査線
８上に、信号線９と交差する部分を除いて、信号線９と
同じ膜で構成した配線を補助走査ｍ（補助バスライン）
８′として走査線８の表面平坦部上に信号線９と同一工
程で形成し重ねている。なお、第１２図（ｂ）は同図（
ａ）のＢ−Ｂ′断面要部を示した断面図である。これに
より、ホトリソグラフィー工程数を増やさずに、走査線
の断線確率を小さくすることができる。なお、この種の
補助バスライン形成に関するものとしては、例えば特開
昭６１−１０５５８２号を挙げることができる。

〔発明が解決しようとする課題〕

上記第１２図に示したように、従来技術にて信号線９の
形成時に、同一工程で走査線８の一部表面に補助走査線
８′をも形成し、走査線８の断線を防止しようという試
みは、ホトリソグラフィーの工程数を増加させずに実施
でき有効ではあるが、次のような解決すべき技術課題が
あった。すなわち、補助走査線８′をアルミニウム等の
低抵抗材で構成し、走査線の配線抵抗を低くしようとす
ると、走査線８と補助走査ｍ８’との間の接触抵抗のた
め、配線抵抗の再現性が良くない。これは、走査線８を
設けてから、信号線９と同一工程で補助走査線８′を形
成する間に１種々の工程を経ることになりその間に走査
線８の表面が汚染され、その状態で補助走査線８′が重
ね合わせられるので、その界面の接触抵抗が大きくなっ
てしまう。

したがって、補助走査線８′を形成する前工程として、
走査線８の表面浄化処理をすれば多少改善されるが、そ
れでも低抵抗化は不十分であり、工程数の増加やその他
素子への悪影響も考慮され、その改善策が待望されてい
た。

本発明の目的は、上記課題を解決することにあり、その
第１の目的は走査線と補助走査線もしくは信号線と補助
信号線間の接触抵抗の影響を低減することにより、ホト
リソグラフィー工程数を増やすことなく、配線の低抵抗
化を十分なものとし、再現性を高めたアクティブマトリ
ックス回路基板を提供することにあり、第２の目的はそ
の製造方法を、そして第３の目的はこの回路基板を用い
た画像表示装置を提供することにある。

〔課題を解決するための手段〕

上記第１の目的は、半導体薄膜の活性層、ゲート絶縁膜
及びドレイン、ソース、ゲートの３電極から成る個々の
薄膜トランジスタのゲート間及びドレイン間をそれぞれ
第１或いは第２のバスラインで接続すると共に前記第１
のバスラインと重なり、前記第２のバスラインと接する
ことのないように前記バスラインの補助バスラインが設
けられたアクティブマトリックス基板において、前記隣
接するトランジスタ間のゲート又はドレイン同士を接続
する前記第１のバスラインに配線幅の変化する領域を設
け、前記第１のバスラインと重なる前記第１のバスライ
ンの補助バスラインが、前記第１のバスラインの配線幅
の変化する領域の少なくとも側壁の一部を被覆して成る
ことを特徴とするアクティブマトリックス回路基板によ
って達成される。

つまり、補助バスラインが重なる領域のバスラインの配
線幅を広くしたり、狭くしたり変化させることであり、
特に重要なのは、この幅の変化する領域のバスラインの
側壁の１部を少なくとも上記補助バスラインで覆うこと
である。

そして、好ましくは上記第１のバスラインをゲートバス
ラインから成る走査線とし、第２のバスラインをドレイ
ンバスラインから成る信号線とすると共に、前記第１の
バスラインと重なる上記補助バスラインが前記第２のバ
スラインと同一工程で形成される同一材質の配線導体で
構成することである。

また、上記第２のバスライン上に、ソース電極と接続す
る表示画素電極と同一の形成工程で同一材質から成る導
体補助バスラインを積層して構成することも好ましい。

上記第２の目的は、絶縁基板上に第１の導体層を形成し
、パターニングにより薄膜トランジスタ形成予定のゲー
ト電極に接続され、かつ、隣接するゲート電極間におい
て配線幅の変化する領域の設けられた走査線となる第１
のバスラインを形成する工程；前記基板上にゲート電極
を埋めるゲート絶縁膜及び薄膜半導体活性層を順次形成
する工程；次いで、パターニングによりトランジスタ形
成予定領域の前記薄膜半導体活性層を島状に残存させる
と共に前記第１のバスラインと後に形成予定の第２のバ
スラインとの交差部領域を除いて前記第１のバスライン
上の少なくとも配線幅の変化する領域上の側壁をも含め
て前記ゲート絶縁膜を除去して少なくとも配線幅の変化
する領域を含む第１のバスラインの一部を露出させる工
程；次いで、前記基板上に第２の導体層を形成し、パタ
ーニングによりドレイン電極と、それに接続された信号
線となる第２のバスラインと、ソース電極と、前記配線
幅の変化する領域を含む第１のバスラインの側壁まで被
覆され、かつ、第１、第２のバスラインの交差部領域で
切断された第１の補助バスラインとを同一工程で形成す
る工程；次いで前記基板上に第３の導体層を形成し、パ
ターニングによりソース電極に接続された表示画素電極
と少なくとも前記第２のバスライン上の補助バスライン
とを同一工程で形成する工程を具備して成ることを特徴
とするアクティブマトリックス回路基板の製造方法によ
って達成される。

そして、上記第３の目的は、上記第１の目的が達成され
たアクティブマトリックス回路基板を用い、そのソース
電極に接続された表示画素電極に対向して対向電極が設
けられると共に、前記両電極の間隙に液晶が充てん密閉
されて表示セルを構成して成ることを特徴とする画像表
示装置によって達成される。

上記のように、本発明の特徴点である補助バスラインを
第１、第２のバスラインの少なくとも一方の配線幅の変
化する領域に形成する工程は、格別工程数が増加するわ
けでなく、パターニングによる第１もしくは第２のバス
ライン形成時のマスクの形状を若干追加変更するだけで
容易に実施できる。

〔作用〕 走査線、つまりゲートバスライン上に補助走査線（補助
バスライン）を断続的に重ね合わせる場合を例に説明す
れば、走査線と補助走査線との間の接触抵抗が高いと、
電流の大部分は走査線の方を流れ、配線抵抗に対する補
助走査線の寄与は小さい６本発明者等は、製造工程によ
り、走査線を構成する金属膜の表面に変質層が形成され
、この層が回路素子の動作中にブロッキング層として働
き、一定値以上の電圧でブレークダウンすることを見い
出した。そこで、配線のエツジ部に電場の集中しやすい
ことから、走査線に意図的に配線幅を変えたエツジ部を
設け、これと補助走査線が接するようにし、配線抵抗の
大幅な低減とすぐれた再現性を確認した。これは、走査
線に設けたエツジ部に電場が集中することにより、前記
変質層を電気的にブレークダウンさせ、ここより電流が
補助走査線に流れこんだためと考えている。

本発明においては、上記の配線形成順序を逆転して、信
号線、つまりドレインバスライン上に補助信号線（補助
バスライン）を断続的に重ね合わせてもよいことは云う
までもない。

〔実施例〕

以下、実施例を用いて本発明の詳細な説明する。

実施例１ 第１の実施例を第１図〜第３図により説明する。

第１図は本発明を適用した。非晶質シリコン薄膜トラン
ジスタをスイッチング素子とするアクティブマトリック
ス回路基板の一部を示す。同図（ａ）はゲートバスライ
ンとなる走査線を中心に平面図を、同じく同図（ｂ）は
そのＡ−Ａ　’断面図を、同じく（ｃ）はＢ−Ｂ’断面
図を示す。第２図は、第１図に示したアクティブマトリ
ックス回路基板の製造プロセスの一例を、そして第３図
は配線抵抗分布を示す。

先ず、第１図（ａ）、（ｂ）、（ｃ）に従って説明する
と、本実施例では、周辺回路との接続端子部以外の領域
をゲート絶縁膜として用いる絶縁膜３で覆い、眉間＃！
縁膜１０を兼ねている６本実施例の特徴は、絶縁膜に開
口部１１１を設けて走査線８を露出させ、開口部１１１
内で走査線８の配線幅を狭くして端部１１２．１１３を
意図的に形成し、前記走査線８上に補助走査線８′を積
層した点にある。

以下、第２図により本実施例の製造工程を説明する。

（Ａ）クロム（Ｃｒ）等の′金属膜から成る第１の導体
層を、スパッタリング法を用いて透明ガラス板等の絶縁
性基板１上に成膜する。次いで、通常のホトエツチング
工程により、ゲート電極パターン２とそれに接続された
ゲートバスラインとなる走査線パターン８を同一パター
ニング工程で形成する。

（Ｂ）プラズ７ＣＶＤ法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏ
ｒ見ｅｐｏｓｉｔｉｏｎ　）により、ゲート絶縁膜や層
間絶縁膜として用いるシリコン窒化膜（ＰｌａｓＩＩｌ
ａ　５ｉｌｉｃｏｎＮｉｔｒｉｄｅ、以下Ｐ−５ｉＮ膜
と呼ぶ）３、半導体膜と層間絶縁膜として用いる非晶質
シリコン膵（ａｍｏｒｐｈｏｕｓ　５ｉｌｉｃｏｎ、以
下ａ−３ｉ膜と呼ぶ）、電極部コンタクトとして用いる
リン（Ｐ）をドーピングしたａ−３ｉ膜（ｎ　−ｔｙｐ
ｅ　　ａ　−Ｓ　ｉ、以下ｎ”ａ−５ｉ膜と呼ぶ）を、
反応室の真空を破らずに順次連続的に積層し成膜する。

（Ｃ）通常のホトリソグラフィー工程とドライエツチン
グにより、半導体膜（ａ−３ｉ膜とｎ”ａ−５ｉ膜）４
を素子分離し、薄膜トランジスタを形成するための半導
体膜アイランド４をマトリックス状に形成する。この例
では、走査線８と信号線９の交差部にもａ−８ｉ膜を残
している。

（Ｄ）通常のホトリソグラフィー工程とドライエツチン
グにより、周辺回路との接続端子部のＰ−８ｉＮ膜を除
去し、走査線８上に信号線９と交差しないように開口部
１１１を設ける。すなわち、補助走査線８′を設ける予
定部分が完全に開口するようにＰ−５ｉＮを除去する。

そして、この時、信号線９との交差部近傍における幅広
の走査線８の端部１１２．１１３が少なくとも露出する
ように開口する。

（Ｅ）基板を塩酸を含む液で洗浄した後に、スパッタリ
ング法を用いて、クロム（Ｃｒ）膜とアルミニウム（Ａ
ｍ）膜を順次成膜し、第２の導体層を形成する。

（Ｆ）通常のホトエツチング工程により、Ｃｒ膜とＡ【
膜のエツチングを行い、薄膜トランジスタのドレイン電
極５、ソース電極６、信号線９、補助走査線８′をそれ
ぞれ同一工程で形成する。この場合、ａ−８ｉ膜との接
触と配線の低抵抗化を考慮し、ＣｒとＭの２層構造とし
ている。つまり。

Ｃｒにより半導体膜４とのオーミックコンタクトを良好
にしている。次いで、ドライエツチングにより、露出し
ている半導体膜４のｎ”ａ−３ｉを除去し、下地のａ−
３ｉ（ｉＪｌ）を露出させる。このようにして薄膜トラ
ンジスタチャネル部のｎ”ａ−３ｉ膜を除去して、ｎチ
ャネル絶縁ゲート形電界効果トランジスタを形成する。

（Ｇ）次に第３の導電層として、酸化インジウム（Ｉｎ
ｚ０３）と酸化スズ（ＳｎＯ２）からなるＩＴ○膜（Ｉ
ｎｄｉｕｍ　Ｔｉｎ　０ｘｉｄｅ透明導電膜）をスパッ
タリング法等により基板全面に成膜する。

（Ｈ）通常のホトエツチング工程により、ＩＴＯ膜をエ
ツチングし、表示画素電極パターン７を形成する。もち
ろん、この電極パターン７はソース電極６と電気的に接
続するように形成する。この例では、補助走査線８′と
信号線９上にも７′、７′として透明導電膜を残存させ
積層するようになっている。特にドレインバスラインと
なる信号線９上を覆っているこの透明導電膜７′は、信
号線９の補助バスラインとなり、断線防止上好ましい。

つまり、工程数を増加させずに表示画素電極７の形成時
にこれら補助バスライン７’、７’を同一工程で、単に
バターニングのマスク形状を若干変更するだけで形成す
ることができる。

以上で、第１図に示したアクティブマトリックス回路基
板が完成する。

第３図はこのようにして作製したアクティブマトリック
ス回路基板の走査線の配線抵抗分布を示したものである
。この例では、走査線８に用いるＣｒ膜のシート抵抗は
５Ω／口、補助走査線８′に用いるＣｒとＡＭの重ね膜
のシート抵抗は０．０５Ω／口である。実戦で示した曲
線Ａが本実施例に対する結果であり、破線で示した曲線
Ｃが従来例として示した第１２図の補助走査線を有する
ものに対する結果である。なお、抵抗分布は、補助走査
線８′の設けられていないＣｒ線−層の走査線のみから
なる場合を基準（直線Ｄ）とした相対比較で示している
。従来例では、補助走査ａ８′を設けても、配線抵抗は
７０％程度しか低減せず、また抵抗値のバラつきが大き
い。それに対し、本実施例の場合には、配線幅の変化す
る走査線上に補助走査線８′を設けることにより、配線
抵抗は２３％まで低減し、そのバラつきも大変小さくな
った。この差は、本実施例において、走査線８の線幅を
補助走査線８′と接する領域で狭くしたことによって生
じた。また１本実施例では、走査線８の線幅を変化させ
ることによって生じる端部が補助走査線８′と接する領
域で２個所（１１２と１１３）存在しているが、１個所
（たとえば１１２のみ）以上あれば差し支えない。ただ
し、１個所の場合には、配線抵抗分布が少し劣化する傾
向がある。なお、同図の曲線Ｂは本発明者らの別途提案
の参考例で、・この場合には走査線８には配線幅に何ら
変化をもたせることなく−様な線幅とし、補助走査線８
′を走査ｗＡ８の側壁まで被覆した事例である。

実施例２ 第２の実施例を第４図に示す、これは非晶質シリコン薄
膜トランジスタをスイッチング素子とするアクティブマ
トリックス回路基板の一部を、前記第１図（ａ）と同様
に示した平面図である。本実施例でも１周辺回路との接
続端子部以外の領域をゲート絶縁膜として用いる絶縁膜
３で覆い、走査線８と信号線９との交差部の層間絶縁膜
１０を兼ねている。本実施例の特徴は、補助走査線８′
を重ねる領域で走査線８の線幅を狭める場合に、傾斜を
つけて、端部１１２．１１３の長さを大きくした点にあ
る１本実施例も、第１の実、施例と同じ製造プロセスを
用い、走査線８のパターニング時のマスクパターンの形
状を若干変更するだけで作製できる。本実施例の効果も
第１の実施例と同等であり、補助走査線８′と接する領
域での走査線８の線幅変化による端部（１１２，１１３
）の数が隣接するゲート電極２間に少なくとも１個所（
例えば１１２のみ）あれば差し支えない。

実施例３ 第３の実施例を第５図に示す。これは、非晶質シリコン
薄膜トランジスタをスイッチング素子とするアクティブ
マトリックス回路基板の一部を。

走査線を中心に示した平面図である１本実施例でも１周
辺回路との接続端子部以外の領域をゲート絶縁膜として
用いる絶縁膜で覆い、走査線８と信号線９との交差部の
眉間絶縁膜１０を兼ねている６本実施例の特徴は、補助
走査線８′′を重ねる領域で走査線８に線幅の局部的に
狭い場所１１４．、１１５を設けた点にある。線幅の狭
くなったところで、走査線８の端部１１２や１１３が補
助走査！！８’と、接することになる。本実施例も、第
１の実施例と同じ製造フロセスを用い、走査線８のパタ
ーニングマスクを変更するだけで３作製できる。本実施
例の効果も、第１の実施例と同等であり、補助走査線８
′を重ねる領域での走査線８での線幅の局部的に狭い場
所が隣接するゲート電極２間に少なくとも１個所あれば
差し支えない。

実施例４ 第４の実施例を第６図に示す、これは、非晶質シリコン
薄膜トランジスタをスイッチング素子とするアクティブ
マトリックス回路基板の一部を、走査線を中心に示した
平面図である０本実施例でも、周辺回路との接続端子部
以外の領域をゲート絶縁膜として用いる絶縁膜で覆い、
走査線８と信号線９との、交差部の層間絶縁膜１０を兼
ねている。

本実施例は第１の実施例と基本的に同じである。

本実施例の特徴は補助走査線８′の走査線８への重ね方
にあり、補助走査ｇｓ’の線幅を走査４！８の線幅の狭
い所より広くし、走査線８の線幅の広い所に比べて少し
狭くしている。走査線８の端部１１２や１１３の少なく
とも１部が補助走査線８′に接しているため、第１の実
施例とほぼ同等の効果がある。ただし、補助走査線８′
の抵抗が走査線８に比べて高いと、補助走査線８′の線
幅の影響が大きくなるので、このような構成では、補助
走査線８′としては、走査線８よりも低抵抗の導体を用
いることが望ましい。

実施例５ 第５の実施例を第７図に示す。これは、非晶質シリコン
薄膜トランジスタをスイッチング素子とするアクティブ
マトリックス回路基板の一部を。

走査線を中心に示した平面図である。本実施例も、第１
の実施例と基本的に同じである。本実施例の特徴は、走
査線８と補助走査線８′を積層する時の絶縁膜の開口部
の幅（走査線の場合と同じに定義する）を走査線８の線
幅の狭い部分より広く、広い部分より狭くした点にある
。走査線８の端部１１２と１１３の少なくとも１部が補
助走査Ｂ８′と接するため、第１の実施例とほぼ同等の
効果が得られる。

その他、第１や第２、第３の実施例と補助走査線の重ね
方、絶縁膜開口部の形状等の組み合わせにより５種々の
バリエーションが考えられる。

実施例６ 第６の実施例を第８図に示す。これは、非晶質シリコン
薄膜トランジスタをスイッチング素子とするアクティブ
マトリックス回路基板の一部を、走査線を中心に示した
平面図である。本実施例では、ａ−３ｉ膜４とＰ−８ｉ
Ｎ膜３とを同時にエツチングし、走査線８と信号線９と
の交差部と薄膜トランジスタ領域にのみＰ−３ｉＮ膜を
残すようにしている。この場合にも、図に示すように、
島状の半導体膜４から出た領域で走査線８の線幅を狭く
変化させて、補助走査、［８’を積層している。本実施
例では、島状半導体膜４の形成時にＰ−３ｉＮ膜を走査
線８と信号ＲＩＡ９との交差部を除き選択エツチングし
てしまう他は、第１の実施例と同じ製造プロセスで作製
できる。走査線の配線抵抗も第１の実施例と同様に低減
でき、抵抗値のバラつきも小さい。

本実施例のように、Ｐ−３ｉＮ膜を島状パターンに形成
する場合でも、補助走査線と重なり合う部分の走査線の
形状を第４図や第５図のように種々変化させることがで
きる。

実施例７ 第７の実施例を第９図に示す、これは、非晶質シリコン
薄膜トランジスタをスイッチング素子とするアクティブ
マトリックス基板の一部を、走査線を中心に示した平面
図である０本実施例は、第１の実施例と基本的に同じで
ある。第１〜第６の実施例では、補助走査線８′と重な
る領域で走査線８の線幅を狭くする方向で変化させたが
１本実施例は逆に、走査線の線幅を広くなるように変化
させたものである。この場合にも、走査線８の端部１１
２．１１３が補助走査線と接するため、配線の低抵抗化
が再現性良く行われる。製造プロセスも第１の実施例と
同じである。また、走査線８の幅を広げるのに、前記の
第２の実施例とは反対方向の傾斜をつけても良い。

以上、第１０図に示した構造の薄膜トランジスタをスイ
ッチング素子とするアクティブマトリックス回路基板の
走査線に対して本発明を適用した場合を説明してきた。

つまり、本発明は第１０図に示すような逆スタガ型の薄
膜トランジスタをスイッチング素子とするアクティブマ
トリックスの走査線に対してのみ有効であるのではなく
、スタガ型薄展トランジスタやプレーナ型薄膜トランジ
スタを用いたアクティブマトリックスの第１層配線に対
しても有効であることは云うまでもない。

上記実施例では、いずれも走査線８としてクロム（Ｃｒ
）、ゲート絶縁膜３としてＰ−５ｉＮ膜、半導体膜とし
てａ−８ｉ膜を用いている。しかし、本発明は、走査線
８としてＣｒ以外の材料（たとえば、モリブデンやタン
タル、ＩＴ○、アルミニウムなど）を、ゲート絶縁膜と
してＰ−ＳｉＮ膜以外の材料（たとえば、シリコン酸化
膜やタンタル酸化膜など）、半導体膜としてａ−５ｉ膜
以外の材料（たとえば、多結晶シリコンやＣｄＳｅなど
）を用いても差し支えない。

実施例８ 第１３図は上記実施例１による第１図に示したアクティ
ブマトリックス回路基板を用いて液晶表示装置から成る
本発明の画像表示装置を形成した実施例の要部を示した
ものである。第１３図（ａ）はその平面図を、そして第
１３図（ｂ）は断面図を示したものである。

図において、８０は実施例１の第１図に示したアクティ
ブマトリックス回路基板、２０は偏光板、２１はカラー
フィルタ、２３は透明導電膜から成る表示画素電極７の
対向電極で同じく透明導電膜から構成されているもの、
２２．２６はそれぞれ保護膜、２４は配向膜、そして２
５はその空隙に充てんされた液晶を示す。

この画像表示装置の例は、上記のような構成でカラー表
示用のものを示している。また、この表示装置は、周知
のカラー液晶表示装置の製造工程と同様にして容易に製
造することができる。

なお、実際の表示装置においては、第１３図の構成の他
に周知の画像表示駆動手段として、各種電気回路制御系
及び背面からの照明手段などが設けられるが、これらに
ついては省略した。

〔発明の効果〕

本発明によれば１例えば走査線と補助走査線との間（信
号線と補助信号線間についても同様）の接触抵抗の影響
を低減できるので、ホトリソグラフィー工程数を増やす
ことなく、配線の低抵抗化、再現性向上ができる効果が
ある。この効果は、走査線の配線抵抗が大きい程、補助
走査線の抵抗が小さい程、大である。

したがって、このような補助走査線（または補助信号線
）の形成された走査線（または信号線）を有するアクテ
ィブマトリックス、つまり薄膜半導体スイッチング素子
マトリックス回路基板を用いて構成した本発明の画像表
示装置は、低抵抗化が図られ、しかも信頼性が向上して
いることから、低消費電力、高信頼性、高歩留りを実現
することができ、この技術分野の発展に寄与するところ
多大である。

【図面の簡単な説明】

第１図（ａ）、（ｂ）、（ｃ）は本発明のアクティブマ
トリックス回路基板の一実施例を示した平面図と断面図
、第２図は第１図の製造プロセスのフローチャート、第
３図は第１図による発明の効果を示す配線抵抗分布曲線
図、第４図〜第９図は本発明の他のアクティブマトリッ
クス回路基板の実施例を示す平面図、第１０図は薄膜ト
ランジスタの断面図、第１１図（ａ）、（ｂ）は従来例
の平面図と断面図、第１２図（ａ）、（ｂ）は、同じく
異なる従来例の平面図と断面図、第１３゛図（ａ）。 （ｂ）は本発明の画像表示装置の一実施例を示した平面
図と断面図である。 図において、 １・・・絶縁性基板　　　　２・・・ゲート電極３・・
・ゲート絶縁膜　　　４・・・半導体膜５・・・ドレイ
ン電極　　　６・・・ソース電極７・・・表示画素電極
　　　８・・・走査線８′・・・補助走査線　　　９・
・・信号線ｌＯ・・・層間絶縁膜　　　　１１１・・・
開口部１１２．１１３・・・走査線の端部側壁２０・・
・偏光板　　　　　　２１・・・カラーフィルタ２２．
２６・・・保護膜　　　　２３・・・対向電極２４・・
・配向膜　　　　　　２５・・・液晶代理人弁理士　　
中　村　純之助 第３図

Claims (1)

1. 【特許請求の範囲】 １、半導体薄膜の活性層、ゲート絶縁膜及びドレイン、
   ソース、ゲートの３電極から成る個々の薄膜トランジス
   タのゲート間及びドレイン間をそれぞれ第１或いは第２
   のバスラインで接続すると共に前記第１のバスラインと
   重なり、前記第２のバスラインと接することのないよう
   に前記バスラインの補助バスラインが設けられたアクテ
   ィブマトリックス基板において、前記隣接するトランジ
   スタ間のゲート又はドレイン同士を接続する前記第１の
   バスラインに配線幅の変化する領域を設け、前記第１の
   バスラインと重なる前記第１のバスラインの補助バスラ
   インが、前記第１のバスラインの配線幅の変化する領域
   の少なくとも側壁の一部を被覆して成ることを特徴とす
   るアクティブマトリックス回路基板。 ２、上記第１のバスラインをゲートバスラインから成る
   走査線とし、第２のバスラインをドレインバスラインか
   ら成る信号線とすると共に、前記第１のバスラインと重
   なる上記補助バスラインが前記第２のバスラインと同一
   工程で形成される同一材質の配線導体から成ることを特
   徴とする請求項１記載のアクティブマトリックス回路基
   板。 ３、上記第２のバスライン上に、ソース電極と接続する
   表示画素電極と同一の形成工程で同一材質から成る導体
   補助バスラインを積層して成ることを特徴とする請求項
   ２記載のアクティブマトリックス回路基板。 ４、絶縁基板上に第１の導体層を形成し、パターニング
   により薄膜トランジスタ形成予定のゲート電極に接続さ
   れ、かつ、隣接するゲート電極間において配線幅の変化
   する領域の設けられた走査線となる第１のバスラインを
   形成する工程；前記基板上にゲート電極を埋めるゲート
   絶縁膜及び薄膜半導体活性層を順次形成する工程；次い
   で、パターニングによりトランジスタ形成予定領域の前
   記薄膜半導体活性層を島状に残存させると共に前記第１
   のバスラインと後に形成予定の第２のバスラインとの交
   差部領域を除いて前記第１のバスライン上の少なくとも
   配線幅の変化する領域上の側壁をも含めて前記ゲート絶
   縁膜を除去して少なくとも配線幅の変化する領域を含む
   第１のバスラインの一部を露出させる工程；次いで、前
   記基板上に第２の導体層を形成し、パターニングにより
   ドレイン電極と、それに接続された信号線となる第２の
   バスラインと、ソース電極と、前記配線幅の変化する領
   域を含む第１のバスラインの側壁まで被覆され、かつ、
   第１、第２のバスラインの交差部領域で切断された第１
   の補助バスラインとを同一工程で形成する工程；次いで
   前記基板上に第３の導体層を形成し、パターニングによ
   りソース電極に接続された表示画素電極と少なくとも前
   記第２のバスライン上の補助バスラインとを同一工程で
   形成する工程を具備して成ることを特徴とするアクティ
   ブマトリックス回路基板の製造方法。 ５、請求項１、２もしくは３記載のアクティブマトリッ
   クス回路基板のソース電極に接続された表示画素電極に
   対向して対向電極が設けられると共に、前記両電極の間
   隙に液晶が充てん密閉されて表示セルを構成して成るこ
   とを特徴とする画像表示装置。