JP4742320B2

JP4742320B2 - アクティブ型液晶表示パネル

Info

Publication number: JP4742320B2
Application number: JP2007249060A
Authority: JP
Inventors: 伸一下牧; 栄一尾中
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-11-24
Filing date: 2007-09-26
Publication date: 2011-08-10
Anticipated expiration: 2020-06-07
Also published as: JP2008028417A

Description

この発明はアクティブ型液晶表示パネルに関する。

図５は従来のアクティブ型液晶表示パネルの一例の一部（一画素領域分）の平面図を示し、図６はそのＸ−Ｘ線に沿う要部断面図（液晶および対向電極基板は省略）を示したものである。この液晶表示パネルを製造する場合には、まず、図７に示すように、ガラス基板１の上面の所定の箇所にＡｌまたはＡｌ合金からなるゲート電極２、ゲートライン（走査線）３（図５参照）および補助容量電極４（図５参照）を形成し、その上面全体に窒化シリコンからなるゲート絶縁膜５を成膜する。次に、ゲート絶縁膜５の上面のデバイスエリアに真性アモルファスシリコンからなる半導体膜６を形成し、半導体膜６の上面の所定の箇所に窒化シリコンからなるチャネル保護膜７を形成し、チャネル保護膜７の上面両側およびその両側における半導体膜６の上面にＮ型アモルファスシリコンからなるＮ型半導体膜８Ｄ、８Ｓを形成する。次に、ゲート絶縁膜５およびＮ型半導体膜８Ｓの上面の所定の箇所にＩＴＯ（インジウム−錫酸化物）からなる画素電極９を形成する。

次に、上面全体にＣｒ膜１１、ＡｌまたはＡｌ合金からなるＡｌ系金属膜１２および保護用Ｃｒ膜１３を連続して成膜する。次に、保護用Ｃｒ膜１３の上面の所定の箇所に、ドレイン電極、ドレインライン（信号線）およびソース電極を形成するためのレジスト膜１４を形成する。この場合、保護用Ｃｒ膜１３は、レジスト現像時に現像液の作用によってＩＴＯからなる画素電極９とＡｌ系金属膜１２とが電池反応により腐食しないようにするためのものである。次に、図８に示すように、レジスト膜１４をマスクとしてウェットエッチングを行うことにより、保護用Ｃｒ膜１３およびＡｌ系金属膜１２の不要な部分を除去する。次に、レジスト膜１４を剥離する。次に、Ａｌ系金属膜１２をマスクとしてウェットエッチングを行うことにより、Ｃｒ膜１１の不要な部分を除去するとともに、保護用Ｃｒ膜１３を剥離する。

すると、図５および図６に示すように、Ｎ型半導体膜８Ｄおよびゲート絶縁膜５の上面の所定の箇所にＣｒ膜１１ＤおよびＡｌ系金属膜１２Ｄからなるドレイン電極１５およびドレインライン１６が形成される。また、Ｎ型半導体膜８Ｓおよび画素電極９の上面の所定の箇所にＣｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７が形成される。そして、ゲート電極２、半導体膜６、Ｎ型半導体膜８Ｄ、８Ｓ、ドレイン電極１５、ソース電極１７により、スイッチング素子としての薄膜トランジスタ１８が構成されている。

ところで、上記従来の液晶表示パネルの製造方法では、Ｃｒ膜１１の不要な部分を除去するとともに、保護用Ｃｒ膜１３を剥離するとき、ＩＴＯからなる画素電極９とソース電極１７形成用のＣｒ膜１１Ｓとが接続されているので、Ｃｒエッチャント中におけるＩＴＯ−Ｃｒ系の電池反応により、図９に示すように、ソース電極１７形成用のＣｒ膜１１Ｓのサイドエッチングが激しく進行してしまう。このような場合には、ソース側におけるコンタクト特性が劣化し、薄膜トランジスタ１８のオン電流が低下してしまうという問題があった。また、最悪の場合には、ソース電極１７形成用のＡｌ系金属膜１２Ｓが剥がれてしまい、歩留低下の一要因となってしまうという問題があった。この発明の課題は、ソース電極形成用のＣｒ膜のサイドエッチング量を低減することである。

請求項１に記載の発明は、ＩＴＯからなる画素電極上に、当該画素電極と電気的に接続されたソース電極が形成されているアクティブ型液晶表示パネルにおいて、前記ソース電極は、Ｃｒからなる保護金属膜と前記保護金属膜上に形成されたＡｌ系金属膜からなり、前記画素電極の平面の面積をＳ ₁ とし、前記保護金属膜の周囲面の面積をＳ ₂ としたとき、Ｓ ₁ ／Ｓ ₂ の値が１５０００以下となっており、前記Ａｌ系金属膜をマスクとしてウェットエッチングにより前記保護金属膜がパターニングされることで、前記保護金属膜のエッジが前記Ａｌ系金属膜のエッジよりも０．５〜１．０μｍだけ後退していることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記Ｓ₁／Ｓ₂の値が７０００以下となるようにしたことを特徴とするものである。

この発明によれば、薄膜トランジスタのオン電流が低下しにくいようにすることができる。また、ソース電極形成用のＡｌ系金属膜が剥がれにくいようにすることができ、歩留を向上させることができる。

図１はこの発明の一実施形態におけるアクティブ型液晶表示パネルの一部の平面図を示したものである。この図において、図５と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示パネルにおいて、図５に示す従来の場合と異なる点は、Ｃｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７を、少なくとも、画素電極９の図１の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜５の上面に形成した点である。

すなわち、ソース電極１７は、図６に示すように、半導体膜６上にＮ型半導体膜８Ｓを介して形成された第１ソース電極部と、図１に示すように、画素電極９上に形成された第２ソース電極部と、画素電極９の図１の下辺部（薄膜トランジスタ１８側の一辺）に沿ってほぼＬ字状に形成された第３ソース電極部とからなっている。この場合、第２ソース電極部の図１の左右方向の幅は第１ソース電極部の同方向の幅よりも広くなっている。

このように、この液晶表示パネルでは、Ｃｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７を、少なくとも、画素電極９の図１の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜５の上面に形成しているので、Ｃｒ膜１１Ｓの平面の面積が大きくなり、ひいてはＣｒ膜１１Ｓの周囲面の面積（周囲長×膜厚）も大きくなる。そして、このＣｒ膜１１Ｓの周囲面の面積の増大により、次に説明するように、Ｃｒ膜１１Ｓのサイドエッチング量を低減することができる。

次に、Ｃｒ膜１１Ｓのサイドエッチング量を低減することができる理由について説明する。まず、図８を参照して説明すると、Ｃｒ膜１１の不要な部分を除去するとともに、保護用Ｃｒ膜１３を剥離するとき、ＩＴＯからなる画素電極９とソース電極１７形成用のＣｒ膜１１Ｓとが接続されているので、Ｃｒ膜１１Ｓ側で酸化反応、画素電極９側で還元反応が生じ、Ｃｒ膜１１Ｓ側に負の電位、画素電極９側に正の電位が生じる。そして、この電位により、Ｃｒ膜１１Ｓのエッチレートが非常に早くなる。このＣｒ膜１１Ｓのエッチレートの早さは、Ｃｒ膜１１Ｓ側での酸化反応による単位面積当たりの電荷量に依存する。

そこで、Ｃｒ膜１１Ｓのエッチレートの早さを抑えるには、Ｃｒ膜１１Ｓ側の反応面積を大きくして単位面積当たりの電荷量を減らすことが考えられる。そして、画素電極９の平面の面積をＳ₁とし、Ｃｒ膜１１Ｓの周囲面の面積をＳ₂とし、Ｓ₁／Ｓ₂の値を変えて、Ｃｒ膜１１Ｓのサイドエッチング量を調べたところ、図２に示す結果が得られた。ここで、一例として、画素電極９の平面の面積Ｓ₁を２００μｍ×１００μｍ＝２００００μｍ²とし、Ｃｒ膜１１Ｓの周囲面の面積Ｓ₂を周囲長×膜厚＝４０μｍ×０．０２５μｍ（２５０Å）＝１μｍ²とした場合、Ｓ₁／Ｓ₂の値は２００００となる。そして、図２から明らかなように、Ｃｒ膜１１Ｓのサイドエッチング量（μｍ）はＳ₁／Ｓ₂の値が小さくなるほど低減している。

一方、薄膜トランジスタ１８のチャネル幅が５μｍでＣｒ膜１１Ｓのサイドエッチング量が１．０μｍであると、オン電流が１０％程度低下し、サイドエッチング量が１．５μｍであると３０％程度以上低下する。したがって、Ｃｒ膜１１Ｓのサイドエッチング量は１．０μｍ程度以下に抑えることが好ましい。そこで、Ｓ₁／Ｓ₂の値を１５０００程度とすると、Ｃｒ膜１１Ｓのサイドエッチング量を１．０μｍ程度に抑えることができる。また、Ｓ₁／Ｓ₂の値を７０００程度以下とすると、Ｃｒ膜１１Ｓのサイドエッチング量を０．６μｍ程度以下に抑えることができる。

したがって、上述したように、Ｃｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７を画素電極９の図１の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜５の上面に形成すると、Ｃｒ膜１１Ｓの周囲面の面積が大きくなるので、Ｃｒ膜１１Ｓのサイドエッチング量を低減することができる。この結果、ソース側におけるコンタクト特性が劣化しにくいようにすることができ、ひいては薄膜トランジスタ１８のオン電流が低下しにくいようにすることができる。また、ソース電極１７形成用のＡｌ系金属膜１２Ｓが剥がれにくいようにすることができ、歩留を向上させることができる。

なお、Ｃｒ膜１１Ｓの平面の面積を大きくして周囲面の面積を大きくすればよいので、平面の面積を大きくするためのＣｒ膜１１Ｓの形成位置は特に限定されないが、上記実施形態のように、画素電極９の図１の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜５の上面に形成すると、開口率が低下しないようにすることができる。

また、上記実施形態では、ソース電極１７を１つの連続したものとして形成した場合について説明したが、これに限らず、ソース電極とダミーソース電極とに分離して形成するようにしてもよい。例えば、図３に示すこの発明の他の実施形態のように、画素電極９の図３における下辺部の左側の上面およびその近傍にＣｒ膜１１ＳおよびＡｌ系金属膜１２ＳからなるほぼＴ字状のソース電極１７Ａを形成し、画素電極９の図３における下辺部の右側の上面にＣｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなる直線状のダミーソース電極１７Ｂを形成するようにしてもよい。

また、図４に示すこの発明のさらに他の実施形態のように、画素電極９の図４における下辺部の左側の上面およびその近傍にＣｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７Ａを形成し、画素電極９の図４における上辺部の所定の箇所の上面にＣｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるダミーソース電極１７Ｂを形成するようにしてもよい。この場合、ダミーソース電極１７Ｂは、画素電極９の図４における上辺部下に設けられた補助容量電極４上に設けられている。このため、開口率が低下しないようにすることができる。

なお、限定する訳ではないが、Ｃｒ膜とＡｌ系金属膜とにより形成されたソース電極および該ソース電極とは分離されたダミーソース電極は、各画素電極の周辺部を覆って形成される遮光膜下に設けることにより開口部の低減を抑えることができる。また、上記実施形態では、ソース電極およびダミーソース電極をＣｒ膜とＡｌ膜の２層積層構造の場合で説明したが、この発明はＣｒ膜上のＡｌ膜の上にさらにＣｒ膜を形成した３層積層の場合は勿論、４層以上の場合にも適用可能である。また、Ｃｒ膜に限らず、Ｍｏ、Ｗ等のＡｌ膜よりも酸化還元電位が高い金属膜に対してすべて適用することができるものである。

この発明の一実施形態におけるアクティブ型液晶表示パネルの一部の平面図。Ｃｒ膜のサイドエッチング量とＣｒ膜の周囲面の面積および画素電極の平面の面積との関係を説明するために示す図。この発明の他の実施形態におけるアクティブ型液晶表示パネルの一部の平面図。この発明のさらに他の実施形態におけるアクティブ型液晶表示パネルの一部の平面図。従来のアクティブ型液晶表示パネルの一例の一部の平面図。図５のＸ−Ｘ線に沿う要部断面図。図５および図６に示す液晶表示パネルの製造に際し、所定の工程を示す断面図。図７に続く工程を示す断面図。従来の問題点を説明するために示す断面図。

符号の説明

９画素電極
１１Ｄ、１１ＳＣｒ膜
１２Ｄ、１２ＳＡｌ系金属膜
１５ドレイン電極
１７、１７Ａソース電極
１７Ｂダミーソース電極
１８薄膜トランジスタ

Claims

ＩＴＯからなる画素電極上に、当該画素電極と電気的に接続されたソース電極が形成されているアクティブ型液晶表示パネルにおいて、
前記ソース電極は、Ｃｒからなる保護金属膜と前記保護金属膜上に形成されたＡｌ系金属膜からなり、
前記画素電極の平面の面積をＳ ₁ とし、前記保護金属膜の周囲面の面積をＳ ₂ としたとき、Ｓ ₁ ／Ｓ ₂ の値が１５０００以下となっており、
前記Ａｌ系金属膜をマスクとしてウェットエッチングにより前記保護金属膜がパターニングされることで、前記保護金属膜のエッジが前記Ａｌ系金属膜のエッジよりも０．５〜１．０μｍだけ後退していることを特徴とするアクティブ型液晶表示パネル。
前記Ｓ ₁ ／Ｓ ₂ の値が７０００以下となるようにしたことを特徴とする請求項１に記載のアクティブ型液晶表示パネル。