JP3802092B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3802092B2 JP3802092B2 JP30654994A JP30654994A JP3802092B2 JP 3802092 B2 JP3802092 B2 JP 3802092B2 JP 30654994 A JP30654994 A JP 30654994A JP 30654994 A JP30654994 A JP 30654994A JP 3802092 B2 JP3802092 B2 JP 3802092B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- liquid crystal
- electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Description
【産業上の利用分野】
本発明は、マスク枚数の削減プロセスを可能にした液晶表示装置に関し、特に、ゲートAlのラテラルヒロックによるゲート・ソース間及びゲート・ドレイン間のショートを防止することにより、歩留まりを向上した液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は小型、薄型、低消費電力などの利点があり、OA機器、AV機器などの分野で実用化が進んでいる。特に、スイッチング素子として、薄膜電界効果トランジスタ(以下、TFTと略す)を用いたアクティブマトリクス型は、線順次走査駆動により、原理的にデューティ比100%のスタティック駆動をマルチプレクス的に行うことができ、高精細、高コントラスト比の動画表示を可能にしている。
【0003】
アクティブマトリクス型液晶表示装置は、基板上に複数形成された液晶駆動用の画素電極にそれぞれTFTを接続形成し、液晶層を介する対向位置に配された基板上の共通電極との対向部分で画素容量が形成され、各画素容量に異なる電圧を印加して保持させる構成になっている。液晶は各画素容量に形成された電界に従って配向状態が変化し、透過光を変調し、これらの変調光の巨視的な合成により、表示画面を作り出す。
【0004】
図1はこのような液晶表示装置の表示画素部の平面図であり、図2は同じく断面図である。ガラスなどの透明な基板(10)上には、TFTを覆う領域にCrの遮光層(11)が形成されている。遮光層(11)を覆う全面にはSiO2が積層されて層間絶縁層(12)とされ、層間絶縁層(12)上には、ITOにより画素電極(13P)及び画素電極(13P)の周辺にドレインライン(13L)が形成されている。画素電極(13P)とドレインライン(13L)の互いに近接された部分はそれぞれソース及びドレイン電極(13S,13D)とされている。ドレインライン(13L)に交差する方向には、下層にa−Si(14)とSiNXのゲート絶縁層(15)を配したゲートライン(16L)が形成され、一部がゲート電極(16G)としてソース及びドレイン電極(13S,13D)上に乗せられてTFTを構成している。また、a−Si(14)と、ソース及びドレイン電極(13S,13D)との間には、N+型にドーピングされたa−Si(14N)が介在され、TFTのオーミックコンタクトを形成している。
【0005】
ここで挙げた構造はゲート電極(16G)をa−Si(14)よりも上層に配した正スタガー型であり、このようなTFTのアレイ基板は、第1に、遮光層(11)を形成するCrのエッチング工程、第2に、ソース・ドレイン電極配線(13)を形成するITOのエッチング工程、第3に、ゲート電極配線(16)及びTFTを形成するAl、a−Si及びSiNXのエッチング工程の合計3回のフォトエッチ工程により製造される。
【0006】
【発明が解決しようとする課題】
このように正スタガー型TFTを用いたTFTアレイ基板は、3回のフォトリソグラフィー工程で製造が可能であるため、製造コストが低い。しかし、ゲート絶縁層(15)がゲート電極配線(16)と同じパターンに形成されているため、以下のような問題を招いていた。
【0007】
まず、ソース・ドレイン電極配線(13)が露出されているため、ゲート絶縁層(15)を挟んだ上層のゲート電極配線(16)との交差部では、ゲート絶縁層(15)の膜厚分の離間によって絶縁されているのみとなっている。一方、ゲート電極配線(16)の材料としては、低抵抗のAlが適しているが、Alは耐熱性が低く、棒状に突起した、いわゆるヒロックが生じる。ヒロックは高温工程により更に成長し、1μmにもなる。一方、ゲート絶縁層(15)の膜厚は0.3〜0.5μm程度であるため、ゲート電極配線(16)のAlパターンの側壁から横方向へヒロック(ラテラルヒロック)が生じた場合、ゲート絶縁層(15)の膜厚分の離間だけでは防ぎ切れず、ラテラルヒロックが下層のソース・ドレイン電極配線(13)にまで達することが起こる。
【0008】
特に、TFTアレイ基板と対向基板との間隙には、基板間距離を一定に保つために、フィラーが散布されているが、このフィラーがラテラルヒロックの発生部分に当ると、物理的にラテラルヒロックが下層のソース・ドレイン電極配線(13)に押しつけられ、ゲート・ソース間及びゲート・ドレイン間のショートにつながる。このようなゲート・ソース間のショートは点欠陥となり、ゲート・ドレイン間のショートは線欠陥となって表示品位を悪化させる。
【0009】
このようなAlのヒロックは、150℃以上になると発生するが、現行製造プロセスでは、ゲート電極配線(16)の形成以降、配向膜となるポリイミドの成膜工程、及び、パッシベーション膜の成膜などで、200℃程度の工程があり、ヒロックの発生は避けられない。
一方、このようなヒロックの発生を抑える方法として、Alの薄膜化がある。即ち、ゲート電極配線(16)を成すAlの膜厚を500Å以下とすることにより、ヒロックを無くすことができる。この場合、3000Å膜厚のMoなどとの積層構造を取ることにより、断線対策とするが、比抵抗でMoはAlの5倍程度あり、配線抵抗の点で大型化には不向きである。
【0010】
【課題を解決するための手段】
本発明はこの課題を解決するために成されたもので、
基板上に複数形成された液晶駆動用の画素電極と、該各画素電極の間に形成されたドレインラインと、前記画素電極の一部であるソース電極と、前記ドレインラインの一部であるドレイン電極と、前記画素電極の間で前記ドレインラインに交差して形成されたゲートラインと、前記ソース電極と前記ドレイン電極上に半導体層、絶縁層、及び、前記ゲートラインと一体のゲート電極が同一形状で積層されてなる薄膜トランジスタとを有する液晶表示装置において、
前記ゲートライン及び前記ゲート電極はAlにNdを少量含有した合金により形成されている構成とした。
【0011】
【作用】
本発明の構成で、ゲート電極配線の形成材料として、Ndを少量含有したAlを用いることにより、耐熱性が高まり、高温工程においてもヒロックの発生が抑えられる。このため、絶縁層をゲート電極配線と同じ形状にした構造で、ゲート電極配線とソース・ドレイン電極配線が交差する部分において、両電極配線が絶縁層の膜厚によって離間されたのみであっても、ヒロックによって両電極配線がショートすることが無くなる。
【0012】
【実施例】
続いて、本発明の実施例を図1及び図2を参照しながら説明する。
ガラスなどの透明な基板(10)上に、Crのスパッタリングとフォトエッチにより厚さ3000Å程度の遮光層(11)が形成ており、遮光層(11)を覆う全面にはCVDにより5000ÅのSiO2が積層され、層間絶縁層(12)とされている。遮光層(11)は、TFTの形成予定の領域を覆っている。
【0013】
層間絶縁層(12)上には、スパッタリングによりITOを1500Åの厚さに成膜し、フォトエッチにより液晶駆動用の画素電極(13P)、画素電極(13P)の周辺にドレインライン(13L)、及び、画素電極(13P)と一体のソース電極(13S)、ドレインライン(13L)と一体のドレイン電極(13D)に形成されている。
【0014】
画素電極(13P)の周辺、ドレインライン(13L)に交差する位置には、下層にa−Si(14)及びSiNXのゲート絶縁層(15)を配したゲートライン(16L)が形成され、一部がソース及びドレイン電極(13S,13D)上に乗せられて、a−Si(14)、ゲート絶縁層(15)及びゲート電極(16G)が同じパターンで積層されたTFTを構成している。
【0015】
ゲート電極(16G)及びゲートライン(16L)は、Alに2wt.%のNdを含有させたAl−Nd合金により形成されている。a−Si及びSiNXは プラズマCVDにより真空を破ることなくそれぞれ3000Å及び5000Åの厚さに連続で成膜され、これに続いて、Al−Ndがスパッタリングにより3000Åの厚さに成膜され、これらの3層が、同じパターンのマスクを用いてエッチングされている。
【0016】
a−Si(14)とソース電極(13S)及びドレイン電極(13D)との間にはN+a−Si(14N)が介在され、TFTのオーミック特性を得ている。N+a−Si(14N)は、スパッタリング時にITOに含有させた燐を、プラズマCVDによりa−Siを成膜する際に反応させて界面にN+型の薄膜を形成したものである。
【0017】
本発明では、ゲート電極配線(16)の材料としてAlに2wt.%のNdを含有させたAl−Nd合金により形成している。Al−Ndは耐熱性が高く、高温プロセスによってもヒロックが発生しにくい。このため、a−Si(14)とゲート絶縁層(15)をゲート電極配線(16)と同じパターンで形成して、コストを低下させた3枚マスク構造において、ゲート電極配線(16)とドレイン電極配線(13)が、ゲート絶縁層(15)の膜厚による離間のみで交差する部分でも、ゲート電極配線(16)のヒロックによって両電極配線(13,16)がショートすることがなくなる。
【0018】
図3に、ゲート電極配線(16)に各種のメタルを用い、TFTアレイ基板の完成後にベーキングを行って、ヒロックの発生数を調べた実験結果を示す。実験は、ゲートメタルとして本発明の厚さ3000ÅのAl−Nd(2wt.%)を用いた場合の、ヒロック密度を示した。また、比較例として純粋なAl(p−Al)を成膜直後にアニールを行ったものを用いた場合、及び、薄膜化Al(t−Al)を使って厚さ500Å/3000ÅのAl/Moを用いた場合も同様に示した。図のa,b,cのグラフはp−Alについて成膜後のアニール温度をそれぞれ180℃、190℃ 200℃にした場合を示している。図より、Al−Ndは、300℃以下では全くヒロックが発生せず、このような温度範囲内のプロセスでは、ゲート電極配線(16)としてAl−Ndを用いることにより、ヒロックによるゲート・ソース間及びゲート・ドレイン間のショートはほぼ完全に防がれることがわかる。また、t−Alも同様にヒロックの発生が抑えられているが、前述の如く、配線抵抗の点で難があるため、特に大型化に対しては実用には不向きである。これに対して、p−Alは、ヒロックが発生しており、成膜後のアニール温度に依存して発生数が変化している。即ち、より高い温度でアニールを行うことによりグレインの生成が促進され、膜質が向上されてヒロックの発生数が減少する。しかし反面、ヒロックの成長をも促進することになり、ソース・ドレイン電極配線(13)への到達確率が上昇するので、結果的には、ショートの減少にはつながらない。また特に、ヒロックの発生数を十分に減らすことでショートの発生確率を低下させるためには、Alのアニール温度を相当に高くすることが要される。しかし、本願に係る構造においては、ゲートAlの成膜時にはa−Siが既に形成されているので、アニール温度の上昇は、即、a−Siの劣化、あるいはTFTの特性変化などを招くことになるので実用化は不可能である。
【0019】
以上の考察より、ゲート電極配線(16)の形成材料としてAlに2wt.%のNdを含有させたAl−Nd合金を用いることにより、a−Si(14)とゲート絶縁層(15)をゲート電極配線(16)と同じパターンで形成して製造プロセスを削減した3枚マスク構造で、ゲート電極配線(16)とドレイン電極配線(13)が、ゲート絶縁層(15)の膜厚分の離間のみで交差する部分においても、ヒロックによって両電極配線(13,16)がショートすることが無くなり、歩留まりが向上する。
【0020】
【発明の効果】
以上の説明から明らかな如く、正スタガー型TFTを用いた液晶表示装置において、ゲート電極配線材料として、Ndを含有したAlを用いて耐熱性を向上したことにより、ヒロックの発生が抑えられた。これにより、ゲート電極配線とソース・ドレイン電極配線が、ゲート電極配線と同一形状の絶縁層の膜厚分の離間のみで絶縁された構造において、ヒロックによる両電極配線の短絡が防がれ、歩留まりが向上した。
【図面の簡単な説明】
【図1】液晶表示装置の画素部の平面図である。
【図2】液晶表示装置の画素部の断面図である。
【図3】本発明の作用効果を示す特性図である。
【符号の説明】
10 基板
11 遮光層
12 層間絶縁膜
13 ソース・ドレイン電極配線
14 a−Si
15 ゲート絶縁層
16 ゲート電極配線
Claims (2)
- 基板上に複数形成された液晶駆動用の画素電極と、該各画素電極の間に形成されたドレインラインと、前記画素電極の一部であるソース電極と、前記ドレインラインの一部であるドレイン電極と、前記画素電極の間で前記ドレインラインに交差して形成されたゲートラインと、前記ソース電極と前記ドレイン電極上に半導体層、絶縁層、及び、前記ゲートラインと一体のゲート電極が同一形状で積層されてなる薄膜トランジスタとを有する液晶表示装置において、
前記ゲートライン及び前記ゲート電極はAlにNdを少量含有した合金により形成されていることを特徴とする液晶表示装置。 - 前記合金は、Alに約2wt.%のNdが含有されていることを特徴とする請求項1 に記載の液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30654994A JP3802092B2 (ja) | 1994-12-09 | 1994-12-09 | 液晶表示装置 |
US08/499,633 US5691782A (en) | 1994-07-08 | 1995-07-07 | Liquid-crystal display with inter-line short-circuit preventive function and process for producing same |
KR1019950047656A KR100343077B1 (ko) | 1994-12-09 | 1995-12-08 | 배선간쇼트회로방지기능을갖는액정표시장치및그제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30654994A JP3802092B2 (ja) | 1994-12-09 | 1994-12-09 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08160458A JPH08160458A (ja) | 1996-06-21 |
JP3802092B2 true JP3802092B2 (ja) | 2006-07-26 |
Family
ID=17958383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30654994A Expired - Lifetime JP3802092B2 (ja) | 1994-07-08 | 1994-12-09 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3802092B2 (ja) |
KR (1) | KR100343077B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100421901B1 (ko) * | 1998-12-10 | 2004-04-17 | 엘지.필립스 엘시디 주식회사 | 반사형액정표시장치의반사판 |
KR100640048B1 (ko) * | 1999-12-17 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
KR20200137070A (ko) | 2019-05-28 | 2020-12-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
-
1994
- 1994-12-09 JP JP30654994A patent/JP3802092B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-08 KR KR1019950047656A patent/KR100343077B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100343077B1 (ko) | 2002-12-26 |
JPH08160458A (ja) | 1996-06-21 |
KR960024590A (ko) | 1996-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7205570B2 (en) | Thin film transistor array panel | |
US6338989B1 (en) | Array substrate for use in liquid crystal display device and method of manufacturing the same | |
US8440483B2 (en) | Method of fabricating array substrate | |
KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US20050104128A1 (en) | Channel-etch thin film transistor | |
US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
KR101454190B1 (ko) | 어레이 기판 및 이의 제조방법 | |
KR20100130490A (ko) | 어레이 기판 및 이의 제조방법 | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
JP2001313397A (ja) | 半導体装置およびその作製方法 | |
JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
JPH01217325A (ja) | 液晶表示装置 | |
US9123820B2 (en) | Thin film transistor including semiconductor oxide layer having reduced resistance regions | |
WO2020140357A1 (en) | Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor | |
JP6501514B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
US11721704B2 (en) | Active matrix substrate | |
JPH09160509A (ja) | アクティブマトリクス基板及びその製造方法 | |
JP4076164B2 (ja) | アクティブマトリックス基板の製造方法 | |
JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
JP3802092B2 (ja) | 液晶表示装置 | |
JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |