JP2001313397A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2001313397A
JP2001313397A JP2001046401A JP2001046401A JP2001313397A JP 2001313397 A JP2001313397 A JP 2001313397A JP 2001046401 A JP2001046401 A JP 2001046401A JP 2001046401 A JP2001046401 A JP 2001046401A JP 2001313397 A JP2001313397 A JP 2001313397A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
semiconductor layer
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001046401A
Other languages
English (en)
Other versions
JP4845273B2 (ja
JP2001313397A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001046401A priority Critical patent/JP4845273B2/ja
Publication of JP2001313397A publication Critical patent/JP2001313397A/ja
Publication of JP2001313397A5 publication Critical patent/JP2001313397A5/ja
Application granted granted Critical
Publication of JP4845273B2 publication Critical patent/JP4845273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 マスク数を増加させることなく、ブラックマ
スクを用いずに反射型または透過型の表示装置における
画素開口率を改善する。 【解決手段】画素間を遮光する箇所は、画素電極１６７
をソース配線１３７と一部重なるように配置し、ＴＦＴ
はＴＦＴのチャネル形成領域と重なるゲート配線１６６
によって遮光することによって、高い画素開口率を実現
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。
【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
【０００３】
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に液晶表示装置のスイッ
チング素子として開発が急がれている。
【０００４】液晶表示装置において、高品位な画像を得
るために、画素電極をマトリクス状に配置し、画素電極
の各々に接続するスイッチング素子としてＴＦＴを用い
たアクティブマトリクス型液晶表示装置が注目を集めて
いる。
【０００５】アクティブマトリクス型液晶表示装置には
大きく分けて透過型と反射型の二種類のタイプが知られ
ている。
【０００６】特に、反射型の液晶表示装置は、透過型の
液晶表示装置と比較して、バックライトを使用しないた
め、消費電力が少ないといった長所を有しており、モバ
イルコンピュータやビデオカメラ用の直視型表示ディス
プレイとしての需要が高まっている。
【０００７】なお、反射型の液晶表示装置は、液晶の光
学変調作用を利用して、入射光が画素電極で反射して装
置外部に出力される状態と、入射光が装置外部に出力さ
れない状態とを選択し、明と暗の表示を行わせ、さらに
それらを組み合わせることで、画像表示を行うものであ
る。一般に反射型の液晶表示装置における画素電極は、
アルミニウム等の光反射率の高い金属材料からなり、薄
膜トランジスタ等のスイッチング素子に電気的に接続し
ている。
【０００８】従来の反射型の液晶表示装置における画素
構造を図２３に示す。図２３では、ゲート配線（走査
線）１１と容量配線１２の２本を線状形状にパターニン
グ形成している。また、ソース配線（信号線）１４を線
状形状にパターニング形成している。また、ソース配線
１４は行方向に、ゲート配線１１は列方向にそれぞれ配
置され、それぞれの配線同士を絶縁するため、ゲート配
線１１とソース配線１４との間には層間絶縁膜が設けら
れていた。また、ソース配線１４とゲート配線１１は、
一部交差しており、その交差部近傍に半導体層１０を活
性層としたＴＦＴが配置されていることが従来の特徴で
ある。
【０００９】また、従来では、ソース配線１４と同時に
形成し、それぞれのソース配線間に画素電極１５を形成
することが知られている。この構造にした場合と、ソー
ス配線と画素電極との間を遮光膜（ブラックマトリクス
とも呼ぶ）１３で遮光する必要があった。
【００１０】また、従来では、遮光膜１３として、クロ
ムなどで形成された金属膜を所望な形状にパターニング
していた。従って、従来では遮光膜自体を形成するため
の工程及びマスクが増加する結果となっていた。また、
遮光膜１３で十分に遮光するためには、遮光膜１３と画
素電極との間に層間絶縁膜を設けて絶縁することが必要
となっていた。同様に層間絶縁膜の層数が増加すると、
工程数が増えるためコスト上昇を招いていた。また、層
間絶縁性を確保する上で不利となっていた。
【００１１】また、従来の他の構造として、ソース配線
１１を覆って層間絶縁膜が設けられ、その上に画素電極
は形成される構造が知られている。しかしながら、この
構造にした場合、層数が増加して工程数が増えるため、
コスト上昇を招いていた。
【００１２】また、表示性能の面から画素には大きな保
持容量を持たせるとともに、高開口率化が求められてい
る。各画素が高い開口率を持つことにより光利用効率が
向上し、表示装置の省電力化および小型化が達成でき
る。
【００１３】近年、画素サイズの微細化が進み、より高
精細な画像が求められている。画素サイズの微細化は１
つの画素に占めるＴＦＴ及び配線の形成面積が大きくな
り画素開口率を低減させている。
【００１４】そこで、規定の画素サイズの中で各画素の
高開口率を得るためには、画素の回路構成に必要な回路
要素を効率よくレイアウトすることが不可欠である。
【００１５】
【発明が解決しようとする課題】以上のように、少ない
マスク数で画素開口率の高い反射型液晶表示装置または
透過型液晶表示装置を実現するためには、従来にない全
く新しい画素構成が求められている。
【００１６】本発明は、そのような要求に答えるもので
あり、マスク数及び工程数を増加させることなく、高い
開口率を実現した画素構造を有する液晶表示装置を提供
することを課題とする。
【００１７】
【課題を解決するための手段】上述した従来技術の課題
を解決するために以下の手段を講じた。
【００１８】本発明は、ブラックマトリクスを用いるこ
となく、ＴＦＴ及び画素間を遮光する画素構造を特徴と
している。ＴＦＴを遮光する手段の一つとして、ゲート
電極とソース配線とを第１絶縁膜上に形成し、第１絶縁
膜とは異なる第２絶縁膜上に形成されたゲート配線で活
性層となる半導体層の大部分を覆うことを特徴としてい
る。また、画素間を遮光する手段の一つとして、画素電
極をソース配線と重ねて配置することも特徴としてい
る。さらに、ＴＦＴを遮光する手段の一つとして、対向
基板上に遮光膜としてカラーフィルタ（赤色のカラーフ
ィルタ、または赤色のカラーフィルタと青色のカラーフ
ィルタの積層膜）を素子基板のＴＦＴと重ねて配置する
ことも特徴としている。
【００１９】本明細書で開示する発明の構成は、絶縁表
面上にソース領域及びドレイン領域と、前記ソース領域
と前記ドレイン領域との間に挟まれるチャネル形成領域
とを有する半導体層（第１の半導体層１７２）と、前記
半導体層（第１の半導体層１７２）上に第１絶縁膜と、
前記第１絶縁膜上に前記チャネル形成領域と重なる電極
（ゲート電極を含む第１の電極１３４）と、前記第１絶
縁膜上にソース配線と、前記電極（ゲート電極を含む第
１の電極１３４）及び前記ソース配線を覆う第２絶縁膜
と、前記第２絶縁膜上に前記電極（ゲート電極を含む第
１の電極１３４）と接続されたゲート配線１６６とを有
する半導体装置である。
【００２０】また、本明細書で開示する発明の構成は、
絶縁表面上にソース領域及びドレイン領域と、前記ソー
ス領域と前記ドレイン領域との間に挟まれるチャネル形
成領域とを有する半導体層（第１の半導体層１７２）
と、前記半導体層（第１の半導体層１７２）上に第１絶
縁膜と、前記第１絶縁膜上に前記チャネル形成領域と重
なる電極（ゲート電極を含む第１の電極１３４）と、前
記第１絶縁膜上にソース配線と、前記電極及び前記ソー
ス配線を覆う第２絶縁膜と、前記第２絶縁膜上に前記電
極と接続されたゲート配線と、前記第２絶縁膜上に前記
ソース配線及び前記半導体層（具体的にはソース領域ま
たはドレイン領域）と接続された接続電極１６５と、前
記第２絶縁膜上に前記半導体層（具体的にはドレイン領
域またはドレイン領域）と接続された画素電極１６７と
を有する半導体装置である。
【００２１】また、上記構成において、前記画素電極
は、前記第２絶縁膜を間に挟んで前記ソース配線と重な
るように配置され、画素電極とソース配線との間の光漏
れを遮る。
【００２２】また、上記各構成において、前記半導体層
（第１の半導体層１７２）は、前記第１絶縁膜を間に挟
んで前記ゲート配線と重なる領域を有することを特徴と
している。
【００２３】また、上記半導体層のうち、前記第１絶縁
膜を間に挟んでゲート配線と重なる領域は、チャネル形
成領域、あるいは、前記チャネル形成領域と前記ドレイ
ン領域との間に存在する領域、あるいは、前記チャネル
形成領域と前記ソース領域との間に存在する領域を少な
くとも含むことを特徴としており、外部からの光から保
護されている。
【００２４】また、前記第１絶縁膜を間に挟んで一つの
半導体層上に複数のゲート電極が存在するマルチゲート
構造の場合は、一つの半導体層に複数のチャネル形成領
域が存在しており、あるチャネル形成領域とその他のチ
ャネル形成領域との間に存在する領域と重なるように前
記ゲート配線を配置することが望ましい。
【００２５】また、本発明は、マスク数の増加を抑える
ために、前記第１絶縁膜上に前記電極及び前記ソース配
線が同一材料で形成され、前記第２絶縁膜上に前記画素
電極、前記接続電極、及び前記ゲート配線が同一材料で
形成されたことを特徴としている。
【００２６】また、上記各構成において、前記ゲート配
線は、導電型を付与する不純物元素がドープされたｐｏ
ｌｙ−Ｓｉ、Ｗ、ＷＳｉX、Ａｌ、Ｃｕ、Ｔａ、Ｃｒ、
またはＭｏから選ばれた元素を主成分とする膜またはそ
れらの積層膜からなることを特徴としている。
【００２７】また、上記各構成において、前記第１の電
極と前記半導体層とを絶縁するための前記第１絶縁膜は
ゲート絶縁膜である。
【００２８】また、上記各構成において、ソース配線と
ゲート配線とを絶縁する前記第２絶縁膜は、シリコンを
主成分とする第１の絶縁層と、有機樹脂材料から成る第
２の絶縁層とからなることを特徴としている。
【００２９】また、上記各構成において、前記画素電極
を含む一つの画素は、前記第１絶縁膜を誘電体として、
前記画素電極に接続された半導体層（第２の半導体層１
７３）と、隣りあう画素のゲート配線に接続された電極
（第２の電極１３５）とで保持容量を形成することを特
徴としている。また、この半導体層（第２の半導体層１
７３）にはｐ型を付与する不純物元素が添加されている
ことが好ましい。
【００３０】また、他の発明の構成は、絶縁表面上に形
成された半導体層と、該半導体層上に形成された絶縁膜
と、該絶縁膜上に形成されたゲート電極とを含むＴＦＴ
を備えた半導体装置において、前記ゲート電極は、端部
がテーパー形状である第１の導電層を下層とし、前記第
１の導電層より狭い幅を有する第２の導電層を上層と
し、前記半導体層は、前記絶縁膜を間に挟んで前記第２
の導電層と重なるチャネル形成領域と、該チャネル形成
領域と接して形成された第３の不純物領域と、該第３の
不純物領域と接して形成された第２の不純物領域と、該
第２の不純物領域と接して形成された第１の不純物領域
とを含むことを特徴とする半導体装置である。
【００３１】また、前記第１の導電層の側斜面が水平面
となす角度（テーパー角とも言う）は、前記第２の導電
層の側斜面が水平面となす角度より小さい。また、本明
細書中では便宜上、テーパー角を有している側斜面をテ
ーパー形状と呼び、テーパー形状を有している部分をテ
ーパー部と呼ぶ。
【００３２】また、上記構成において、前記第３の不純
物領域は、前記絶縁膜を間に挟んで前記第１の導電層と
重なることを特徴としている。この第３の不純物領域
は、テーパー部を端部に有する第１の導電層と、絶縁膜
とを通過させて半導体層に不純物元素を添加するドーピ
ングによって形成される。また、ドーピングにおいて、
半導体層上に位置する材料層の膜厚が厚くなればなるほ
どイオンの注入される深さが浅くなる。従って、テーパ
ー形状となっている導電層の膜厚による影響を受け、半
導体層中に添加される不純物元素の濃度も変化する。第
１の導電層の膜厚が厚くなるに従って半導体層中の不純
物濃度が低減し、薄くなるにつれて濃度が増加する。
【００３３】また、上記構成において、前記第１の不純
物領域は、ソース領域またはドレイン領域であることを
特徴としている。
【００３４】また、上記構成において、前記絶縁膜のう
ち、前記第２の不純物領域と重なる領域はテーパー形状
である部分を含むことを特徴としている。この第２の不
純物領域は、絶縁膜を通過させて半導体層に不純物元素
を添加するドーピングによって形成される。従って、絶
縁膜のうち、テーパー形状である部分の影響を受け、第
２の不純物領域の不純物濃度の分布も変化する。絶縁膜
の膜厚が厚くなるに従って第２の不純物領域中の不純物
濃度が低減し、薄くなるにつれて濃度が増加する。な
お、第２の不純物領域は第３の不純物領域と同一のドー
ピングによって形成されるが、第１の導電層と重なって
いないため、第２の不純物領域の不純物濃度は、第３の
不純物領域の不純物濃度より高い。また、チャネル長方
向における前記第２の不純物領域の幅は、前記第３の不
純物領域の幅と同じ、或いは前記第３の不純物領域の幅
よりも広い。
【００３５】また、上記構成において、前記ＴＦＴはｎ
チャネル型ＴＦＴ、あるいはｐチャネル型ＴＦＴである
ことを特徴としている。また、本発明においてはｎチャ
ネル型ＴＦＴを用いて画素ＴＦＴを形成する。また、こ
れらのｎチャネル型ＴＦＴやｐチャネル型ＴＦＴを用い
たＣＭＯＳ回路を備えた駆動回路を形成する。
【００３６】また、本明細書で開示する発明の構成は、
一対の基板と、前記一対の基板間に保持された液晶とを
備えた液晶表示装置であって、前記一対の基板のうち、
一方の基板には画素部と駆動回路とが設けられ、前記画
素部には、絶縁表面上にソース領域及びドレイン領域
と、前記ソース領域と前記ドレイン領域との間に挟まれ
るチャネル形成領域とを有する半導体層と、前記半導体
層上に第１絶縁膜と、前記第１絶縁膜上に前記チャネル
形成領域と重なる電極と、前記第１絶縁膜上にソース配
線と、前記電極及び前記ソース配線を覆う第２絶縁膜
と、前記第２絶縁膜上に前記電極と接続されたゲート配
線と、前記第２絶縁膜上に前記ソース配線及び前記半導
体層と接続された接続電極１６５と、前記第２絶縁膜上
に前記半導体層と接続された画素電極１６７とを備え、
他方の基板には、前記第１の半導体層と重なるように赤
色カラーフィルタと青色カラーフィルタとが積層された
遮光膜を有することを特徴とする半導体装置である。
【００３７】また、上記構成において、前記第２の絶縁
膜上にコモン配線を有し、基板面に平行な電界が生じる
ように前記画素電極と前記コモン配線とが配置されたＩ
ＰＳ方式の液晶表示装置とすることができる。
【００３８】また、本明細書で開示する他の発明の構成
は、ゲート配線１６６は、ゲート電極１３４と異なった
絶縁膜上に形成されており、さらに前記ゲート電極１３
４とソース配線１３７が第１の絶縁膜上に形成され、前
記ゲート配線１６６と画素電極１６７は前記第１の絶縁
膜とは異なる第２の絶縁膜上に形成されていることを特
徴とする半導体装置である。
【００３９】また、上記構成において、前記画素電極が
ＡｌまたはＡｇを主成分とする膜またはそれらの積層膜
からなる反射型の液晶表示装置とすることができる。
【００４０】また、上記構成において、前記半導体装置
は、前記画素電極が透明導電膜からなる透過型の液晶表
示装置とすることができる。
【００４１】また、上記構造を実現する作製工程におけ
る発明の構成は、絶縁表面上に結晶質半導体膜からなる
半導体層を形成する第１工程と、前記半導体層上に第１
絶縁膜を形成する第２工程と、前記第１絶縁膜上に前記
半導体層と重なる電極と、ソース配線とを形成する第３
工程と、前記電極及び前記ソース配線を覆う第２絶縁膜
を形成する第４工程と、前記第２絶縁膜上に前記電極と
接続し、且つ前記半導体層と重なるゲート配線と、前記
半導体層と前記ソース配線とを接続する接続電極と、前
記ソース配線と重なる画素電極とを形成する第５工程と
を有することを特徴とする半導体装置の作製方法であ
る。
【００４２】また、上記構造を実現する作製工程におけ
る他の発明の構成は、絶縁表面上に結晶質半導体膜から
なる第１の半導体層１７２及び第２の半導体層１７３を
形成する第１工程と、前記第１の半導体層及び前記第２
の半導体層上に第１絶縁膜を形成する第２工程と、前記
第１絶縁膜上に前記第１の半導体層と重なる第１の電極
１３４と、前記第２の半導体層と重なる第２の電極１３
５と、ソース配線１３７とを形成する第３工程と、前記
第１の電極１３４、前記第２の電極１３５、及び前記ソ
ース配線１３７を覆う第２絶縁膜を形成する第４工程
と、前記第２絶縁膜上に前記第１の電極１３４と接続
し、且つ第１の半導体層と重なるゲート配線１６６と、
前記第１の半導体層と前記ソース配線とを接続する接続
電極１６５と、前記ソース配線と重なる画素電極１６７
とを形成する第５工程とを有することを特徴とする半導
体装置の作製方法である。
【００４３】また、上記構成において、前記画素電極と
接続された前記第２の半導体層は、隣りあう画素のゲー
ト配線と接続された前記第２の電極と重なっていること
を特徴としている。
【００４４】
【発明の実施の形態】本発明の実施形態について、以下
に説明する。
【００４５】本発明の液晶表示装置は、基本的な構成と
して、互いに所定の間隙を間に挟んで接着した素子基板
及び対向基板と、前記間隙に保持された電気光学物質
（液晶材料等）とを備えている。
【００４６】本発明の画素構造の具体例を図１に示す。
ただし、ここでは反射型液晶表示装置の例を示す。
【００４７】素子基板は、図１に示すように、行方向に
配置されたゲート配線１６６と、列方向に配置されたソ
ース配線１３７と、ゲート配線とソース配線の交差部近
傍の画素ＴＦＴを有する画素部と、ｎチャネル型ＴＦＴ
やｐチャネル型ＴＦＴを有する駆動回路とを含む。
【００４８】ただし、図１におけるゲート配線は、行方
向に配置された島状の第１の電極１３４と接続したもの
を指している。また、ゲート配線は第２絶縁膜上に接し
て設けられたものである。一方、島状の第１の電極１３
４は、ソース配線１３７と同様に第１絶縁膜（以下、ゲ
ート絶縁膜とも呼ぶ）上に接して形成されたものであ
る。
【００４９】また、接続電極１６５は画素電極１６７、
１７５、およびゲート配線１６６と同様に第２絶縁膜
（以下、層間絶縁膜とも呼ぶ）上に形成されたものであ
る。
【００５０】本発明の画素構造とすることによって、Ｔ
ＦＴの活性層はゲート配線と重ねることが可能となり、
遮光することができる。
【００５１】素子基板上のＴＦＴを遮光するため、第１
の半導体層１７２のうち少なくともチャネル形成領域
は、ゲート配線１６６により遮光されるよう配置する。
また、チャネル形成領域以外にも、チャネル形成領域と
前記ドレイン領域との間に存在する領域（ＬＤＤ領域、
オフセット領域等）や、チャネル形成領域と前記ソース
領域との間に存在する領域をゲート配線１６６により遮
光することが望ましい。また、図１の構造はマルチゲー
ト構造となっているため一つの半導体層には、複数のチ
ャネル形成領域が存在している。従って、あるチャネル
形成領域とその他のチャネル形成領域との間に存在する
領域もゲート配線１６６によって遮光することが望まし
い。
【００５２】このゲート配線１６６は、ゲート電極とな
る第１の電極１３４が設けられた絶縁膜とは異なる絶縁
膜上に接して形成されている。また、図１における画素
構造においては、この第１の電極１３４はゲート絶縁膜
を介して第１の半導体層と重なるゲート電極となるだけ
でなく、隣りあう画素の保持容量を構成する電極の一つ
となる役目をも果たしている。
【００５３】また、本発明の画素構造とすることによっ
て、各画素間は、主に画素電極１６７の端部をソース配
線１３７と重ね、遮光することが可能となる。
【００５４】また、画素電極１６７と接続電極１６５と
の間隙、画素電極１６７とゲート配線１６６との間隙等
は、対向基板に設けたカラーフィルタにより遮光する。
なお、赤色のカラーフィルタ、または赤色のカラーフィ
ルタと青色のカラーフィルタの積層膜、または赤色のカ
ラーフィルタと青色のカラーフィルタと緑色のカラーフ
ィルタの積層膜を所定の位置（素子基板のＴＦＴの位
置）にあわせてパターニングしたものを対向基板上に設
ける。
【００５５】このような構成とすることによって、素子
基板のＴＦＴは、主にゲート配線１６６により遮光さ
れ、さらに各画素の間隙は対向基板に設けられたカラー
フィルタ（赤色のカラーフィルタ、または赤色のカラー
フィルタと青色のカラーフィルタの積層膜、または赤色
のカラーフィルタと青色のカラーフィルタと緑色のカラ
ーフィルタの積層膜）により遮光することができる。
【００５６】また、画素電極１６７の保持容量は、第２
の半導体層１７３を覆う絶縁膜を誘電体とし、画素電極
１６７と接続された第２の半導体層１７３と、第２の電
極１３５とで形成している。この時、第２の半導体層の
一部にはｐ型を付与する不純物元素が添加されており、
第２の電極に電圧が印加された時、チャネル形成領域が
形成されることによって保持容量が形成される。さら
に、第２の電極と画素電極とが重なっている箇所では、
層間絶縁膜１５７、１５８を誘電体として保持容量が形
成される。なお、ここでは第２の電極を用いて保持容量
を形成しているが、特に限定されず、容量配線や容量電
極を配置する画素構造としてもよい。
【００５７】また、図１に示す画素構造を有する画素部
と駆動回路とを有する素子基板を形成するために必要な
マスク数は、５枚とすることができる。即ち、１枚目
は、第１の半導体層１７２及び第２の半導体層１７３を
パターニングするマスク、２枚目は、第１の電極１３
４、第２の電極１３５、及びソース配線１３７をパター
ニングするマスク、３枚目は、駆動回路のｐチャネル型
ＴＦＴ及び保持容量を形成するためにｐ型を付与する不
純物元素を添加する際、ｎチャネル型ＴＦＴを覆うため
のマスク、４枚目は、第１の半導体層と第２の半導体層
と第１の電極と第２の電極とにそれぞれ達するコンタク
トホールを形成するマスク、５枚目は、接続電極１６
５、２０５、ゲート配線１６６、及び画素電極１６７、
１７５をパターニングするためのマスクである。
【００５８】以上のように、図１に示す画素構造とした
場合、少ないマスク数で画素開口率（約７８％）の高い
反射型液晶表示装置を実現することができる。
【００５９】また、画素電極として透光性導電膜を用
い、所望の形状にパターニングを行えば、１枚マスクが
増加するが、透過型液晶表示装置を作製することもでき
る。透過型とした場合にも、少ないマスク数で画素開口
率を約５６％とすることができる。
【００６０】また、基板面と平行な電界が形成されるよ
うにコモン配線と画素電極とを配置してＩＰＳ方式の透
過型液晶表示装置を作製することもできる。
【００６１】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
【００６２】
【実施例】[実施例１]本実施例では同一基板上に画素部
と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネ
ル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する
方法について詳細に説明する。
【００６３】まず、図２（Ａ）に示すように、コーニン
グ社の＃７０５９ガラスや＃１７３７ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスからなる基板１００上に酸化
シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの絶縁膜から成る下地膜１０１を形成する。例え
ば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作
製される酸化窒化シリコン膜１０２ａを１０〜２００nm
（好ましくは５０〜１００nm）形成し、同様にＳｉ
Ｈ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１
０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０
nm）の厚さに積層形成する。本実施例では下地膜１０１
を２層構造として示したが、前記絶縁膜の単層膜または
２層以上積層させた構造として形成しても良い。
【００６４】島状半導体層１０２〜１０６は、非晶質構
造を有する半導体膜をレーザー結晶化法や公知の熱結晶
化法を用いて作製した結晶質半導体膜で形成する。この
島状半導体層１０２〜１０６の厚さは２５〜８０ｎｍ
（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶
質半導体膜の材料に限定はないが、好ましくはシリコン
またはシリコンゲルマニウム（ＳｉＧｅ）合金などで形
成すると良い。
【００６５】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数３０Ｈｚとし、レーザーエ
ネルギー密度を１００〜４００mJ/cm2(代表的には２０
０〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用
いる場合にはその第２高調波を用いパルス発振周波数１
〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜
６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とする
と良い。そして幅１００〜１０００μｍ、例えば４００
μｍで線状に集光したレーザー光を基板全面に渡って照
射し、この時の線状レーザー光の重ね合わせ率（オーバ
ーラップ率）を８０〜９８％として行う。
【００６６】次いで、島状半導体層１０２〜１０６を覆
うゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７
はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４
０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成す
る。本実施例では、１２０ｎｍの厚さで酸化窒化シリコ
ン膜で形成する。勿論、ゲート絶縁膜はこのような酸化
窒化シリコン膜に限定されるものでなく、他のシリコン
を含む絶縁膜を単層または積層構造として用いても良
い。例えば、酸化シリコン膜を用いる場合には、プラズ
マＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）と
Ｏ2とを混合し、反応圧力４０Pa、基板温度３００〜４
００℃とし、高周波（１３．５６MHz）電力密度０．５
〜０．８W/cm2で放電させて形成することができる。こ
のようにして作製される酸化シリコン膜は、その後４０
０〜５００℃の熱アニールによりゲート絶縁膜として良
好な特性を得ることができる。
【００６７】そして、ゲート絶縁膜１０７上にゲート電
極を形成するための第１の導電膜１０８と第２の導電膜
１０９とを形成する。本実施例では、第１の導電膜１０
８をＴａＮで５０〜１００ｎｍの厚さに形成し、第２の
導電膜をＷで１００〜３００ｎｍの厚さに形成する。
【００６８】ＴａＮ膜はスパッタ法で形成し、Ｔａのタ
ーゲットを窒素を含む雰囲気内でスパッタする。Ｗ膜を
形成する場合には、Ｗをターゲットとしたスパッタ法で
形成する。その他に６フッ化タングステン（ＷＦ6）を
用いる熱ＣＶＤ法で形成することもできる。いずれにし
てもゲート電極として使用するためには低抵抗化を図る
必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にするこ
とが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗
率化を図ることができるが、Ｗ中に酸素などの不純物元
素が多い場合には結晶化が阻害され高抵抗化する。この
ことより、スパッタ法による場合、純度９９．９９９９
％または９９．９９％のＷターゲットを用い、さらに成
膜時に気相中からの不純物の混入がないように十分配慮
してＷ膜を形成することにより、抵抗率９〜２０μΩｃ
ｍを実現することができる。
【００６９】なお、本実施例では、第１の導電膜１０８
をＴａＮ、第２の導電膜１０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕか
ら選ばれた元素、または前記元素を主成分とする合金材
料若しくは化合物材料で形成してもよい。また、リン等
の不純物元素をドーピングした多結晶シリコン膜に代表
される半導体膜を用いてもよい。本実施例以外の他の組
み合わせの一例は、第１の導電膜をタンタル（Ｔａ）で
形成し、第２の導電膜をＷとする組み合わせ、第１の導
電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜
をＡｌとする組み合わせ、第１の導電膜を窒化タンタル
（ＴａＮ）で形成し、第２の導電膜をＣｕとする組み合
わせで形成することが好ましい。
【００７０】次に、レジストによるマスク１１０〜１１
６を形成し、電極及び配線を形成するための第１のエッ
チング処理を行う。本実施例ではＩＣＰ（Inductively
Coupled Plasma：誘導結合型プラズマ）エッチング法を
用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Pa
の圧力でコイル型の電極に５００WのＲＦ（13.56MHz）
電力を投入してプラズマを生成して行う。基板側（試料
ステージ）にも１００WのＲＦ（13.56MHz）電力を投入
し、実質的に負の自己バイアス電圧を印加する。ＣＦ4
とＣｌ2を混合した場合にはＷ膜及びＴａＮ膜とも同程
度にエッチングされる。
【００７１】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０nm程度エッチ
ングされることになる。こうして、第１のエッチング処
理により第１の導電層と第２の導電層から成る第１の形
状の導電層１１８〜１２４（第１の導電層１１８ａ〜１
２４ａと第２の導電層１１８ｂ〜１２４ｂ）を形成す
る。１１７はゲート絶縁膜であり、第１の形状の導電層
１１８〜１２４で覆われない領域は２０〜５０nm程度エ
ッチングされ薄くなった領域が形成される。
【００７２】また、本実施例では１回のエッチングによ
り第１の形状の導電層１１８〜１２４を形成したが、複
数のエッチングによって形成してもよいことは言うまで
もない。
【００７３】そして、第１のドーピング処理を行いｎ型
を付与する不純物元素を添加する。（図２（Ｂ））ドー
ピングの方法はイオンドープ法若しくはイオン注入法で
行えば良い。イオンドープ法の条件はドーズ量を１×１
０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１
００ｋｅＶとして行う。ｎ型を付与する不純物元素とし
て１５族に属する元素、典型的にはリン（Ｐ）または砒
素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。
この場合、導電層１１８〜１２２がｎ型を付与する不純
物元素に対するマスクとなり、自己整合的に第１の不純
物領域１２５〜１２９が形成される。第１の不純物領域
１２５〜１２９には１×１０20〜１×１０21atomic/cm3
の濃度範囲でｎ型を付与する不純物元素を添加する。
【００７４】次に、図２（Ｃ）に示すように第２のエッ
チング処理を行う。同様にＩＣＰエッチング法を用い、
エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Pa
の圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MH
z)を供給し、プラズマを生成して行う。基板側（試料ス
テージ）には５０WのＲＦ（13.56MHz）電力を投入し、
第１のエッチング処理に比べ低い自己バイアス電圧を印
加する。このような条件によりＷ膜を異方性エッチング
し、かつ、それより遅いエッチング速度で第１の導電層
であるＴａＮを異方性エッチングして第２の形状の導電
層１３１〜１３７（第１の導電層１３１ａ〜１３７ａと
第２の導電層１３１ｂ〜１３７ｂ）を形成する。１３０
はゲート絶縁膜であり、第２の形状の導電層１３１〜１
３７で覆われない領域はさらに２０〜５０nm程度エッチ
ングされ薄くなった領域が形成される。
【００７５】また、本実施例では１回のエッチングによ
り図２（Ｃ）に示した第２の形状の導電層１３１〜１３
７を形成したが、複数のエッチングによって形成しても
よいことは言うまでもない。例えば、ＣＦ4とＣｌ2の混
合ガスによるエッチングを行った後、ＣＦ4とＣｌ2とＯ
2の混合ガスによるエッチングを行ってもよい。
【００７６】Ｗ膜やＴａＮ膜のＣＦ4とＣｌ2の混合ガス
によるエッチング反応は、生成されるラジカルまたはイ
オン種と反応生成物の蒸気圧から推測することができ
る。ＷとＴａＮのフッ化物と塩化物の蒸気圧を比較する
と、Ｗのフッ化物であるＷＦ6が極端に高く、その他の
ＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従っ
て、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａＮ膜共に
エッチングされる。しかし、この混合ガスに適量のＯ2
を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、Ｆ
ラジカルまたはＦイオンが多量に発生する。その結果、
フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大す
る。一方、ＴａＮはＦが増大しても相対的にエッチング
速度の増加は少ない。また、ＴａＮはＷに比較して酸化
されやすいので、Ｏ2を添加することでＴａＮの表面が
多少酸化される。ＴａＮの酸化物はフッ素や塩素と反応
しないためさらにＴａＮ膜のエッチング速度は低下す
る。従って、Ｗ膜とＴａＮ膜とのエッチング速度に差を
作ることが可能となりＷ膜のエッチング速度をＴａＮ膜
よりも大きくすることが可能となる。
【００７７】そして、図３（Ａ）に示すように第２のド
ーピング処理を行う。この場合、第１のドーピング処理
よりもドーズ量を下げて高い加速電圧の条件としてｎ型
を付与する不純物元素をドーピングする。例えば、加速
電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドー
ズ量で行い、図２（Ｂ）で島状半導体層に形成された第
１の不純物領域の内側に新たな不純物領域を形成する。
ドーピングは、第２の形状の導電層１３１ｂ〜１３５ｂ
を不純物元素に対するマスクとして用い、第１の導電層
１３１ａ〜１３５ａの下側の領域にも不純物元素が添加
されるようにドーピングする。こうして、第１の導電層
１３１ａ〜１３５ａと重なる第３の不純物領域１４３〜
１４７と、第１の不純物領域と第３の不純物領域との間
の第２の不純物領域１３８〜１４２とを形成する。ｎ型
を付与する不純物元素は、第２の不純物領域で１×１０
17〜１×１０19atoms/cm3の濃度となるようにし、第３
の不純物領域で１×１０16〜１×１０18atoms/cm3の濃
度となるようにする。
【００７８】また、ここでは、レジストマスクをそのま
まの状態としたまま、第２のドーピング処理を行った例
を示したが、レジストマスクを除去した後、第２のドー
ピング処理を行ってもよい。
【００７９】そして、図３（Ｂ）に示すように、ｐチャ
ネル型ＴＦＴを形成する島状半導体層１０４に一導電型
とは逆の導電型の不純物元素が添加された第４の不純物
領域１５１〜１５６を形成する。第２の導電層１３２、
１３５を不純物元素に対するマスクとして用い、自己整
合的に不純物領域を形成する。このとき、ｎチャネル型
ＴＦＴを形成する島状半導体層１０３、１０５、１０６
はレジストマスク１４８〜１５０で全面を被覆してお
く。不純物領域１５１〜１５６にはそれぞれ異なる濃度
でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用い
たイオンドープ法で形成し、そのいずれの領域において
も不純物濃度を２×１０20〜２×１０21atoms/cm3とな
るようにする。実際には、第４の不純物領域に含まれる
ボロンは、第２のドーピング処理と同様に半導体層上に
位置するテーパー形状となっている導電層や絶縁膜の膜
厚による影響を受け、第４の不純物領域中に添加される
不純物元素の濃度は変化している。
【００８０】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第２
の導電層１３１〜１３４がゲート電極として機能する。
また、１３７はソース配線、１３４は、一部がゲート電
極としての機能を果たす第１の電極、１３５は保持容量
を形成するための第２の電極として機能する。
【００８１】こうして導電型の制御を目的として図３
（Ｃ）に示すように、それぞれの島状半導体層に添加さ
れた不純物元素を活性化する工程を行う。この工程はフ
ァーネスアニール炉を用いる熱アニール法で行う。その
他に、レーザーアニール法、またはラピッドサーマルア
ニール法（ＲＴＡ法）を適用することができる。熱アニ
ール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的
には５００〜５５０℃で行うものであり、本実施例では
５００℃で４時間の熱処理を行う。ただし、１３１〜１
３７に用いた配線材料が熱に弱い場合には、配線等を保
護するため層間絶縁膜（シリコンを主成分とする絶縁
膜、例えば窒化珪素膜）を形成した後で活性化を行うこ
とが好ましい。
【００８２】この活性化工程後での画素部における上面
図を図６に示す。なお、図１〜図５に対応する部分には
同じ符号を用いている。図３中の鎖線Ｃ−Ｃ’は図６中
の鎖線Ｃ―Ｃ’で切断した断面図に対応している。ま
た、図３中の鎖線Ｄ−Ｄ’は図６中の鎖線Ｄ―Ｄ’で切
断した断面図に対応している。
【００８３】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。この工程は
熱的に励起された水素により半導体層のダングリングボ
ンドを終端する工程である。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。
【００８４】また、活性化処理としてレーザーアニール
法を用いる場合は、窒化珪素膜または窒化酸化珪素膜か
らなる保護膜を形成し、上記水素化を行った後、ＹＡＧ
レーザー等のレーザー光を照射すればよい。
【００８５】次いで、第１の層間絶縁膜１５７を酸化窒
化シリコン膜から１００〜２００ｎｍの厚さで形成す
る。次いで、第１の層間絶縁膜１５７上に有機絶縁物材
料から成る第２の層間絶縁膜１５８を形成する。次い
で、コンタクトホールを形成するためのエッチング工程
を行う。
【００８６】そして、駆動回路４０６において島状半導
体層のソース領域とコンタクトを形成するソース配線１
５９〜１６１、ドレイン領域とコンタクトを形成するド
レイン配線１６２〜１６４を形成する。また、画素部４
０７においては、画素電極１６７、ゲート配線１６６、
接続電極１６５を形成する。（図４）この接続電極１６
５によりソース配線１３７は、画素ＴＦＴ４０４と電気
的な接続が形成される。また、ゲート配線１６６は、第
１の電極と電気的な接続が形成される。また、画素電極
１６７は、画素ＴＦＴの活性層に相当する島状半導体層
（図１中における第１の半導体層１７２に相当）及び保
持容量を形成する島状半導体層（図１中における第２の
半導体層１７３に相当）とそれぞれ電気的な接続が形成
される。
【００８７】以上の様にして、ｎチャネル型ＴＦＴ４０
１、ｐチャネル型ＴＦＴ４０２、ｎチャネル型ＴＦＴ４
０３を有する駆動回路４０６と、画素ＴＦＴ４０４、保
持容量４０５とを有する画素部４０７を同一基板上に形
成することができる。本明細書中ではこのような基板を
便宜上アクティブマトリクス基板と呼ぶ。
【００８８】駆動回路４０６のｎチャネル型ＴＦＴ４０
１はチャネル形成領域１６８、ゲート電極を形成する第
２の導電層１３１と重なる第３の不純物領域１４３（Ｇ
ＯＬＤ領域）、ゲート電極の外側に形成される第２の不
純物領域１３８（ＬＤＤ領域）とソース領域またはドレ
イン領域として機能する第１の不純物領域１２５を有し
ている。ｐチャネル型ＴＦＴ４０２にはチャネル形成領
域１６９、ゲート電極を形成する第２の導電層１３２と
重なる第４の不純物領域１５３、ゲート電極の外側に形
成される第４の不純物領域１５２、ソース領域またはド
レイン領域として機能する第４の不純物領域１５１を有
している。ｎチャネル型ＴＦＴ４０３にはチャネル形成
領域１７０、ゲート電極を形成する第２の導電層１３３
と重なる第３の不純物領域１４５（ＧＯＬＤ領域）、ゲ
ート電極の外側に形成される第２の不純物領域１４０
（ＬＤＤ領域）とソース領域またはドレイン領域として
機能する第１の不純物領域１２７を有している。
【００８９】画素部の画素ＴＦＴ４０４にはチャネル形
成領域１７１、ゲート電極を形成する第２の導電層１３
４と重なる第３の不純物領域１４６（ＧＯＬＤ領域）、
ゲート電極の外側に形成される第２の不純物領域１４１
（ＬＤＤ領域）とソース領域またはドレイン領域として
機能する第１の不純物領域１２８を有している。また、
保持容量４０５の一方の電極として機能する半導体層に
は第４の不純物領域と同じ濃度で、それぞれｐ型を付与
する不純物元素が添加されており、第１の電極１３５と
その間の絶縁層（ゲート絶縁膜と同じ層）とで保持容量
を形成している。また、ゲート電極としても機能する第
２の電極を保持容量４０５の一方の電極としたため、半
導体層にはｐ型を付与する不純物元素が添加されてい
る。対角４インチ以下の画面が小さい場合には、小さい
保持容量でも十分であり開口率が重視されるため、本実
施例の容量構成とすることが好ましい。一方、大面積の
画面が必要とされる場合には、保持容量が比較的大きく
とれる図１３に示す画素構造とすることが望ましい。
【００９０】本実施例で作製するアクティブマトリクス
基板の画素部の上面図を図１に示す。なお、図２〜図６
に対応する部分には同じ符号を用いている。図１中の鎖
線Ａ−Ａ’は図４中の鎖線Ａ―Ａ’で切断した断面図に
対応している。また、図１中の鎖線Ｂ−Ｂ’は図６中の
鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００９１】このように、本実施例の画素構造を有する
アクティブマトリクス基板は、一部がゲート電極の機能
を果たす第１の電極１３４とゲート配線１６６とを異な
る層に形成し、ゲート配線１６６で半導体層を遮光する
ことを特徴としている。
【００９２】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置する。
【００９３】上述の画素構造とすることにより大きな面
積を有する画素電極を配置でき、開口率を向上させるこ
とができる。
【００９４】また、本実施例で示す工程に従えば、アク
ティブマトリクス基板の作製に必要なフォトマスクの数
を５枚（島状半導体層パターンマスク、第１配線パター
ンマスク（第１の電極１３４、第２の電極１３５、ソー
ス配線１３７を含む）、ｐ型ＴＦＴのソース領域及びド
レイン領域形成のパターンマスク、コンタクトホールの
パターンマスク、第２配線パターンマスク（画素電極１
６７、接続電極１６５、ゲート配線１６６を含む）とす
ることができる。その結果、工程を短縮し、製造コスト
の低減及び歩留まりの向上に寄与することができる。
【００９５】また、本実施例では、ゲート電極とソース
配線を同時に形成する例を示したが、マスクを１枚増や
し、さらにゲート電極と第１の電極を別の工程で形成し
てもよい。即ち、まず、半導体層と重なりゲート電極と
なる部分だけを形成し、順次ｎ型またはｐ型の不純物元
素を添加し、活性化を行った後、ゲート電極と重ねて第
１の電極を形成する。この際、コンタクトホールの形成
を行うことなく、単なる重ね合わせでゲート電極と第１
の電極とのコンタクトを形成する。また、第１の電極と
同時にソース配線を形成する。こうすることによって第
１の電極及びソース配線の材料として低抵抗なアルミニ
ウムや銅を用いることが可能となる。
【００９６】[実施例２]本実施例では、実施例１で作製
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を以下に説明する。
説明には図５を用いる。
【００９７】まず、実施例１に従い、図４の状態のアク
ティブマトリクス基板を得た後、図４のアクティブマト
リクス基板上に配向膜５６７を形成しラビング処理を行
う。
【００９８】一方、対向基板５６９を用意する。対向基
板５６９にはカラーフィルタ５７０、５７１、オーバー
コート層５７３を形成する。カラーフィルタはＴＦＴの
上方で赤色のカラーフィルタ５７０と青色のカラーフィ
ルタ５７１とを重ねて形成し遮光膜を兼ねる構成とす
る。実施例１の基板を用いた場合、少なくともＴＦＴ
と、接続電極と画素電極との間を遮光する必要があるた
め、それらの位置を遮光するように赤色のカラーフィル
タと青色のカラーフィルタを重ねて配置することが好ま
しい。
【００９９】また、接続電極１６５に合わせて赤色のカ
ラーフィルタ５７０、青色のカラーフィルタ５７１、緑
色のカラーフィルタ５７２とを重ね合わせてスペーサを
形成する。各色のカラーフィルタはアクリル樹脂に顔料
を混合したもので１〜３μmの厚さで形成する。これは
感光性材料を用い、マスクを用いて所定のパターンに形
成することができる。スペーサの高さはオーバーコート
層の厚さ１〜４μmを考慮することにより２〜７μm、好
ましくは４〜６μmとすることができ、この高さにより
アクティブマトリクス基板と対向基板とを貼り合わせた
時のギャップを形成する。オーバーコート層は光硬化型
または熱硬化型の有機樹脂材料で形成し、例えば、ポリ
イミドやアクリル樹脂などを用いる。
【０１００】スペーサの配置は任意に決定すれば良い
が、例えば図５で示すように接続電極上に位置が合うよ
うに対向基板に配置すると良い。また、駆動回路のＴＦ
Ｔ上にその位置を合わせてスペーサを対向基板上に配置
してもよい。このスペーサは駆動回路部の全面に渡って
配置しても良いし、ソース線およびドレイン線を覆うよ
うにして配置しても良い。
【０１０１】オーバーコート層５７３を形成した後、対
向電極５７６をパターニング形成し、配向膜５７４を形
成した後、ラビング処理を行う。
【０１０２】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール剤５６８
で貼り合わせる。シール剤５６８にはフィラーが混入さ
れていて、このフィラーとスペーサによって均一な間隔
を持って２枚の基板が貼り合わせられる。その後、両基
板の間に液晶材料を注入し、封止剤（図示せず）によっ
て完全に封止する。液晶材料には公知の液晶材料を用い
れば良い。このようにして図５に示すアクティブマトリ
クス型液晶表示装置が完成する。
【０１０３】[実施例３]実施例２を用いて得られたアク
ティブマトリクス型液晶表示装置（図５）の構成を図７
の上面図を用いて説明する。なお、図５と対応する部分
には同じ符号を用いた。
【０１０４】図７（Ａ）で示す上面図は、画素部、駆動
回路、ＦＰＣ（フレキシブルプリント配線板：Flexible
Printed Circuit）を貼り付ける外部入力端子２０３、
外部入力端子と各回路の入力部までを接続する配線２０
４などが形成されたアクティブマトリクス基板２０１
と、カラーフィルタなどが形成された対向基板２０２と
がシール材５６８を間に挟んで貼り合わされている。
【０１０５】ゲート配線側駆動回路２０５とソース配線
側駆動回路２０６の上面には対向基板側に赤色カラーフ
ィルタまたは赤色と青色のカラーフィルタを積層させた
遮光膜２０７が形成されている。また、画素部４０７上
の対向基板側に形成されたカラーフィルタ２０８は赤色
（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色のカラーフィル
タが各画素に対応して設けられている。実際の表示に際
しては、赤色（Ｒ）のカラーフィルタ、緑色（Ｇ）のカ
ラーフィルタ、青色（Ｂ）のカラーフィルタの３色でカ
ラー表示を形成するが、これら各色のカラーフィルタの
配列は任意なものとする。
【０１０６】図８（Ａ）は図７（Ａ）で示す外部入力端
子２０３のＦ−Ｆ'線に対する断面図を示している。外
部入力端子はアクティブマトリクス基板側に形成され、
層間容量や配線抵抗を低減し、断線による不良を防止す
るために画素電極と同じ層で形成される配線２０９によ
って層間絶縁膜１５８を間に挟んでゲート配線と同じ層
で形成される配線２１１と接続する。
【０１０７】また、外部入力端子にはベースフィルム２
１２と配線２１３から成るＦＰＣが異方性導電性樹脂２
１４で貼り合わされている。さらに補強板２１５で機械
的強度を高めている。
【０１０８】図８（Ｂ）はその詳細図を示し、図８
（Ａ）で示す外部入力端子の断面図を示している。アク
ティブマトリクス基板側に設けられる外部入力端子が第
１の電極及びソース配線と同じ層で形成される配線２１
１と、画素電極と同じ層で形成される配線２０９とから
形成されている。勿論、これは端子部の構成を示す一例
であり、どちらか一方の配線のみで形成しても良い。例
えば、第１の電極及びソース配線と同じ層で形成される
配線２１１で形成する場合にはその上に形成されている
層間絶縁膜を除去する必要がある。画素電極と同じ層で
形成される配線２０９は、Ｔｉ膜２０９ａ、Ａｌ膜２０
９ｂ、Ｓｎ膜２０９ｃの３層構造で形成されている。Ｆ
ＰＣはベースフィルム２１２と配線２１３から形成さ
れ、この配線２１３と画素電極と同じ層で形成される配
線２０９とは、熱硬化型の接着剤２１４とその中に分散
している導電性粒子２１６とから成る異方性導電性接着
剤で貼り合わされ、電気的な接続構造を形成している。
【０１０９】一方、図７（Ｂ）は図７（Ａ）で示す外部
入力端子２０３のＥ−Ｅ'線に対する断面図を示してい
る。導電性粒子２１６の外径は配線２０９のピッチより
も小さいので、接着剤２１４中に分散する量を適当なも
のとすると隣接する配線と短絡することなく対応するＦ
ＰＣ側の配線と電気的な接続を形成することができる。
【０１１０】以上のようにして作製されるアクティブマ
トリクス型の液晶表示装置は各種電子機器の表示部とし
て用いることができる。
【０１１１】[実施例４]実施例１で作製したアクティブ
マトリクス基板は、そのまま反射型の表示装置に適用す
ることができる。一方、透過型の液晶表示装置とする場
合には画素部の各画素に設ける画素電極を透明電極で形
成すれば良い。本実施例では透過型の液晶表示装置に対
応するアクティブマトリクス基板の作製方法について図
９を用いて説明する。
【０１１２】アクティブマトリクス基板は半導体層に達
するコンタクトホール形成まで実施例１に従って作製す
る。次いで、ソース配線１３７とソース領域を接続する
接続電極１６５と、ゲート配線３００と、ドレイン電極
と画素電極を接続する接続電極３０１を形成する。（図
９（Ａ））これらの電極や配線は導電性の金属膜をスパ
ッタ法や真空蒸着法で形成した後、パターニングする。
接続電極３０１を例としてこの構成を図９（Ｂ）で詳細
に説明すると、Ｔｉ膜３０１ａを５０〜１５０ｎｍの厚
さで形成し、島状半導体層のソースまたはドレイン領域
を形成する半導体膜とコンタクトを形成する。そのＴｉ
膜３０１ａ上に重ねてＡｌ膜３０１ｂを３００〜４００
ｎｍの厚さで形成し、さらにＴｉ膜３０１ｃまたは窒化
チタン（ＴｉＮ）膜を１００〜２００ｎｍの厚さで形成
して３層構造とする。その後、透明導電膜を全面に形成
し、フォトマスクを用いたパターニング処理およびエッ
チング処理により画素電極３０３を形成する。画素電極
３０３は、有機樹脂材料から成る第２の層間絶縁膜上に
形成され、コンタクトホールを介さずに画素ＴＦＴ４０
４の接続電極３０１と重なる部分を設け電気的な接続を
形成している。
【０１１３】また、最初に第２の層間絶縁膜上に透明導
電膜を形成し、パターニング処理およびエッチング処理
をして画素電極を形成した後、接続電極を画素電極に接
して一部積層させてコンタクトホールを介さずに接続部
を形成してもよい。
【０１１４】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。また、ＩＴ
Ｏのエッチングは残渣が発生しやすいので、エッチング
加工性を改善するために酸化インジウム酸化亜鉛合金
（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム
酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安
定性にも優れているので、接続電極３０１の端面で、Ａ
ｌ膜３０１ｂが画素電極３０３と接触して腐蝕反応をす
ることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適
した材料であり、さらに可視光の透過率や導電率を高め
るためにガリウム（Ｇａ）を添加した酸化亜鉛（Ｚｎ
Ｏ：Ｇａ）などを用いることができる。
【０１１５】また、図２５に画素の上面図を示す。図２
５に示した画素の開口率は約５６％である。なお、図９
に対応する部分には同じ符号を用いた。
【０１１６】また、透過型の液晶表示装置の端子部の断
面図を図９（Ｃ）に示した。アクティブマトリクス基板
側に設けられる外部入力端子が第１の電極及びソース配
線と同じ層で形成される配線３１１と、画素電極と同じ
層で形成される配線３０９とから形成されている。勿
論、これは端子部の構成を示す一例であり、どちらか一
方の配線のみで形成しても良い。例えば、第１の電極及
びソース配線と同じ層で形成される配線３１１で形成す
る場合にはその上に形成されている層間絶縁膜を除去す
る必要がある。
【０１１７】また、画素電極と同じ層で形成される配線
３０９は、Ｔｉ膜３０９ａ、Ａｌ膜３０９ｂ、Ｔｉ膜３
０９ｃの３層構造で形成されている。この配線３０９を
形成した後、Ａｌが露呈している箇所に酸化物を形成す
る処理を行うことで、Ａｌ膜２５６ｂが画素電極２５７
と接触して腐蝕反応をすることを防止できる。
【０１１８】また、ＦＰＣはベースフィルム３１２と配
線３１３から形成され、この配線３１３と画素電極と同
じ層で形成される配線３０９とは、熱硬化型の接着剤３
１４とその中に分散している導電性粒子３１６とから成
る異方性導電性接着剤で貼り合わされ、電気的な接続構
造を形成している。
【０１１９】以上のように、実施例１では反射型の液晶
表示装置を作製できるアクティブマトリクス基板を５枚
のフォトマスクにより作製したが、さらに１枚のフォト
マスクの追加（合計６枚）で、透過型の液晶表示装置に
対応したアクティブマトリクス基板を完成させることが
できる。本実施例では、実施例１と同様な工程として説
明したが、このような構成は実施例２に適用することが
できる。
【０１２０】[実施例５]本実施例では、第２配線として
ＡｇとＡｌの積層構造を用いた例を図１０に示す。な
お、本実施例は実施例１とは、第２配線パターン以外の
構成が同一である。ここでは実施例１と異なる点につい
て述べる。
【０１２１】本実施例では、引き出し電極６０９として
反射率の高いＡｇを含む積層構造を用いた。この引き出
し電極６０９は、ここでは図示しない画素電極、接続電
極、ゲート配線と同時に作製される。６０９ａはＡｌか
らなる抵抗率の低い導電層、６０９ｂはＡｇを主成分と
する反射率の高い導電層である。このような組み合わせ
とすることにより反射率が高く、且つ配線抵抗の低いア
クティブマトリクス基板を実現できる。
【０１２２】なお、本実施例は実施例１乃至４のいずれ
か一と自由に組み合わせることができる。
【０１２３】[実施例６]本実施例では、実施例１とはア
クティブマトリクス基板のＴＦＴ構造が異なる他の例を
図１１を用いて説明する。
【０１２４】図１１に示すアクティブマトリクス基板
は、第１のｐチャネル型ＴＦＴ８５０と第２のｎチャネ
ル型ＴＦＴ８５１を有するロジック回路部８５５と第２
のｎチャネル型ＴＦＴ８５２から成るサンプリング回路
部８５６とを有する駆動回路８５７と、画素ＴＦＴ８５
３と保持容量８５４を有する画素部８５８とが形成され
ている。駆動回路８５７のロジック回路部８５５のＴＦ
Ｔはシフトレジスタ回路やバッファ回路などを形成し、
サンプリング回路部８５６のＴＦＴは基本的にはアナロ
グスイッチで形成する。
【０１２５】これらのＴＦＴは基板８０１に形成した下
地膜８０２上の島状半導体層８０３〜８０６にチャネル
形成領域やソース領域、ドレイン領域及びＬＤＤ領域な
どを設けて形成する。下地膜や島状半導体層は実施例１
と同様にして形成する。ゲート絶縁膜８０８上に形成す
るゲート電極８０９〜８１２は端部がテーパー形状とな
るように形成することに特徴があり、この部分を利用し
てＬＤＤ領域を形成している。このようなテーパー形状
は実施例１と同様に、ＩＣＰエッチング装置を用いたＷ
膜の異方性エッチング技術により形成することができ
る。また、ソース配線８１３、第２の電極（容量電極）
８１５もテーパー形状となる。
【０１２６】テーパー形状の部分を利用して形成される
ＬＤＤ領域はｎチャネル型ＴＦＴの信頼性を向上させる
ために設け、これによりホットキャリア効果によるオン
電流の劣化を防止する。このＬＤＤ領域はイオンドープ
法により当該不純物元素のイオンを電界で加速して、ゲ
ート電極の端部及び該端部の近傍におけるゲート絶縁膜
を通して半導体膜に添加する。
【０１２７】第１のｎチャネル型ＴＦＴ８５１にはチャ
ネル形成領域８３２の外側に第１のＬＤＤ領域８３５、
第２のＬＤＤ領域８３４、ソースまたはドレイン領域８
３３が形成され、第１のＬＤＤ領域８３５はゲート電極
８１０と重なるように形成されている。また、第１のＬ
ＤＤ領域８３５と第２のＬＤＤ領域８３４とに含まれる
ｎ型の不純物元素は、上層のゲート絶縁膜やゲート電極
の膜厚の差により第２のＬＤＤ領域８３４の方が高くな
っている。第２のｎチャネル型ＴＦＴ８５２も同様な構
成とし、チャネル形成領域８３６、ゲート電極と重なる
第１のＬＤＤ領域８３９、第２のＬＤＤ領域８３８、ソ
ースまたはドレイン領域８３７から成っている。一方、
ｐチャネル型ＴＦＴ８５０はシングルドレインの構造で
あり、チャネル形成領域８２８の外側にｐ型不純物が添
加された不純物領域８２９〜８３１が形成されている。
【０１２８】画素部８５８において、ｎチャネル型ＴＦ
Ｔで形成される画素ＴＦＴはオフ電流の低減を目的とし
てマルチゲート構造で形成され、チャネル形成領域８４
０の外側にゲート電極と重なる第１のＬＤＤ領域８４
３、第２のＬＤＤ領域８４２、ソースまたはドレイン領
域８４１が設けられている。また、保持容量８５４は島
状半導体層８０７とゲート絶縁膜８０８と同じ層で形成
される絶縁層と第２の電極８１５とから形成されてい
る。島状半導体層８０７にはｐ型不純物が添加されてい
て、抵抗率が低いことにより第２の電極に印加する電圧
を低く抑えることができる。
【０１２９】層間絶縁膜は酸化シリコン、窒化シリコ
ン、または酸化窒化シリコンなどの無機材料から成り、
５０〜５００nmの厚さの第１の層間絶縁膜８１６と、ポ
リイミド、アクリル、ポリイミドアミド、ＢＣＢ（ベン
ゾシクロブテン）などの有機絶縁物材料から成る第２の
層間絶縁膜８１７とで形成する。このように、第２の層
間絶縁膜を有機絶縁物材料で形成することにより、表面
を良好に平坦化させることができる。また、有機樹脂材
料は一般に誘電率が低いので、寄生容量を低減するでき
る。しかし、吸湿性があり保護膜としては適さないの
で、第１の層間絶縁膜８１６と組み合わせて形成するこ
とが好ましい。
【０１３０】その後、所定のパターンのレジストマスク
を形成し、それぞれの島状半導体層に形成されたソース
領域またはドレイン領域に達するコンタクトホールを形
成する。コンタクトホールの形成はドライエッチング法
により行う。この場合、エッチングガスにＣＦ4、Ｏ2、
Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜
をまずエッチングし、その後、続いてエッチングガスを
ＣＦ4、Ｏ2として保護絶縁膜をエッチングする。さら
に、島状半導体層との選択比を高めるために、エッチン
グガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチン
グすることにより、良好にコンタクトホールを形成する
ことができる。
【０１３１】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによってソース及びドレイン配線８１８〜８
２３と、画素電極８２７、ゲート配線８２６、接続電極
８２５を形成する。このようにして図１で示すような画
素構成の画素部を有するアクティブマトリクス基板を形
成することができる。また、本実施例のアクティブマト
リクス基板を用いても、実施例２で示すアクティブマト
リクス型の液晶表示装置を作製することができる。
【０１３２】また、本実施例では、ゲート電極とソース
配線を同時に形成する例を示したが、マスクを１枚増や
し、さらにゲート電極と第１の電極を別の工程で形成し
てもよい。即ち、まず、半導体層と重なりゲート電極と
なる部分だけを形成し、順次ｎ型またはｐ型の不純物元
素を添加し、活性化を行った後、ゲート電極と重ねて第
１の電極を形成する。この際、コンタクトホールの形成
を行うことなく、単なる重ね合わせでゲート電極と第１
の電極とのコンタクトを形成する。また、第１の電極と
同様にソース配線を形成する。こうすることによって第
１の電極及びソース配線の材料として低抵抗なアルミニ
ウムや銅を用いることが可能となる。
【０１３３】[実施例７]本実施例では、実施例１とはア
クティブマトリクス基板のＴＦＴ構造が異なる他の例を
図１２を用いて説明する。
【０１３４】図１２で示すアクティブマトリクス基板
は、第１のｐチャネル型ＴＦＴ９５０と第２のｎチャネ
ル型ＴＦＴ９５１を有するロジック回路部９５５と第２
のｎチャネル型ＴＦＴ９５２から成るサンプリング回路
部９５６とを有する駆動回路９５７と、画素ＴＦＴ９５
３と保持容量９５４を有する画素部９５８とが形成され
ている。駆動回路９５７のロジック回路部９５５のＴＦ
Ｔはシフトレジスタ回路やバッファ回路などを形成し、
サンプリング回路部９５６のＴＦＴは基本的にはアナロ
グスイッチで形成する。
【０１３５】本実施例で示すアクティブマトリクス基板
は、まず、基板９０１上に下地膜９０２を酸化シリコン
膜、酸化窒化シリコン膜などで５０〜２００nmの厚さに
形成する。その後、レーザー結晶化法や熱結晶化法で作
製した結晶質半導体膜から島状半導体層９０３〜９０７
を形成する。その上にゲート絶縁膜９０８を形成する。
そして、ｎチャネル型ＴＦＴを形成する島状半導体層９
０４、９０５と保持容量を形成する島状半導体層９０７
に１×１０16〜１×１０19/cm3の濃度でリン（Ｐ）に代
表されるｎ型を付与する不純物元素を選択的に添加す
る。
【０１３６】そして、ＷまたはＴａＮを成分とする材料
でゲート電極９０９〜９１２、ゲート配線９１４、第２
の電極（容量電極）９１５、及びソース配線９１３を形
成する。ゲート配線、第２の電極、ソース配線はＡｌ等
の抵抗率の低い材料で別途形成しても良い。そして、島
状半導体層９０３〜９０７ゲート電極９０９〜９１２及
び第２の電極９１５の外側の領域に１×１０19〜１×１
０21/cm3の濃度でリン（Ｐ）に代表されるｎ型を付与す
る不純物元素を選択的に添加する。こうして第１のｎチ
ャネル型ＴＦＴ９５１、第２のｎチャネル型ＴＦＴ９５
２には、それぞれチャネル形成領域９３１、９３４、Ｌ
ＤＤ領域９３３、９３６、ソースまたはドレイン領域９
３２、９３５が形成される。画素ＴＦＴ９５３のＬＤＤ
領域９３９はゲート電極９１２を用いて自己整合的に形
成するものでチャネル形成領域９３７の外側に形成さ
れ、ソースまたはドレイン領域９３８は。第１及び第２
のｎチャネル型ＴＦＴと同様にして形成されている。
【０１３７】層間絶縁膜は実施例３と同様に、酸化シリ
コン、窒化シリコン、または酸化窒化シリコンなどの無
機材料から成る第１の層間絶縁膜９１６と、ポリイミ
ド、アクリル、ポリイミドアミド、ＢＣＢ（ベンゾシク
ロブテン）などの有機絶縁物材料から成る第２の層間絶
縁膜９１７とで形成する。その後、所定のパターンのレ
ジストマスクを形成し、それぞれの島状半導体層に形成
されたソース領域またはドレイン領域に達するコンタク
トホールを形成する。そして、導電性の金属膜をスパッ
タ法や真空蒸着法で形成しソース配線及びドレイン配線
９１８〜９２３と、画素電極９２７、ゲート配線９２
６、接続電極９２５を形成する。このようにして図１で
示すような画素構造構成の画素部を有するアクティブマ
トリクス基板を形成することができる。また、本実施例
のアクティブマトリクス基板を用いても、実施例２で示
すアクティブマトリクス型の液晶表示装置を作製するこ
とができる。
【０１３８】ロジック回路部９５５の第１のｎチャネル
型ＴＦＴ９５１はドレイン側にゲート電極と重なるＧＯ
ＬＤ領域が形成された構造としてある。このＧＯＬＤ領
域によりドレイン領域近傍に発生する高電界領域を緩和
して、ホットキャリアの発生を防ぎ、このＴＦＴの劣化
を防止することができる。このような構造のｎチャネル
型ＴＦＴはバッファ回路やシフトレジスタ回路に適して
いる。一方、サンプリング回路部９５６の第２のｎチャ
ネル型ＴＦＴ９５２はＧＯＬＤ領域とＬＤＤ領域をソー
ス側及びドレイン側に設けた構造であり、極性反転して
動作するアナログスイッチにおいてホットキャリアによ
る劣化を防ぎ、さらにオフ電流を低減することを目的と
した構造となっている。画素ＴＦＴ９５３はＬＤＤ構造
を有し、マルチゲートで形成され、オフ電流の低減を目
的とした構造となっている。一方、ｐチャネル型ＴＦＴ
はシングルドレイン構造で形成され、チャネル形成領域
９２８の外側にｐ型の不純物元素が添加された不純物領
域９２９、９３０を形成する。
【０１３９】このように、図１２で示すアクティブマト
リクス基板は、画素部及び駆動回路が要求する仕様に応
じて各回路を構成するＴＦＴを最適化し、各回路の動作
特性と信頼性を向上させることを特に考慮した構成とな
っている。
【０１４０】また、本実施例では、ゲート電極とソース
配線を同時に形成する例を示したが、マスクを１枚増や
し、さらにゲート電極と第１の電極を別の工程で形成し
てもよい。即ち、まず、半導体層と重なりゲート電極と
なる部分だけを形成し、順次ｎ型またはｐ型の不純物元
素を添加し、活性化を行った後、ゲート電極と重ねて第
１の電極を形成する。この際、コンタクトホールの形成
を行うことなく、単なる重ね合わせでゲート電極と第１
の電極とのコンタクトを形成する。また、第１の電極と
同時にソース配線を形成する。こうすることによって第
１の電極及びソース配線の材料として低抵抗なアルミニ
ウムや銅を用いることが可能となる。
【０１４１】[実施例８]本実施例では図１とは異なる画
素構造を図１３に示し、断面構造を図１４に示す。それ
ぞれ、Ａ−Ａ’断面図、Ｇ−Ｇ’断面図を示した。な
お、本実施例は、実施例１と保持容量の構成が異なるの
みであり、それ以外の構成は実施例１とほぼ同一であ
る。
【０１４２】本実施例では保持容量は、第２の半導体層
１００２上の絶縁膜を誘電体として、第２の半導体層１
００２と、容量電極１００５とで形成している。なお、
容量電極１００５は、容量配線１００９と接続されてい
る。また、容量電極１００５は、第１の電極１００４及
びソース配線１００６と同じ絶縁膜上に同時に形成され
る。また、容量配線は、画素電極１０１１、接続電極１
０１０、ゲート配線１００７と同じ絶縁膜上に同時に形
成される。
【０１４３】また、本実施例では、実施例１とは異なっ
ており、不純物領域１０１２〜１０１４には画素ＴＦＴ
と同様にｎ型を付与する不純物元素が添加されている。
本実施例のように保持容量を形成する一方の電極が不純
物領域１０１４となる保持容量を備えた画素構造とする
ことで、画素部が大面積化（例えば対角１０インチ以上
のパネル）しても対応できる。
【０１４４】また、本実施例では、ゲート電極とソース
配線を同時に形成する例を示したが、マスクを１枚増や
し、さらにゲート電極と第１の電極及び容量配線を別の
工程で形成してもよい。即ち、まず、半導体層と重なり
ゲート電極となる部分だけを形成し、順次ｎ型またはｐ
型の不純物元素を添加し、活性化を行った後、ゲート電
極と重ねて第１の電極を形成する。この際、コンタクト
ホールの形成を行うことなく、単なる重ね合わせでゲー
ト電極と第１の電極とのコンタクトを形成する。また、
第１の電極と同時にソース配線、容量配線を形成する。
こうすることによって第１の電極及びソース配線の材料
として低抵抗なアルミニウムや銅を用いることが可能と
なる。また、容量配線に重なる半導体層にｎ型またはｐ
型の不純物元素を添加して保持容量の増加を図ることが
できる。
【０１４５】本実施例は、実施例１のマスク設計を変更
することで、枚数を増やすことなく作製することができ
る。
【０１４６】なお、本実施例は実施例１乃至５のいずれ
か一と自由に組み合わせることができる。
【０１４７】[実施例９]本実施例では、実施例１で示し
たアクティブマトリクス基板のＴＦＴの半導体層を形成
する結晶質半導体層の他の作製方法について示す。本実
施例では特開平７−１３０６５２号公報で開示されてい
る触媒元素を用いる結晶化法を適用することもできる。
以下に、その場合の例を説明する。
【０１４８】実施例１と同様にして、ガラス基板上に下
地膜、非晶質半導体層を２５〜８０nmの厚さで形成す
る。例えば、非晶質シリコン膜を５５nmの厚さで形成す
る。そして、重量換算で１０ｐｐｍの触媒元素を含む水
溶液をスピンコート法で塗布して触媒元素を含有する層
を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニ
ウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ
（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐ
ｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元
素を含有する層１７０は、スピンコート法の他にスパッ
タ法や真空蒸着法によって上記触媒元素の層を１〜５nm
の厚さに形成しても良い。
【０１４９】そして、結晶化の工程では、まず４００〜
５００℃で１時間程度の熱処理を行い、非晶質シリコン
膜の含有水素量を５atom％以下にする。そして、ファー
ネスアニール炉を用い、窒素雰囲気中で５５０〜６００
℃で１〜８時間の熱アニールを行う。以上の工程により
結晶質シリコン膜から成る結晶質半導体層を得ることが
できる。
【０１５０】このうようにして作製された結晶質半導体
層から島状半導体層を作製すれば、実施例１と同様にし
てアクティブマトリクス基板を完成させることができ
る。しかし、結晶化の工程においてシリコンの結晶化を
助長する触媒元素を使用した場合、島状半導体層中には
微量（１×１０17〜１×１０19atoms/cm3程度）の触媒
元素が残留する。勿論、そのような状態でもＴＦＴを完
成させることが可能であるが、残留する触媒元素を少な
くともチャネル形成領域から除去する方がより好ましか
った。この触媒元素を除去する手段の一つにリン（Ｐ）
によるゲッタリング作用を利用する手段がある。
【０１５１】この目的におけるリン（Ｐ）によるゲッタ
リング処理は、図３（Ｃ）で説明した活性化工程で同時
に行うことができる。ゲッタリングに必要なリン（Ｐ）
の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度で
よく、活性化工程の熱アニールにより、ｎチャネル型Ｔ
ＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から
触媒元素をその濃度でリン（Ｐ）を含有する不純物領域
へ偏析させることができる。その結果その不純物領域に
は１×１０17〜１×１０19atoms/cm3程度の触媒元素が
偏析した。このようにして作製したＴＦＴはオフ電流値
が下がり、結晶性が良いことから高い電界効果移動度が
得られ、良好な特性を達成することができる。
【０１５２】なお、本実施例は、実施例１乃至８のいず
れか一と自由に組み合わせることが可能である。
【０１５３】[実施例１０]本実施例では、実施例１とは
異なる画素構造（ＩＰＳ方式）を図１５に示し、断面構
造を図１６に示す。それぞれ、Ａ−Ａ’断面図、Ｈ−
Ｈ’断面図を示した。
【０１５４】本実施例は、ＩＰＳ（In-Plane Switchin
g）方式（横電界方式とも言う）のアクティブマトリク
ス型の液晶表示装置の一例を示す。ＩＰＳ方式は画素電
極と共通配線（以下、コモン配線と呼ぶ）との両方を一
方の基板に形成し、横方向に電界を印加することに特徴
があり、液晶分子の長軸が基板面にほぼ平行な方向に配
向制御されている。このＩＰＳ方式とすることで視野角
を広げることができる。
【０１５５】図１５において、１１０１は第１の半導体
層、１１０２、１１０３は第２の半導体層、１１０４は
第１の電極、１１０５は第２の電極、１１０６はソース
配線、１１０７はゲート配線、１１０８、１１０９はコ
モン配線、１１１０は接続電極、１１１１は画素電極で
ある。なお、画素電極とコモン配線は、基板面と平行な
電界が生じるように配置されている。また、コモン配線
はソース配線と重なるように配置されており画素部の開
口率を向上させている。
【０１５６】また、図１６に示すように第１の電極１１
０４、第２の電極１１０５、及びソース配線１１０６
は、第１の半導体層及び第２の半導体層を覆う絶縁膜上
に同時に形成されている。また、画素電極１１１１、接
続電極１１１０、ゲート配線１１０７、及びコモン配線
１１０９は、ソース配線を覆う層間絶縁膜上に同時に形
成されている。
【０１５７】また、第１の電極はゲート配線と電気的に
接続されており、第１の半導体層と重なる第１の電極は
ゲート電極として機能する。
【０１５８】また、本実施例では、長方形状の画素電極
を示したが、画素電極及びコモン電極の形状をくの字の
電極構造として、さらに視野角を広げてもよい。
【０１５９】また、保持容量は、第２の半導体層と、第
２の半導体層を覆う絶縁膜と、第２の電極とで形成され
る。この第２の電極は隣り合う画素のゲート配線と電気
的に接続されている。また、第２の半導体層にはｐ型を
付与する不純物元素が添加されている。
【０１６０】なお、本実施例は、実施例１のマスクパタ
ーンを変更すれば実施例１と同じ工程で得られる画素構
成である。
【０１６１】実施例１を用いて図１５及び図１６に示す
状態を得た後、実施例２に示した方法により液晶表示装
置を得る。画素間の隙間は実施例２と同様に対向基板に
設けたカラーフィルタを用いて遮光する。ただし、ＩＰ
Ｓ方式とするため、配向処理などを変更する必要があ
る。
【０１６２】[実施例１１]本実施例では、実施例１０と
は異なる他のＩＰＳ方式の画素構造を図１７に示し、断
面構造を図１８に示す。それぞれ、Ｊ−Ｊ’断面図、Ｋ
−Ｋ’断面図を示した。なお、本実施例は、実施例１０
と画素電極の構成が異なるのみであり、それ以外の構成
は実施例１０とほぼ同一である。
【０１６３】図１７において、１２０１は第１の半導体
層、１２０２、１２０３は第２の半導体層、１２０４は
第１の電極、１２０５は第２の電極、１２０６はソース
配線、１２０７はゲート配線、１２０８、１２０９はコ
モン配線、１２１０は第１の接続電極、１２１１は画素
電極、１２１２、１２１３は第２の接続電極である。な
お、画素電極とコモン配線は、基板面と平行な電界が生
じるように配置されている。また、画素電極１２１１は
透光性を有する導電膜（ＩＴＯ膜等）を用いており、マ
スクを１枚増やして透光性を有する導電膜をパターニン
グして、第２の接続電極と画素電極とを重ねあわせて電
気的な接続を可能としている。画素電極として透光性を
有する導電膜を用いることによって開口率を向上させて
いる。また、コモン配線はソース配線と重なるように配
置されており画素部の開口率を向上させている。
【０１６４】また、図１８に示すように第１の電極１２
０４、第２の電極１２０５、及びソース配線１２０６
は、第１の半導体層及び第２の半導体層を覆う絶縁膜上
に同時に形成されている。また、第１の接続電極１２１
０、ゲート配線１２０７、及びコモン配線１２０９、第
２の接続電極１２１３、１２１２は、ソース配線を覆う
層間絶縁膜上に同時に形成されている。
【０１６５】また、第１の電極はゲート配線と電気的に
接続されており、第１の半導体層と重なる第１の電極は
ゲート電極として機能する。
【０１６６】また、本実施例では、長方形状の画素電極
を示したが、画素電極及びコモン電極の形状をくの字の
電極構造として、さらに視野角を広げてもよい。
【０１６７】また、保持容量は、第２の半導体層と、第
２の半導体層を覆う絶縁膜と、第２の電極とで形成され
る。この第２の電極は隣り合う画素のゲート配線と電気
的に接続されている。また、第２の半導体層にはｐ型を
付与する不純物元素が添加されている。
【０１６８】なお、本実施例は、実施例１のマスクパタ
ーンを変更すれば実施例１と同じ工程で得られる画素構
成である。
【０１６９】実施例１を用いて図１５及び図１６に示す
状態を得た後、実施例２に示した方法により液晶表示装
置を得る。画素間の隙間は実施例２と同様に対向基板に
設けたカラーフィルタを用いて遮光する。ただし、ＩＰ
Ｓ方式とするため、配向処理などを変更する必要があ
る。
【０１７０】[実施例１２]本実施例では、実施例１とは
異なる保持容量の断面構造を図１９に示す。なお、本実
施例は、実施例１と保持容量の構成が異なるのみであ
り、それ以外の構成は実施例１とほぼ同一である。な
お、同じ符号を用いた部分はそれぞれ実施例１と対応し
ている。
【０１７１】まず、実施例１に従って層間絶縁膜を形成
する状態を得た後、マスクを１枚増やし、選択的にエッ
チングして層間絶縁膜を一部除去して、有機樹脂からな
る層間絶縁膜１３００と層間絶縁膜１５７を選択的に残
す。次いで、画素電極１３０２を形成する。
【０１７２】本実施例では、実施例１と同様に第１絶縁
膜を誘電体として不純物領域１５３〜１５６を含む半導
体層と容量電極１３０１とで保持容量が形成される。加
えて、層間絶縁膜１５７を誘電体として容量電極１３０
１と画素電極１３０２とで保持容量が形成される。な
お、不純物領域１５３〜１５６には画素ＴＦＴと同様に
ｎ型またはｐ型を付与する不純物元素が添加されてい
る。
【０１７３】このような構成とすることでさらなる保持
容量の増加を図ることができる。
【０１７４】なお、本実施例は実施例１乃至９のいずれ
か一と自由に組み合わせることができる。
【０１７５】[実施例１３]本発明を実施して形成された
ＣＭＯＳ回路や画素部は様々な電気光学装置（アクティ
ブマトリクス型液晶ディスプレイ、アクティブマトリク
ス型ＥＣディスプレイ）に用いることができる。即ち、
それら電気光学装置を表示部に組み込んだ電子機器全て
に本発明を実施できる。
【０１７６】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図２０、図２１、及び図２２に示
す。
【０１７７】図２０（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３に適用することができる。
【０１７８】図２０（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。
【０１７９】図２０（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。
【０１８０】図２０（Ｄ）は頭部取り付け型のディスプ
レイの一部（右片側）であり、本体２３０１、信号ケー
ブル２３０２、頭部固定バンド２３０３、表示部２３０
４、光学系２３０５、表示装置２３０６等を含む。本発
明は表示装置２３０６に用いることができる。
【０１８１】図２０（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２に適用
することができる。
【０１８２】図２０（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明を表示部２５０２に適用することができる。
【０１８３】図２１（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８に適用することができる。
【０１８４】図２１（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８に適用す
ることができる。
【０１８５】なお、図２１（Ｃ）は、図２１（Ａ）及び
図２１（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図２１（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【０１８６】また、図２１（Ｄ）は、図２１（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図２１（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０１８７】ただし、図２１に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置での適用例は図示していな
い。
【０１８８】図２２（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本発明を表示部２９０４に適用することがで
きる。
【０１８９】図２２（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３に適用す
ることができる。
【０１９０】図２２（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは大画面化した場合においても有利で
あり、対角１０インチ以上（特に３０インチ以上）のデ
ィスプレイには有利である。
【０１９１】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜１２のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
【０１９２】[実施例１４]実施例１では、第１の形状の
導電層を形成する第１のエッチング処理を１回のエッチ
ング条件で行ったが、絶縁膜の膜減り及び形状の均一性
を向上させるため、複数回のエッチング条件で行っても
よい。本実施例では第１のエッチング処理を２回のエッ
チング条件で第１の形状の導電層を形成する例を示す。
【０１９３】また、本発明は、ゲート電極の両側にテー
パー形状が形成され、チャネル形成領域の両側にＬＤＤ
領域が形成されるが、本実施例は、作製工程におけるゲ
ート電極近傍の片側の断面拡大図を示す図２４を用いて
説明する。なお、簡略化のため、下地膜と基板は図示し
ていない。
【０１９４】まず、実施例１に従って、図２（Ａ）と同
じ状態を得る。第１の導電膜は、膜厚２０〜１００ｎｍ
とし、第２の導電膜は、膜厚１００〜４００ｎｍとすれ
ばよく、本実施例では、膜厚３０ｎｍのＴａＮからなる
第１の導電膜と膜厚３７０ｎｍのＷからなる第２の導電
膜を積層形成した。ＴａＮは、非常に耐熱性が高いた
め、第１の導電膜の材料として好ましい。
【０１９５】次いで、レジストからなる第１の形状のマ
スク１４０５ａを形成し、ＩＣＰ法によりエッチングを
行って第１の形状の第２の導電層１４０４ａを形成す
る。ここでは、ＴａＮと選択比が高いエッチングガスと
してＣＦ4とＣｌ2とＯ2からなる混合ガスを用いたた
め、図２４（Ａ）に示した状態を得ることができる。表
１に様々なエッチング条件と第２の導電層（Ｗ）のエッ
チングレート、第１の導電層（ＴａＮ）のエッチングレ
ート、または第２の導電層（Ｗ）のテーパー角との関係
を示す。
【０１９６】
【表１】
【０１９７】なお、本明細書においてテーパー角とは、
図２４（Ａ）の右上図に示したように、水平面と材料層
の側面とがなす角を指している。
【０１９８】また、水平面と第２の導電層（Ｗ）の側面
とがなす角（テーパー角α１）は、第１のエッチング条
件を、例えば表１中の条件４〜１５のいずれか一に設定
することで１９度〜７０度の範囲で自由に設定すること
ができる。なお、エッチング時間は実施者が適宜設定す
ればよい。
【０１９９】また、図２４（Ａ）において、１４０１は
半導体層、１４０２は絶縁膜、１４０３は第１の導電膜
である。
【０２００】次いで、マスク１４０５ａをそのままにし
た状態で、第２のエッチング条件とし、エッチングを行
って、第１の形状の第１の導電層１４０３ａを形成す
る。なお、第２のエッチング条件でのエッチングの際、
絶縁膜１４０２も若干エッチングされて第１の形状の絶
縁膜１４０２ａとなる。ここでは、第２のエッチング条
件のエッチングガスとしてＣＦ4とＣｌ2からなる混合ガ
スを用いた。第２のエッチング条件として、例えば、表
１の条件１〜３のいずれか一を用いればよい。このよう
に第１のエッチング処理を２回のエッチング条件で行う
ことによって、絶縁膜１４０２の膜減りを抑えることが
できる。
【０２０１】次いで、第１のドーピング処理を行う。半
導体に一導電型を付与する不純物元素、ここでは、ｎ型
を付与するリンをイオンドーピング法を用い、第１の形
状の第１の導電層１４０３ａ及び第１の形状の第２の導
電層１４０４ａをマスクとして半導体層１４０１に添加
する。（図２４（Ｂ））なお、図２４（Ｂ）では、第２
のエッチング条件のエッチングを行った際、第１の形状
の第２の導電層１４０４ａも若干、エッチングされるが
微小であるため図２４（Ａ）と同一形状として図示し
た。
【０２０２】次いで、マスク１４０５ａをそのままにし
た状態で、第２のエッチング処理を行い、図２４（Ｃ）
に示した状態を得る。本実施例では、第２のエッチング
処理として、ＣＦ4とＣｌ2からなる混合ガスを用いた第
１のエッチング条件でエッチングを行った後、さらにＣ
Ｆ4とＣｌ2とＯ2からなる混合ガスを用いた第２のエッ
チング条件でエッチングを行った。これらのエッチング
条件は、表１中のいずれか一条件を用い、エッチング時
間を適宜設定すればよい。また、各導電層のチャネル長
方向の幅もエッチング条件によって自由に設定すること
ができる。この第２のエッチング処理によって、第２の
形状のマスク１４０５ｂ、第２の形状の第１の導電層１
４０３ｂ、第２の形状の第２の導電層１４０４ｂ、及び
第２の形状の絶縁膜１４０２ｂが形成される。
【０２０３】第２の形状の第２の導電層１４０４ｂは、
テーパー角α１よりも大きいテーパー角α２を形成し、
第２の形状の第１の導電層１４０３ｂは非常に小さいテ
ーパー角βを形成する。また、第２の形状の絶縁膜にお
いてもテーパー角γが部分的に形成される。
【０２０４】次いで、マスク１４０５ｂを除去した後、
第２のドーピング処理を行う。（図２４（Ｄ））第２の
ドーピング処理は、第１のドーピング処理よりも低濃度
のドーピングを行う。ここでは、ｎ型を付与するリンを
イオンドーピング法を用い、第２の形状の第２の導電層
１４０４ｂをマスクとして半導体層１４０１に添加す
る。
【０２０５】この第２のドーピング処理により不純物領
域１４０１ａ〜１４０１ｃが形成される。また、絶縁膜
及び第１の導電層を挟んで第２の導電層と重なる半導体
層は、チャネル形成領域となる。なお、図示しないが、
チャネル形成領域を挟んで両側に不純物領域１４０１ａ
〜１４０１ｃが左右対称に形成される。
【０２０６】また、ドーピングにおいて、半導体層上に
位置する材料層の膜厚が厚くなればなるほどイオンの注
入される深さが浅くなる。従って、絶縁膜を挟んで第１
の導電層と重なる不純物領域１４０１ｃ、即ち第３の不
純物領域（ＧＯＬＤ領域）は、テーパー角βの側面を有
するテーパー形状の部分の影響を受けて、半導体層中に
添加される不純物元素の濃度が変化する。膜厚が厚くな
ればなるほど不純物濃度が低減し、薄くなればなるほど
不純物濃度が増加する。
【０２０７】また、同様に不純物領域１４０１ｂ、即ち
第２の不純物領域（ＬＤＤ領域）は、第２の形状の絶縁
膜１４０２ｂの膜厚による影響を受け、半導体層中に添
加される不純物元素の濃度が変化する。即ち、テーパー
角γの側面を有するテーパー形状となっている部分やそ
の他のテーパー形状となっている部分の膜厚による影響
を受け、半導体層中に添加される不純物元素の濃度が変
化する。なお、第１の導電層と重なっていない不純物領
域１４０１ｂは、不純物領域１４０１ｃより濃度が高
い。また、チャネル長方向における不純物領域１４０１
ｂの幅は、不純物領域１４０１ｃと同程度、もしくは不
純物領域１４０１ｃより広い。
【０２０８】また、不純物領域１４０１ａ、即ち第１の
不純物領域は、第１のドーピング処理により添加された
不純物濃度に加え、さらに第２のドーピング処理により
添加されて高濃度不純物領域となり、ソース領域または
ドレイン領域として機能する。
【０２０９】以降の工程は、実施例１の図３（Ｂ）以降
の工程に従ってアクティブマトリクス基板を作製すれば
よい。
【０２１０】上記方法により画素部のＴＦＴ及び駆動回
路のＴＦＴが形成される。
【０２１１】また、本実施例は、実施例１乃至４、７乃
至１３のいずれか一と自由に組み合わせることができ
る。
【０２１２】また、本実施例のエッチングガス用ガス
（ＣＦ4とＣｌ2の混合ガス）に代えてＳＦ6とＣｌ2の混
合ガスを用いた場合、あるいはＣＦ4とＣｌ2とＯ2の混
合ガスに代えてＳＦ6とＣｌ2とＯ2の混合ガスを用いた
場合、絶縁膜１４０２との選択比が非常に高いのでさら
に膜減りを抑えることができる。
【０２１３】
【発明の効果】本発明によりマスク数及び工程数を増加
させることなく、高い開口率を実現した画素構造を有す
る液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の画素部上面図を示す図。（実施例
１）
【図２】 アクティブマトリクス基板の作製工程を示
す図。（実施例１）
【図３】 アクティブマトリクス基板の作製工程を示
す図。（実施例１）
【図４】 アクティブマトリクス基板の作製工程を示
す図。（実施例１）
【図５】 反射型液晶表示装置の断面構造図を示す
図。（実施例２）
【図６】 本発明の画素部上面図を示す図。（実施例
１）
【図７】 アクティブマトリクス基板の上面図及び断
面図を示す図。（実施例３）
【図８】 端子部の断面図を示す図。（実施例３）
【図９】 透過型液晶表示装置の断面構造図を示す
図。（実施例４）
【図１０】 端子部の断面図を示す図。（実施例５）
【図１１】 本発明のアクティブマトリクス基板の断面
を示す図。（実施例６）
【図１２】 本発明のアクティブマトリクス基板の断面
を示す図。（実施例７）
【図１３】 本発明の画素部上面図を示す図。（実施例
８）
【図１４】 本発明の画素部断面図を示す図。（実施例
８）
【図１５】 本発明の画素部上面図を示す図。（実施例
１０）
【図１６】 本発明の画素部断面図を示す図。（実施例
１０）
【図１７】 本発明の画素部上面図を示す図。（実施例
１１）
【図１８】 本発明の画素部断面図を示す図。（実施例
１１）
【図１９】 本発明の画素部断面図を示す図。（実施例
１２）
【図２０】 電子機器の一例を示す図。（実施例１３）
【図２１】 電子機器の一例を示す図。（実施例１３）
【図２２】 電子機器の一例を示す図。（実施例１３）
【図２３】 従来例を示す図。
【図２４】 アクティブマトリクス基板の作製工程の断
面拡大図を示す図。（実施例１４）
【図２５】 本発明の画素部上面図を示す図。（実施例
４）

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面上にソース領域及びドレイン領域
    と、前記ソース領域と前記ドレイン領域との間に挟まれ
    るチャネル形成領域とを有する半導体層と、 前記半導体層上に第１絶縁膜と、 前記第１絶縁膜上に前記チャネル形成領域と重なる電極
    と、 前記第１絶縁膜上にソース配線と、 前記電極及び前記ソース配線を覆う第２絶縁膜と、 前記第２絶縁膜上に前記電極と接続されたゲート配線と
    を有することを特徴とする半導体装置。
  2. 【請求項２】絶縁表面上にソース領域及びドレイン領域
    と、前記ソース領域と前記ドレイン領域との間に挟まれ
    るチャネル形成領域とを有する半導体層と、 前記半導体層上に第１絶縁膜と、 前記第１絶縁膜上に前記チャネル形成領域と重なる電極
    と、 前記第１絶縁膜上にソース配線と、 前記電極及び前記ソース配線を覆う第２絶縁膜と、 前記第２絶縁膜上に前記電極と接続されたゲート配線
    と、 前記第２絶縁膜上に前記ソース配線及び前記半導体層と
    接続された接続電極と、 前記第２絶縁膜上に前記半導体層と接続された画素電極
    とを有することを特徴とする半導体装置。
  3. 【請求項３】請求項２において、前記画素電極は、前記
    第２絶縁膜を間に挟んで前記ソース配線と重なることを
    特徴とする半導体装置。
  4. 【請求項４】請求項１乃至３のいずれか一において、前
    記半導体層は、前記第１絶縁膜を間に挟んで前記ゲート
    配線と重なる領域を有することを特徴とする半導体装
    置。
  5. 【請求項５】請求項４において、前記半導体層のうち、
    前記第１絶縁膜を間に挟んで前記ゲート配線と重なる領
    域は、チャネル形成領域を少なくとも含むことを特徴と
    する半導体装置。
  6. 【請求項６】請求項４または請求項５において、前記半
    導体層のうち、前記第１絶縁膜を間に挟んで前記ゲート
    配線と重なる領域は、前記チャネル形成領域と前記ドレ
    イン領域との間に存在する領域を少なくとも含むことを
    特徴とする半導体装置。
  7. 【請求項７】請求項４乃至６のいずれか一において、前
    記半導体層のうち、前記第１絶縁膜を間に挟んで前記ゲ
    ート配線と重なる領域は、前記チャネル形成領域と前記
    ソース領域との間に存在する領域を少なくとも含むこと
    を特徴とする半導体装置。
  8. 【請求項８】請求項４乃至７のいずれか一において、前
    記半導体層は、複数のチャネル形成領域を有し、 前記半導体層のうち、前記第１絶縁膜を間に挟んで前記
    ゲート配線と重なる領域は、あるチャネル形成領域とそ
    の他のチャネル形成領域との間に存在する領域を少なく
    とも含むことを特徴とする半導体装置。
  9. 【請求項９】請求項１乃至８のいずれか一において、前
    記第１絶縁膜を間に挟んで前記チャネル形成領域と重な
    る電極は、ゲート電極であることを特徴とする半導体装
    置。
  10. 【請求項１０】請求項２乃至１０のいずれか一におい
    て、前記電極及び前記ソース配線は同一材料で形成され
    たことを特徴とする半導体装置。
  11. 【請求項１１】請求項２乃至１０のいずれか一におい
    て、前記画素電極、前記接続電極、及び前記ゲート配線
    は同一材料で形成されたことを特徴とする半導体装置。
  12. 【請求項１２】請求項１乃至１１のいずれか一におい
    て、前記ゲート配線は、導電型を付与する不純物元素が
    ドープされたｐｏｌｙ−Ｓｉ、Ｗ、ＷＳｉX、Ａｌ、Ｃ
    ｕ、Ｔａ、Ｃｒ、またはＭｏから選ばれた元素を主成分
    とする膜またはそれらの積層膜からなることを特徴とす
    る半導体装置。
  13. 【請求項１３】請求項１乃至１２のいずれか一におい
    て、前記第１絶縁膜はゲート絶縁膜であることを特徴と
    する半導体装置。
  14. 【請求項１４】請求項１乃至１３のいずれか一におい
    て、前記第２絶縁膜は、シリコンを主成分とする第１の
    絶縁層と、有機樹脂材料から成る第２の絶縁層とからな
    ることを特徴とする半導体装置。
  15. 【請求項１５】請求項２乃至１４のいずれか一におい
    て、前記画素電極を含む一つの画素は、前記第１絶縁膜
    を誘電体として、前記画素電極に接続された半導体層
    と、隣りあう画素のゲート配線に接続された電極とで保
    持容量を形成することを特徴とする半導体装置。
  16. 【請求項１６】請求項１５において、前記画素電極に接
    続された半導体層にはｐ型を付与する不純物元素が添加
    されたことを特徴とする半導体装置。
  17. 【請求項１７】一対の基板と、前記一対の基板間に保持
    された液晶とを備えた液晶表示装置であって、 前記一対の基板のうち、一方の基板には画素部と駆動回
    路とが設けられ、 前記画素部には、 絶縁表面上にソース領域及びドレイン領域と、前記ソー
    ス領域と前記ドレイン領域との間に挟まれるチャネル形
    成領域とを有する半導体層と、 前記半導体層上に第１絶縁膜と、 前記第１絶縁膜上に前記チャネル形成領域と重なる電極
    と、 前記第１絶縁膜上にソース配線と、 前記電極及び前記ソース配線を覆う第２絶縁膜と、 前記第２絶縁膜上に前記電極と接続されたゲート配線
    と、 前記第２絶縁膜上に前記ソース配線及び前記半導体層と
    接続された接続電極と、 前記第２絶縁膜上に前記半導体層と接続された画素電極
    とを備え、 他方の基板には、前記第１の半導体層と重なるように赤
    色カラーフィルタと青色カラーフィルタとが積層された
    遮光膜を有することを特徴とする半導体装置。
  18. 【請求項１８】請求項１７において、前記第２の絶縁膜
    上にコモン配線を有し、基板面に平行な電界が生じるよ
    うに前記画素電極と前記コモン配線とが配置されたこと
    を特徴とする半導体装置。
  19. 【請求項１９】請求項２乃至１８のいずれか一におい
    て、前記半導体装置は、前記画素電極がＡｌまたはＡｇ
    を主成分とする膜またはそれらの積層膜からなる反射型
    の液晶表示装置であることを特徴とする半導体装置。
  20. 【請求項２０】請求項２乃至１８のいずれか一におい
    て、前記半導体装置は、前記画素電極が透明導電膜から
    なる透過型の液晶表示装置であることを特徴とする半導
    体装置。
  21. 【請求項２１】請求項１乃至２０のいずれか一におい
    て、前記半導体装置は、パーソナルコンピュータ、ビデ
    オカメラ、携帯型情報端末、デジタルカメラ、デジタル
    ビデオディスクプレーヤー、または電子遊技機器である
    ことを特徴とする半導体装置。
  22. 【請求項２２】絶縁表面上に結晶質半導体膜からなる半
    導体層を形成する第１工程と、 前記半導体層上に第１絶縁膜を形成する第２工程と、 前記第１絶縁膜上に前記半導体層と重なる電極と、ソー
    ス配線とを形成する第３工程と、 前記電極及び前記ソース配線を覆う第２絶縁膜を形成す
    る第４工程と、 前記第２絶縁膜上に前記電極と接続し、且つ前記半導体
    層と重なるゲート配線と、前記半導体層と前記ソース配
    線とを接続する接続電極と、前記ソース配線と重なる画
    素電極とを形成する第５工程とを有することを特徴とす
    る半導体装置の作製方法。
  23. 【請求項２３】絶縁表面上に結晶質半導体膜からなる第
    １の半導体層及び第２の半導体層を形成する第１工程
    と、 前記第１の半導体層及び前記第２の半導体層上に第１絶
    縁膜を形成する第２工程と、 前記第１絶縁膜上に前記第１の半導体層と重なる第１の
    電極と、前記第２の半導体層と重なる第２の電極と、ソ
    ース配線とを形成する第３工程と、 前記第１の電極、前記第２の電極、及び前記ソース配線
    を覆う第２絶縁膜を形成する第４工程と、 前記第２絶縁膜上に前記第１の電極と接続し、且つ第１
    の半導体層と重なるゲート配線と、前記第１の半導体層
    と前記ソース配線とを接続する接続電極と、前記ソース
    配線と重なる画素電極とを形成する第５工程とを有する
    ことを特徴とする半導体装置の作製方法。
  24. 【請求項２４】請求項２３において、前記画素電極と接
    続された前記第２の半導体層は、隣りあう画素のゲート
    配線と接続された前記第２の電極と重なっていることを
    特徴とする半導体装置の作製方法。
  25. 【請求項２５】請求項２２乃至２４のいずれか一におい
    て、前記第２絶縁膜は、シリコンを主成分とする第１の
    絶縁層と、有機樹脂材料から成る第２の絶縁層との積層
    膜からなることを特徴とする半導体装置の作製方法。
  26. 【請求項２６】請求項２２乃至２５のいずれか一におい
    て、前記第２絶縁膜は、酸化シリコンまたは窒化シリコ
    ンまたは酸化窒化シリコンから成る第１の絶縁層と、ポ
    リイミドまたはアクリルまたはポリアミドまたはポリイ
    ミドアミドまたはベンゾシクロブテンからなる第２の絶
    縁層との積層膜であることを特徴とする半導体装置の作
    製方法。
JP2001046401A 2000-02-22 2001-02-22 半導体装置およびその作製方法 Expired - Fee Related JP4845273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001046401A JP4845273B2 (ja) 2000-02-22 2001-02-22 半導体装置およびその作製方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000044973 2000-02-22
JP2000044973 2000-02-22
JP2000-44973 2000-02-22
JP2001046401A JP4845273B2 (ja) 2000-02-22 2001-02-22 半導体装置およびその作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2008026814A Division JP4741613B2 (ja) 2000-02-22 2008-02-06 表示装置
JP2011133508A Division JP4940368B2 (ja) 2000-02-22 2011-06-15 半導体装置

Publications (3)

Publication Number Publication Date
JP2001313397A true JP2001313397A (ja) 2001-11-09
JP2001313397A5 JP2001313397A5 (ja) 2008-04-03
JP4845273B2 JP4845273B2 (ja) 2011-12-28

Family

ID=18567647

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2001046401A Expired - Fee Related JP4845273B2 (ja) 2000-02-22 2001-02-22 半導体装置およびその作製方法
JP2008026814A Expired - Lifetime JP4741613B2 (ja) 2000-02-22 2008-02-06 表示装置
JP2011020285A Expired - Lifetime JP5147958B2 (ja) 2000-02-22 2011-02-02 表示装置、表示モジュール及び電子機器
JP2011133508A Expired - Fee Related JP4940368B2 (ja) 2000-02-22 2011-06-15 半導体装置
JP2012091879A Expired - Lifetime JP5509247B2 (ja) 2000-02-22 2012-04-13 表示装置
JP2012265929A Expired - Lifetime JP5487282B2 (ja) 2000-02-22 2012-12-05 液晶表示装置、表示モジュール及び電子機器
JP2013061905A Expired - Lifetime JP5604550B2 (ja) 2000-02-22 2013-03-25 半導体装置
JP2013245303A Expired - Fee Related JP5857025B2 (ja) 2000-02-22 2013-11-27 表示装置
JP2014247620A Expired - Lifetime JP5905564B2 (ja) 2000-02-22 2014-12-08 表示装置
JP2015195630A Withdrawn JP2016029729A (ja) 2000-02-22 2015-10-01 半導体装置
JP2017045726A Withdrawn JP2017123482A (ja) 2000-02-22 2017-03-10 半導体装置
JP2018224699A Withdrawn JP2019047135A (ja) 2000-02-22 2018-11-30 半導体装置
JP2019147029A Withdrawn JP2019197232A (ja) 2000-02-22 2019-08-09 液晶表示装置

Family Applications After (12)

Application Number Title Priority Date Filing Date
JP2008026814A Expired - Lifetime JP4741613B2 (ja) 2000-02-22 2008-02-06 表示装置
JP2011020285A Expired - Lifetime JP5147958B2 (ja) 2000-02-22 2011-02-02 表示装置、表示モジュール及び電子機器
JP2011133508A Expired - Fee Related JP4940368B2 (ja) 2000-02-22 2011-06-15 半導体装置
JP2012091879A Expired - Lifetime JP5509247B2 (ja) 2000-02-22 2012-04-13 表示装置
JP2012265929A Expired - Lifetime JP5487282B2 (ja) 2000-02-22 2012-12-05 液晶表示装置、表示モジュール及び電子機器
JP2013061905A Expired - Lifetime JP5604550B2 (ja) 2000-02-22 2013-03-25 半導体装置
JP2013245303A Expired - Fee Related JP5857025B2 (ja) 2000-02-22 2013-11-27 表示装置
JP2014247620A Expired - Lifetime JP5905564B2 (ja) 2000-02-22 2014-12-08 表示装置
JP2015195630A Withdrawn JP2016029729A (ja) 2000-02-22 2015-10-01 半導体装置
JP2017045726A Withdrawn JP2017123482A (ja) 2000-02-22 2017-03-10 半導体装置
JP2018224699A Withdrawn JP2019047135A (ja) 2000-02-22 2018-11-30 半導体装置
JP2019147029A Withdrawn JP2019197232A (ja) 2000-02-22 2019-08-09 液晶表示装置

Country Status (5)

Country Link
US (7) US7023021B2 (ja)
EP (1) EP1128430A3 (ja)
JP (13) JP4845273B2 (ja)
KR (3) KR100843301B1 (ja)
CN (2) CN1316631C (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0925185A (ja) * 1995-07-13 1997-01-28 Toshiba Ceramics Co Ltd 炭化珪素膜被覆部材及びその製造方法
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US6909124B2 (en) 2002-06-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US6911688B2 (en) 2002-04-15 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP2005217088A (ja) * 2004-01-29 2005-08-11 Chi Mei Electronics Corp 基板上の配線および配線形成方法
US6933533B2 (en) 2000-12-21 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US6960786B2 (en) 2002-05-13 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US6992332B2 (en) 2002-05-15 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7094684B2 (en) 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7102231B2 (en) 2002-09-20 2006-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7115447B2 (en) 2002-07-01 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing semiconductor device including forming LDD region using conductive layer as mask
US7115956B2 (en) 2002-05-15 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Conductive film as the connector for thin film display device
US7163852B2 (en) 2002-12-18 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US7172931B2 (en) 2003-02-17 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US7485579B2 (en) 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2009053579A (ja) * 2007-08-29 2009-03-12 Casio Comput Co Ltd 回路基板及びその接続方法
US7612753B2 (en) 2000-02-29 2009-11-03 Semiconductor Energy Energy Laboratory Co., Ltd. Display device and method for fabricating the same
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
US7916260B2 (en) 2007-06-20 2011-03-29 Samsung Electronics Co., Ltd. Display substrate, method for manufacturing the same and display apparatus having the same
US8008666B2 (en) 2002-04-09 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP2011242784A (ja) * 2000-02-22 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US8120031B2 (en) 2002-05-17 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Display device including an opening formed in a gate insulating film, a passivation film, and a barrier film
JP2012133383A (ja) * 2012-02-08 2012-07-12 Semiconductor Energy Lab Co Ltd 表示装置
US8368072B2 (en) 2002-04-15 2013-02-05 Semiconductor Energy Labratory Co., Ltd. Display device and method of fabricating the same
US8421135B2 (en) 2000-12-11 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
JP2013161090A (ja) * 2012-02-07 2013-08-19 Samsung Display Co Ltd 薄膜トランジスター表示板及びその製造方法
JP2013171128A (ja) * 2012-02-20 2013-09-02 Dainippon Printing Co Ltd 配線付き表示装置用前面保護板とその製造方法、及び表示装置
JP2014134801A (ja) * 2013-01-11 2014-07-24 Beijing Boe Optoelectronics Technology Co Ltd アレイ基板及びその製造方法
US9564517B2 (en) 2007-10-23 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017037316A (ja) * 2006-04-06 2017-02-16 株式会社半導体エネルギー研究所 表示装置
WO2019167239A1 (ja) * 2018-03-01 2019-09-06 シャープ株式会社 表示装置及び表示装置の製造方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) * 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2002151698A (ja) 2000-11-14 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4926329B2 (ja) 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
US6833313B2 (en) * 2001-04-13 2004-12-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device by implanting rare gas ions
US6828584B2 (en) * 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
GB0126720D0 (en) * 2001-11-07 2002-01-02 Koninkl Philips Electronics Nv Active matrix pixel device
JP4216092B2 (ja) 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
TWI282030B (en) * 2002-03-19 2007-06-01 Semiconductor Energy Lab Liquid crystal display device and method of driving the same
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2005041249A2 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
KR101007207B1 (ko) * 2003-12-27 2011-01-14 엘지디스플레이 주식회사 액정표시장치용 기판 제조방법
JP4385772B2 (ja) * 2004-01-16 2009-12-16 日立工機株式会社 燃焼式動力工具
TWI239651B (en) * 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display
TWI414842B (zh) * 2005-11-15 2013-11-11 Semiconductor Energy Lab 顯示裝置
TWI585498B (zh) 2006-05-16 2017-06-01 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
WO2008010327A1 (fr) * 2006-07-18 2008-01-24 Sharp Kabushiki Kaisha panneau à cristaux liquides
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
CN100590846C (zh) * 2006-08-31 2010-02-17 佳能株式会社 光电转换装置的制造方法
CN101601138B (zh) * 2007-01-22 2012-07-25 松下电器产业株式会社 半导体装置及其制造方法
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
CN101424847B (zh) * 2007-10-29 2010-06-02 北京京东方光电科技有限公司 Tft-lcd像素结构及其制造方法
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5224242B2 (ja) * 2008-04-09 2013-07-03 Ｎｌｔテクノロジー株式会社 表示装置、液晶表示装置、電子機器、及び表示装置用製造方法
JP5422945B2 (ja) * 2008-09-01 2014-02-19 セイコーエプソン株式会社 薄膜トランジスタの製造方法および電気光学装置の製造方法
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101728400B (zh) * 2008-10-15 2011-12-21 华映视讯（吴江）有限公司 像素结构
KR101579487B1 (ko) * 2008-10-28 2015-12-23 삼성디스플레이 주식회사 표시 장치
KR100993416B1 (ko) * 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
US8754418B2 (en) * 2010-05-18 2014-06-17 Sharp Kabushiki Kaisha Semiconductor device, and method for producing same
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5644511B2 (ja) * 2011-01-06 2014-12-24 ソニー株式会社 有機ｅｌ表示装置及び電子機器
JP5825812B2 (ja) * 2011-03-24 2015-12-02 株式会社Ｊｏｌｅｄ 表示装置の製造方法
JP6277376B2 (ja) * 2014-01-29 2018-02-14 株式会社Ｊｏｌｅｄ 画像表示装置
JP6260309B2 (ja) * 2014-01-31 2018-01-17 セイコーエプソン株式会社 表示装置
JP6318676B2 (ja) 2014-02-14 2018-05-09 セイコーエプソン株式会社 有機発光装置の製造方法、有機発光装置、及び電子機器
TWI528074B (zh) * 2014-03-28 2016-04-01 群創光電股份有限公司 顯示面板
US9696577B2 (en) * 2014-11-10 2017-07-04 Japan Display Inc. Reflective type display device
WO2016098651A1 (ja) * 2014-12-16 2016-06-23 シャープ株式会社 半導体装置、その製造方法、および半導体装置を備えた表示装置
CN104600029B (zh) * 2015-01-16 2017-10-17 昆山工研院新型平板显示技术中心有限公司 一种柔性显示装置及其制作方法
CN105182626B (zh) * 2015-10-16 2018-11-23 京东方科技集团股份有限公司 一种液晶显示器及其制造方法
JP6494580B2 (ja) * 2016-09-28 2019-04-03 シャープ ライフ サイエンス （イーユー） リミテッド 微小流体装置
JP7050460B2 (ja) 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
JP6743771B2 (ja) 2017-06-23 2020-08-19 株式会社デンソー ネットワークスイッチ
WO2019038619A1 (ja) 2017-08-25 2019-02-28 株式会社半導体エネルギー研究所 表示パネル及び表示装置
US20190105556A1 (en) * 2017-10-09 2019-04-11 Polly Blazakis Family Game with Braille
CN109979882B (zh) * 2019-02-26 2020-12-11 南京中电熊猫液晶显示科技有限公司 一种内嵌式触控面板阵列基板及其制造方法
CN112542485A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 显示设备与其制作方法
CN113012565B (zh) * 2019-12-18 2023-12-01 群创光电股份有限公司 可挠式显示装置
KR102687115B1 (ko) * 2019-12-24 2024-07-22 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
US11481922B2 (en) * 2020-04-07 2022-10-25 Kla Corporation Online navigational drift correction for metrology measurements
CN112509979B (zh) * 2020-11-30 2022-08-09 绍兴中芯集成电路制造股份有限公司 具有屏蔽栅沟槽结构的半导体器件及其制造方法
JP2022131951A (ja) * 2021-02-26 2022-09-07 株式会社ソフイア 遊技機
CN113394236B (zh) * 2021-05-28 2024-04-09 武汉天马微电子有限公司 显示面板及显示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307521A (ja) * 1991-04-04 1992-10-29 Seiko Epson Corp 薄膜トランジスタ装置及びその製造方法
JPH0667210A (ja) * 1992-08-20 1994-03-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス液晶表示装置とその作製方法
JPH06167722A (ja) * 1992-11-30 1994-06-14 Sharp Corp アクティブマトリクス基板及びその製造方法
JPH06194689A (ja) * 1992-11-04 1994-07-15 Seiko Epson Corp アクティブマトリックス基板とその製造方法
JPH09129890A (ja) * 1995-10-31 1997-05-16 A G Technol Kk 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10209452A (ja) * 1997-01-17 1998-08-07 Sony Corp 薄膜トランジスタ及びその製造方法
JPH10253989A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 表示装置
JPH112836A (ja) * 1997-06-10 1999-01-06 Hitachi Ltd アクティブマトリクス液晶表示装置
JPH1195256A (ja) * 1997-09-25 1999-04-09 Sharp Corp アクティブマトリクス基板
JPH11183936A (ja) * 1997-12-25 1999-07-09 Sharp Corp 液晶表示装置
JP2000010120A (ja) * 1998-06-23 2000-01-14 Seiko Epson Corp 液晶装置及び電子機器

Family Cites Families (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3030814C2 (de) * 1979-08-17 1983-06-16 Tokuda Seisakusyo, Ltd., Zama, Kanagawa Verfahren zum Plasmaätzen eines Werkstücks
JPH0712210B2 (ja) * 1982-06-02 1995-02-08 株式会社日立製作所 撮像表示装置
JPH079992B2 (ja) * 1984-05-09 1995-02-01 株式会社日立製作所 液晶表示装置
JPS62209514A (ja) * 1986-03-11 1987-09-14 Seiko Epson Corp アクテイブマトリクス基板
JPS6344742A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置
JPH0823640B2 (ja) * 1986-09-12 1996-03-06 セイコーエプソン株式会社 液晶表示装置
JPS6459215A (en) * 1987-08-31 1989-03-06 Hitachi Ltd Thin film transistor for liquid crystal display
KR100212098B1 (ko) * 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH0812354B2 (ja) * 1987-10-14 1996-02-07 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH01102431A (ja) * 1987-10-15 1989-04-20 Hitachi Ltd 薄膜半導体装置およびその製造方法
US5075674A (en) * 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
JPH0823641B2 (ja) * 1988-02-10 1996-03-06 株式会社精工舎 非晶質シリコン薄膜トランジスタアレイ基板の製造方法
US4960719A (en) 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP3053093B2 (ja) * 1988-07-29 2000-06-19 株式会社日立製作所 アクティブマトリクス液晶表示装置
JP2624797B2 (ja) * 1988-09-20 1997-06-25 株式会社日立製作所 アクティブマトリクス基板の製造方法
JP2756841B2 (ja) * 1989-10-13 1998-05-25 株式会社日立製作所 表示装置
JPH03175430A (ja) * 1989-12-05 1991-07-30 Nec Corp 反射型液晶表示装置
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JP3092570B2 (ja) * 1990-04-11 2000-09-25 セイコーエプソン株式会社 液晶表示パネルの製造方法
JP3024661B2 (ja) 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JPH04313729A (ja) * 1991-04-09 1992-11-05 Mitsubishi Electric Corp 液晶表示装置
US5391920A (en) * 1991-07-09 1995-02-21 Yamaha Corporation Semiconductor device having peripheral metal wiring
JP2776084B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 アクティブマトリックス液晶表示装置
US5576858A (en) 1991-10-14 1996-11-19 Hosiden Corporation Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
EP0569601B1 (en) 1991-11-29 1999-10-13 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
JP3487222B2 (ja) * 1991-11-29 2004-01-13 セイコーエプソン株式会社 液晶表示装置及び液晶表示装置用アクティブマトリクス基板
JPH05210090A (ja) 1992-01-31 1993-08-20 Canon Inc 信号入力方法
JPH05243333A (ja) * 1992-02-26 1993-09-21 Nec Corp 薄膜電界効果型トランジスタ基板
JPH05241200A (ja) 1992-02-28 1993-09-21 Canon Inc 液晶表示装置
JP3102467B2 (ja) * 1992-04-28 2000-10-23 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の作製方法
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US6693681B1 (en) * 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH063698A (ja) * 1992-06-19 1994-01-14 Nec Corp 薄膜トランジスタ装置
WO1994000882A1 (en) 1992-06-24 1994-01-06 Seiko Epson Corporation Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor
JP3645100B2 (ja) * 1992-06-24 2005-05-11 セイコーエプソン株式会社 相補型回路、周辺回路、アクティブマトリックス基板及び電子機器
JP3114372B2 (ja) 1992-07-14 2000-12-04 セイコーエプソン株式会社 アクティブマトリクス表示パネル
JPH06138488A (ja) 1992-10-29 1994-05-20 Seiko Epson Corp 液晶表示装置
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JPH06160904A (ja) 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH06250221A (ja) 1993-03-01 1994-09-09 Hitachi Ltd 液晶表示基板の製造方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP2556252B2 (ja) * 1993-05-14 1996-11-20 日本電気株式会社 薄膜電界効果型トランジスタアレイ
JPH075487A (ja) * 1993-06-18 1995-01-10 Fujitsu Ltd 混成回路基板
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JPH07140486A (ja) * 1993-11-15 1995-06-02 Toshiba Corp 薄膜半導体装置およびそれを用いた液晶表示装置
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3050738B2 (ja) 1993-12-17 2000-06-12 シャープ株式会社 表示装置の駆動回路
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JP3489184B2 (ja) 1994-04-22 2004-01-19 セイコーエプソン株式会社 薄膜トランジスタ回路およびそれを用いた液晶表示装置
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5650636A (en) 1994-06-02 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
JP3530749B2 (ja) * 1994-06-13 2004-05-24 株式会社半導体エネルギー研究所 アクティブマトリクス装置
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP2555987B2 (ja) * 1994-06-23 1996-11-20 日本電気株式会社 アクティブマトリクス基板
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3137839B2 (ja) * 1994-07-30 2001-02-26 株式会社半導体エネルギー研究所 アクティブマトリクス回路
JP3122003B2 (ja) * 1994-08-24 2001-01-09 シャープ株式会社 アクティブマトリクス基板
KR100336554B1 (ko) * 1994-11-23 2002-11-23 주식회사 하이닉스반도체 반도체소자의배선층형성방법
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JPH0926603A (ja) 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2780673B2 (ja) * 1995-06-13 1998-07-30 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
US6172369B1 (en) * 1995-07-31 2001-01-09 Ifire Technology, Inc. Flat panel detector for radiation imaging with reduced trapped charges
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP2990046B2 (ja) 1995-08-16 1999-12-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
JP3228399B2 (ja) * 1995-09-12 2001-11-12 シャープ株式会社 液晶表示装置
WO1997013177A1 (en) * 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
JPH09105953A (ja) 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3245527B2 (ja) * 1995-12-13 2002-01-15 シャープ株式会社 液晶表示装置
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
TW453449U (en) * 1995-11-16 2001-09-01 Hitachi Ltd LCD display panel with buckling driving multi-layer bendable PCB
JP3576294B2 (ja) 1995-11-16 2004-10-13 株式会社 日立ディスプレイズ 液晶表示装置
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
KR0161462B1 (ko) * 1995-11-23 1999-01-15 김광호 액정 디스플레이에서의 게이트 패드 형성방법
JPH09146120A (ja) * 1995-11-27 1997-06-06 Sanyo Electric Co Ltd 液晶表示装置
TW328641B (en) * 1995-12-04 1998-03-21 Hitachi Ltd Semiconductor integrated circuit device and process for producing the same
JP2803713B2 (ja) * 1995-12-08 1998-09-24 日本電気株式会社 アクティブマトリクス基板及びその製造方法
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3383535B2 (ja) * 1995-12-14 2003-03-04 株式会社半導体エネルギー研究所 半導体装置
JP3963974B2 (ja) 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US5815226A (en) 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
JPH09281508A (ja) * 1996-04-12 1997-10-31 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2850850B2 (ja) 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
KR100194679B1 (ko) * 1996-05-21 1999-07-01 윤종용 박막 트랜지스터 및 그 제조 방법
KR100223158B1 (ko) 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
KR100205373B1 (ko) 1996-06-11 1999-07-01 구자홍 액정표시소자의 제조방법
JP2830845B2 (ja) * 1996-06-26 1998-12-02 日本電気株式会社 半導体記憶装置
JPH1048640A (ja) 1996-07-30 1998-02-20 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3622934B2 (ja) * 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
JP3371711B2 (ja) * 1996-08-27 2003-01-27 ソニー株式会社 薄膜半導体装置
KR100209620B1 (ko) * 1996-08-31 1999-07-15 구자홍 액정 표시 장치 및 그 제조방법
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JPH10133217A (ja) * 1996-11-05 1998-05-22 Hosiden Corp 液晶表示素子
US5985746A (en) * 1996-11-21 1999-11-16 Lsi Logic Corporation Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
US6445004B1 (en) 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6081308A (en) 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100477141B1 (ko) * 1997-09-19 2005-07-04 삼성전자주식회사 금속막과그위에절연층을포함하는반도체장치의제조방법
US6337520B1 (en) 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JP2988399B2 (ja) 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP3392672B2 (ja) * 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
JP3808155B2 (ja) * 1997-01-17 2006-08-09 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282527A (ja) * 1997-04-11 1998-10-23 Casio Comput Co Ltd 液晶表示装置
JPH10319431A (ja) 1997-05-15 1998-12-04 Advanced Display:Kk 薄膜トランジスタアレイ基板
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3606013B2 (ja) * 1997-08-01 2005-01-05 セイコーエプソン株式会社 液晶表示装置、電子機器及び液晶表示装置の製造方法
JPH1152420A (ja) * 1997-08-06 1999-02-26 Hitachi Ltd 液晶表示装置
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JP3919900B2 (ja) 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JPH1197698A (ja) 1997-09-24 1999-04-09 Toshiba Corp 薄膜トランジスタ
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
JP3907804B2 (ja) * 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
JP3295025B2 (ja) * 1997-10-06 2002-06-24 シャープ株式会社 液晶表示装置の製造方法
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US5953088A (en) 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
KR100255820B1 (ko) * 1998-01-16 2000-05-01 구본준, 론 위라하디락사 액정표시소자
JPH11295764A (ja) * 1998-01-23 1999-10-29 Hitachi Ltd 液晶表示装置
TW451099B (en) 1998-01-23 2001-08-21 Hitachi Ltd Liquid crystal display device
JPH11212073A (ja) * 1998-01-26 1999-08-06 Hitachi Ltd 液晶表示装置
JP3748158B2 (ja) * 1998-01-29 2006-02-22 シャープ株式会社 液晶表示装置およびその製造方法
WO1999047972A1 (fr) * 1998-03-19 1999-09-23 Seiko Epson Corporation Dispositif d'affichage et dispositif de projection a cristaux liquides
JPH11274524A (ja) * 1998-03-20 1999-10-08 Toshiba Corp Ｘ線撮像装置
US6323490B1 (en) 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector
JPH11271807A (ja) * 1998-03-25 1999-10-08 Hitachi Ltd アクティブマトリックス基板及び液晶表示装置
JPH11282012A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板および液晶表示装置
JP3820743B2 (ja) * 1998-03-30 2006-09-13 セイコーエプソン株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
KR19990080392A (ko) * 1998-04-16 1999-11-05 김영환 액정 표시 소자
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218196B1 (en) 1998-05-06 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Etching apparatus, etching method, manufacturing method of a semiconductor device, and semiconductor device
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP3583289B2 (ja) * 1998-05-28 2004-11-04 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JP4138077B2 (ja) 1998-06-02 2008-08-20 株式会社半導体エネルギー研究所 反射型の液晶表示装置及び電子機器
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
KR100451379B1 (ko) 1998-06-19 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US5994235A (en) * 1998-06-24 1999-11-30 Lam Research Corporation Methods for etching an aluminum-containing layer
JP2000049353A (ja) * 1998-07-30 2000-02-18 Semiconductor Energy Lab Co Ltd 半導体装置およびアクティブマトリクス基板および半導体装置の作製方法およびアクティブマトリクス基板の作製方法
JP2000047244A (ja) * 1998-07-29 2000-02-18 Seiko Epson Corp 液晶装置及びその製造方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US7126161B2 (en) * 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
EP1058310A3 (en) 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001051303A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2001092413A (ja) 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
JP4700156B2 (ja) 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6524877B1 (en) 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6489222B2 (en) 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307521A (ja) * 1991-04-04 1992-10-29 Seiko Epson Corp 薄膜トランジスタ装置及びその製造方法
JPH0667210A (ja) * 1992-08-20 1994-03-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス液晶表示装置とその作製方法
JPH06194689A (ja) * 1992-11-04 1994-07-15 Seiko Epson Corp アクティブマトリックス基板とその製造方法
JPH06167722A (ja) * 1992-11-30 1994-06-14 Sharp Corp アクティブマトリクス基板及びその製造方法
JPH09129890A (ja) * 1995-10-31 1997-05-16 A G Technol Kk 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10209452A (ja) * 1997-01-17 1998-08-07 Sony Corp 薄膜トランジスタ及びその製造方法
JPH10253989A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 表示装置
JPH112836A (ja) * 1997-06-10 1999-01-06 Hitachi Ltd アクティブマトリクス液晶表示装置
JPH1195256A (ja) * 1997-09-25 1999-04-09 Sharp Corp アクティブマトリクス基板
JPH11183936A (ja) * 1997-12-25 1999-07-09 Sharp Corp 液晶表示装置
JP2000010120A (ja) * 1998-06-23 2000-01-14 Seiko Epson Corp 液晶装置及び電子機器

Cited By (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0925185A (ja) * 1995-07-13 1997-01-28 Toshiba Ceramics Co Ltd 炭化珪素膜被覆部材及びその製造方法
US8704233B2 (en) 2000-02-22 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2011242784A (ja) * 2000-02-22 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US8399884B2 (en) 2000-02-22 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9263476B2 (en) 2000-02-29 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
US7612753B2 (en) 2000-02-29 2009-11-03 Semiconductor Energy Energy Laboratory Co., Ltd. Display device and method for fabricating the same
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US8421135B2 (en) 2000-12-11 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9666601B2 (en) 2000-12-11 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US10665610B2 (en) 2000-12-11 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US8735909B2 (en) 2000-12-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US6933533B2 (en) 2000-12-21 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9231044B2 (en) 2000-12-21 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US8013346B2 (en) 2000-12-21 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9793335B2 (en) 2000-12-21 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US10700106B2 (en) 2002-04-09 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8502215B2 (en) 2002-04-09 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10083995B2 (en) 2002-04-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10050065B2 (en) 2002-04-09 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946718B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946717B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9406806B2 (en) 2002-04-09 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US11101299B2 (en) 2002-04-09 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8415669B2 (en) 2002-04-09 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10854642B2 (en) 2002-04-09 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9105727B2 (en) 2002-04-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8120033B2 (en) 2002-04-09 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9666614B2 (en) 2002-04-09 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8008666B2 (en) 2002-04-09 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US7955975B2 (en) 2002-04-09 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8368072B2 (en) 2002-04-15 2013-02-05 Semiconductor Energy Labratory Co., Ltd. Display device and method of fabricating the same
US7148510B2 (en) 2002-04-15 2006-12-12 Semiconductor Energy Laboratory Co. Ltd. Electronic apparatus having a protective circuit
US6911688B2 (en) 2002-04-15 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US6960786B2 (en) 2002-05-13 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US8471259B2 (en) 2002-05-13 2013-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US8207537B2 (en) 2002-05-13 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7554116B2 (en) 2002-05-13 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
US8748895B2 (en) 2002-05-13 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US7989808B2 (en) 2002-05-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Display device
US7723179B2 (en) 2002-05-15 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US6992332B2 (en) 2002-05-15 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7453101B2 (en) 2002-05-15 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with organic compound layer
US7115956B2 (en) 2002-05-15 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Conductive film as the connector for thin film display device
US8120031B2 (en) 2002-05-17 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Display device including an opening formed in a gate insulating film, a passivation film, and a barrier film
US10527903B2 (en) 2002-05-17 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US11422423B2 (en) 2002-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
US7663142B2 (en) 2002-06-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US6909124B2 (en) 2002-06-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7402525B2 (en) 2002-07-01 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7115447B2 (en) 2002-07-01 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing semiconductor device including forming LDD region using conductive layer as mask
KR100993541B1 (ko) * 2002-07-01 2010-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US7585761B2 (en) 2002-09-20 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9082768B2 (en) 2002-09-20 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US10090373B2 (en) 2002-09-20 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8749061B2 (en) 2002-09-20 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7094684B2 (en) 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7102231B2 (en) 2002-09-20 2006-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8450851B2 (en) 2002-09-20 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7781772B2 (en) 2002-09-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9847386B2 (en) 2002-09-20 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7417256B2 (en) 2002-09-20 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9622345B2 (en) 2002-09-20 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7897973B2 (en) 2002-09-20 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7485579B2 (en) 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253044B2 (en) 2002-12-18 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US7163852B2 (en) 2002-12-18 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US7172931B2 (en) 2003-02-17 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US7560315B2 (en) 2003-02-17 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
JP2005217088A (ja) * 2004-01-29 2005-08-11 Chi Mei Electronics Corp 基板上の配線および配線形成方法
JP2017037316A (ja) * 2006-04-06 2017-02-16 株式会社半導体エネルギー研究所 表示装置
US11073729B2 (en) 2006-04-06 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9958736B2 (en) 2006-04-06 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11921382B2 (en) 2006-04-06 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11644720B2 (en) 2006-04-06 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11442317B2 (en) 2006-04-06 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US10684517B2 (en) 2006-04-06 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US7916260B2 (en) 2007-06-20 2011-03-29 Samsung Electronics Co., Ltd. Display substrate, method for manufacturing the same and display apparatus having the same
JP2009053579A (ja) * 2007-08-29 2009-03-12 Casio Comput Co Ltd 回路基板及びその接続方法
US9564517B2 (en) 2007-10-23 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP2013161090A (ja) * 2012-02-07 2013-08-19 Samsung Display Co Ltd 薄膜トランジスター表示板及びその製造方法
JP2012133383A (ja) * 2012-02-08 2012-07-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2013171128A (ja) * 2012-02-20 2013-09-02 Dainippon Printing Co Ltd 配線付き表示装置用前面保護板とその製造方法、及び表示装置
JP2014134801A (ja) * 2013-01-11 2014-07-24 Beijing Boe Optoelectronics Technology Co Ltd アレイ基板及びその製造方法
WO2019167239A1 (ja) * 2018-03-01 2019-09-06 シャープ株式会社 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
US9318610B2 (en) 2016-04-19
JP4741613B2 (ja) 2011-08-03
CN101000897B (zh) 2010-12-08
JP2011242784A (ja) 2011-12-01
EP1128430A2 (en) 2001-08-29
JP5509247B2 (ja) 2014-06-04
JP2016029729A (ja) 2016-03-03
US20130207116A1 (en) 2013-08-15
US8399884B2 (en) 2013-03-19
JP5905564B2 (ja) 2016-04-20
JP5857025B2 (ja) 2016-02-10
JP2015092256A (ja) 2015-05-14
JP2012185504A (ja) 2012-09-27
US7566903B2 (en) 2009-07-28
US7915615B2 (en) 2011-03-29
JP5147958B2 (ja) 2013-02-20
JP4845273B2 (ja) 2011-12-28
KR20010083207A (ko) 2001-08-31
US9869907B2 (en) 2018-01-16
JP2017123482A (ja) 2017-07-13
KR20060005313A (ko) 2006-01-17
JP4940368B2 (ja) 2012-05-30
JP5487282B2 (ja) 2014-05-07
CN1314715A (zh) 2001-09-26
JP2019047135A (ja) 2019-03-22
US7023021B2 (en) 2006-04-04
KR100814036B1 (ko) 2008-03-17
US20090267073A1 (en) 2009-10-29
KR20070104310A (ko) 2007-10-25
JP2011141552A (ja) 2011-07-21
US20140225196A1 (en) 2014-08-14
JP2008181138A (ja) 2008-08-07
KR100939752B1 (ko) 2010-02-04
JP2013178522A (ja) 2013-09-09
EP1128430A3 (en) 2010-11-03
US20010030322A1 (en) 2001-10-18
JP5604550B2 (ja) 2014-10-08
CN101000897A (zh) 2007-07-18
US8704233B2 (en) 2014-04-22
JP2013101352A (ja) 2013-05-23
US20160306240A1 (en) 2016-10-20
CN1316631C (zh) 2007-05-16
US20060081846A1 (en) 2006-04-20
JP2014067057A (ja) 2014-04-17
JP2019197232A (ja) 2019-11-14
KR100843301B1 (ko) 2008-07-03
US20110169011A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
JP4845273B2 (ja) 半導体装置およびその作製方法
JP5600762B2 (ja) 半導体装置
JP4485078B2 (ja) 半導体装置の作製方法
JP4916620B2 (ja) 液晶表示装置及び電気光学装置
JP4485481B2 (ja) 半導体装置の作製方法
JP4704363B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees