JPH09146120A

JPH09146120A - 液晶表示装置

Info

Publication number: JPH09146120A
Application number: JP30764595A
Authority: JP
Inventors: Kazuhiro Imao; 和博今尾
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1995-11-27
Filing date: 1995-11-27
Publication date: 1997-06-06

Abstract

(57)【要約】【課題】ｐ−ＳｉＴＦＴを用いた駆動回路一体型液晶
表示装置において、画素部のコンタクトホールと、外部
入力端部の取り出し部の開口部の深さの差を無くし、コ
ンタクト特性を向上する。【解決手段】引き出し線（１９）の外部入力端部にお
いて、スリット（Ｓ）を付けて複数の細線（２２）に分
離した構造である。これにより、細線（２２）上に付く
第２の層間絶縁膜（１７）の厚さが薄くなり、画素部の
ソース電極上に付く第２の層間絶縁膜（１７）との厚さ
の差が小さくなるため、ソース電極上のコンタクトホー
ルと細線（２２）上のコンタクトホール（ＣＴ４）を同
時に形成することができ、コストが下がる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
(ＴＦＴ：thin film transistor）を搭載した液晶表示
装置（ＬＣＤ：Liquid Crystal Display）に関し、特
に、チャンネル層を多結晶シリコン、即ち、ｐｏｌｙ−
Ｓｉにより形成し、これを用いて駆動回路部を基板上に
一体的に形成した駆動回路一体型を実現するｐｏｌｙ−
ＳｉＴＦＴＬＣＤに関する。

【０００２】

【従来の技術】ＬＣＤは小型、薄型、低消費電力などの
利点があり、ＯＡ機器、ＡＶ機器などの分野で実用化が
進んでいる。特に、スイッチング素子として、ＴＦＴを
用いたアクティブマトリクス型は、原理的にデュ−ティ
比１００％のスタティック駆動をマルチプレクス的に行
うことができ、大画面、高精細な動画ディスプレイに使
用されている。

【０００３】アクティブマトリスクＬＣＤは、マトリク
ス状に配置された表示電極にＴＦＴを接続形成した基板
（ＴＦＴ基板）と共通電極を有する基板（対向基板）
が、液晶を挟んで貼り合わされた構成となっている。表
示電極と共通電極の対向部分は液晶を誘電層とした画素
容量となっており、ＴＦＴにより選択された電圧が印加
される。液晶は電気光学的に異方性を有しており、画素
容量により形成された電界の強度に対応して光を変調す
る。

【０００４】近年、ＴＦＴのチャンネル層として多結晶
シリコン（ｐｏｌｙ−Ｓｉ）を用いることによって、マ
トリクス画素部と周辺駆動回路部を同一基板上に形成し
た駆動回路一体型のＬＣＤが開発されている。一般に、
ｐｏｌｙ−Ｓｉは非結晶シリコン（ａ−Ｓｉ）に比べて
移動度が高く、また、ゲートセルフアライン構造による
微細化、寄生容量の縮小による高速化が達成され、ｎ−
ｃｈＴＦＴとｐ−ｃｈＴＦＴの相補構造を構成すること
により、高速駆動回路を形成することができる。このよ
うに、駆動回路部をマトリクス画素部と一体形成するこ
とにより、製造コストの削減、ＬＣＤモジュールの小型
化が実現される。

【０００５】図７にこのようなＬＣＤの構成を示す。中
央部の点線で囲まれた部分はマトリスク画素部であり、
ＴＦＴのＯＮ／ＯＦＦを制御するゲートライン（Ｇ１，
Ｇ２，Ｇ３・・・）と画素信号用のドレインライン（Ｄ
１，Ｄ２，Ｄ３・・・）が交差して配置されている。各
交点にはＴＦＴとこれに接続する表示電極（いずれも不
図示）が形成されている。画素部の左右にはゲ−トライ
ン（Ｇ１，Ｇ２，Ｇ３・・・）を選択するゲートドライ
バー（ＧＤ）が配置され、画素部の上下には、映像信号
をサンプリングしてホールドし、ゲートドライバ（Ｇ
Ｄ）の走査に同期して各ドレインライン（Ｄ１，Ｄ２，
Ｄ３・・・）に画素信号電圧を印加するドレインドライ
バ−（ＤＤ）が配置されている。ドレインドライバー
（ＤＤ）は、主としてシフトレジスタ回路、サンプリン
グ回路及びホールド用キャパシターからなり、ゲートド
ライバー（ＧＤ）は主にシフトレジスタからなる。これ
ら、ゲートドライバー（ＧＤ）及びドレインドライバー
（ＤＤ）の外側には、クロック信号、スタートパルス、
ビデオ信号、電源電圧、など、外部入力信号の供給パッ
ド（ＰＣ）が形成されている。

【０００６】図８に、このようなｐ−ＳｉＴＦＴの構造
を示す。高耐熱性の石英ガラスなどの基板（１０）上
に、島状にパタ−ニングされたｐ−Ｓｉ（１１）が形成
されている。ｐ−Ｓｉ（１１）を覆う全面には、ＳｉＯ
2などのゲート絶縁膜（１２）が被覆されている。ゲー
ト絶縁膜（１２）上には、ド−プドｐｏｌｙ−Ｓｉとシ
リサイドのポリサイド層からなるゲ−ト電極（１３）が
形成されている。ゲート電極（１３）は画素部にあって
は、走査線であるゲートラインと一体で形成され、駆動
回路部にあっては、相補構造の結線に接続される。ま
た、ｐ−Ｓｉ（１１）は、ゲ−ト電極（１３）をマスク
としたセルフアライン構造で、ｎ型に高濃度にドーピン
グされたソ−ス・ドレイン領域（１１Ｓ，１１Ｄ）と、
ノンド−プあるいはｐ型にドーピングされたチャンネル
領域（１１Ｎ）が形成されている。これらｐ−Ｓｉ（１
１）及びゲート電極（１３）とそのラインを覆う全面に
はＳｉＯ2などの第１の層間絶縁膜（１４）が被覆さ
れ、第１の層間絶縁膜（１４）上には、Ｔｉ／ＡｌＳｉ
からなるドレイン電極（１５）及びソース電極（１６）
が設けられ、ゲート絶縁膜（１２）及び第１の層間絶縁
膜（１４）中に開口されたコンタクトホール（ＣＴ１，
ＣＴ２）を介して各々ドレイン・ソース領域（１１Ｄ，
１１Ｓ）に接続されている。画素部にあっては、ドレイ
ン電極（１５）は、信号線であるドレインラインと一体
であり、駆動回路部にあっては、ドレイン電極（１５）
及びソース電極（１６）は相補構造の結線に延長されて
いる。これらドレイン電極（１５）及びソ−ス電極（１
６）を覆う全面には、ＳＯＧ（SpinOn Glass）など平坦
化作用のある第２の層間絶縁膜（１７）が形成されてい
る。画素部にあっては、第２の層間絶縁膜（１７）上に
ＩＴＯ（indium tin oxide）からなる表示電極（１８）
が形成され、ソース電極（１６）上の第２の層間絶縁膜
（１７）中に形成されたコンタクトホール（ＣＴ３）を
介して、ソース電極（１６）に接続されている。

【０００７】一方、図９及び図１０には、外部入力端部
の構造を示した。図９は、図７に示した供給パッド（Ｐ
Ｃ）部の拡大平面図であり、図１０はそのＣ−Ｃ線に沿
った断面図である。基板（１０）上に、画素部と一体の
ゲート絶縁膜（１２）及び第１の層間絶縁膜（１４）が
形成されており、駆動回路部の相補結線と一体の引き出
し線（１９）が、ドレイン電極（１５）及びソース電極
（１６）と同じＴｉ／ＡｌＳｉにより形成されている。
引き出し線（１９）の端部は、外部信号用の入力端子電
極（２０）となっている。これら引き出し線（１９）及
び入力端子電極（２０）の上層には、画素部と一体の第
２の層間絶縁膜（１７）があるが、入力端子電極（２
０）上領域で除去されて露出口（２１）が形成され、入
力端子電極（２０）が外部の回路素子に接続される。

【０００８】

【発明が解決しようとする課題】従来では、ドレイン電
極（１５）及びソース電極（１６）を覆う第２の層間絶
縁膜（１７）は、例えば、ＳＯＧ（spin on glass）、
即ち、珪素を溶解した有機溶液をスピン塗布し、これを
焼成することにより形成されたＳｉＯ2膜、あるいは、
ＢＰＳＧ（boro-phospho silicate glass）、即ち、ボ
ロン、燐を含んだＳｉＯ2膜を熱処理することにより平
坦化した膜、などが用いられるが、これらの膜は、液状
材料の流動性により平坦化するものであるため、下地形
状に少なからぬ影響を受ける。即ち、凸部の面積が大き
いほど、その上に付く膜の厚さは厚く、凸部の面積が小
さいほど、その上に付く膜の厚さは薄い。画素部におい
て、ソース電極（１６）の大きさは２〜３μｍ程度であ
るのに対して、駆動部において、ゲート、ソース、ドレ
インなどの相補結線に使われる配線の線幅は１００μｍ
以上はある。

【０００９】例えば、ＳＯＧ膜を０．６μｍ塗布した時
の、メタル膜上に付くＳＯＧ膜の厚さは、メタル線幅２
〜３μｍの時、０．２μｍ程度、メタル線幅９〜１０μ
ｍの時、０．４μｍ程度、更にメタル線幅が２０μｍ以
上になると０．６μｍにもなることが実験で確かめられ
ており、線幅がこれ以上あると平坦化作用が働かないこ
とがわかる。

【００１０】実際に、従来例において、第２の層間絶縁
膜（１７）は、画素部のソース電極（１６）上に０．２
μｍ程度、引き出し線（１９）及び入力端子電極（２
０）上には、０．６μｍ程度の厚さになっている。従っ
て、ソース電極（１６）上に形成されるコンタクトホー
ル（ＣＴ３）の深さと、入力端子電極（２０）上に形成
される露出口（２１）の深さが大きく異なる。このた
め、第２の層間絶縁膜（１７）をエッチングしてコンタ
クトホール（ＣＴ３）及び露出口（２１）を形成する
際、両方を別々にエッチングするか、あるいは、両方を
同時にエッチングする時は、露出口（２１）のエッチン
グ時間に合わせるかのどちらしかない。しかし、別々に
エッチングする場合、エッチング時間の総量が大きくな
るのみならず、マスク形成工程が１つ増えるため、コス
トが増大する。また、両方を同時にエッチングするとな
ると、コンタクトホール（ＣＴ３）部において、エッチ
ャントにさらされる時間が長くなり、信頼性の面で好ま
しくない。

【００１１】例えば、ソース電極（１６）は遮光性メタ
ルからなっているため、開口率を上げるためには、ソー
ス電極（１６）は小さい方が望ましいが、良好なコンタ
クトを形成するためには、コンタクトホール（ＣＴ３）
はある程度の大きさが必要となる。このため、ソース電
極（１６）とコンタクトホール（ＣＴ３）とのアライン
メントマージンを余り大きくはできず、コンタクトホー
ル（ＣＴ３）がソース電極（１６）からはみ出すことも
ある。このような場合、ソース電極（１６）の上面が露
出した後のオーバーエッチが長いと、ソース電極（１
６）の側壁に沿って、第２の層間絶縁膜（１７）が除去
されていき、溝状にコンタクトホール（ＣＴ３）が深い
部分が生じてしまう。このため、表示電極（１８）をソ
ース電極（１６）に接続する際、ソース電極（１６）の
側壁に沿った溝部分で、表示電極（１８）のＩＴＯが断
切れを起こし、表示電極（１８）とソース電極（１６）
とのコンタクト抵抗の上昇を招いていた。このため、表
示電極（１８）への印加電圧の低下へとつながり、コン
トラスト比の低下などを招き、表示品位を悪化させてい
た。

【００１２】

【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上に、チャンネル領域とその両
側にソース領域及びドレイン領域を含んでなる多結晶シ
リコン層と、絶縁膜を挟んで前記チャンネル領域に対向
配置されたゲート電極と、前記ソース領域及びドレイン
領域に各々接続するソース電極及びドレイン電極よりな
る薄膜トランジスタが複数形成され、前記薄膜トランジ
スタがマトリクス状に配置され、各々液晶駆動用の表示
電極に接続されてなる画素部と、前記薄膜トランジスタ
が相補的に配置され、前記画素部の薄膜トランジスタに
所定の信号電圧を供給する駆動回路が形成された駆動部
と、が構成され、前記駆動部へ所定の外部信号を供給す
べく形成された入力端子は、前記駆動回路へ入力される
引き出し線の一部で、前記引き出し線よりも線幅の小さ
い複数の細線と、これらの細線上に接続された入力端電
極により形成されている構成である。

【００１３】特に、前記入力端電極は、前記複数の細線
を覆う平坦化絶縁膜上に形成され、前記細線上の平坦化
絶縁膜中に形成された開口部を介して、前記細線に接続
されている構成である。これにより、細線部分では、線
幅が細く、細線上に付く平坦化絶縁膜の膜厚が余り厚く
ならない。このため、画素部で薄膜トランジスタを覆っ
て付く平坦化絶縁膜の膜厚に近づき、平坦化絶縁膜の除
去に要する時間の差が小さくなるため、細線部上の開口
部と画素部におけるソース電極と表示電極の接続用コン
タクトホールの形成を同時に行い、ソース電極と表示電
極とのコンタクト特性の悪化も防がれる。

【００１４】また、前記細線は層間絶縁膜上に形成さ
れ、前記細線の直下領域には、前記層間絶縁膜を挟ん
で、前記薄膜トランジスタと同じ電極膜よりなる島層が
形成され、前記開口部は前記島層上に位置している構成
である。特に、前記島層は、前記細線が形成された領域
内部に形成されている構成である。

【００１５】これにより、開口部の形成部において、細
線の隆起が強調されるので、細線部上に付く平坦化絶縁
膜の膜厚を更に薄くすることができ、画素部での平坦化
絶縁膜の厚さとほぼ同程度にまで調整される。このた
め、細線部上の開口部と画素部におけるソース電極と表
示電極の接続用コンタクトホールの形成を同時に行い、
表示電極とソース電極とのコンタクト特性の悪化も防が
れる。

【００１６】

【発明の実施の形態】図１は本発明の第１の実施形態に
かかる液晶表示装置の外部入力端部分の平面図であり、
図２はそのＡ−Ａ線に沿った断面図である。以下、図８
に示した画素の構造も参考にしながら説明する。基板
（１０）上に、画素部と一体のゲート絶縁膜（１２）及
び第１の層間絶縁膜（１４）が形成されており、第１の
層間絶縁膜（１４）上には、画素部のソース電極（１
６）とドレイン電極（１６）、及び、駆動回路部におい
て相補構造を形成する結線と同じメタルからなる引き出
し線（１９）が形成され、引き出し線（１９）の端部で
は、複数のスリット（Ｓ）が開口され、複数の細線（２
２）が形成されている。この引き出し線（１９）及び細
線（２２）上には、画素部と一体の第２の層間絶縁膜
（１７）が被覆され、平坦化されている。この細線（２
２）上の第２の層間絶縁膜（１７）中にはコンタクトホ
ール（ＣＴ４）の群が形成され、第２の層間絶縁膜（１
７）上には、画素部の表示電極（１８）と同じＩＴＯか
らなる外部接続用の入力端電極（２３）が形成され、コ
ンタクトホール（ＣＴ４）を介して細線（２２）に接続
されている。

【００１７】ここで、引き出し線（１９）の幅は数百μ
ｍであるのに対し、例えばスリット（Ｓ）と細線（２
２）は、１０μｍの幅で形成されている。この時、細線
（２２）上に付く第２の層間絶縁膜（１７）の厚さは
０．４μｍ程度となる。一方、ソース電極（１６）上に
付く第２の層間絶縁膜（１７）の厚さの差は０．２μｍ
程度であり、ソース電極（１６）上のコンタクトホール
（ＣＴ３）の深さと細線（２２）上のコンタクトホール
（ＣＴ４）の深さは０．２μｍで、従来の０．４μｍよ
りも近くなる。従って、第２の層間絶縁膜（１７）のエ
ッチングの際、コンタクトホール（ＣＴ３）とコンタク
トホール（ＣＴ４）を別の工程で形成する必要は無くな
る。即ち、コンタクトホール（ＣＴ３）とコンタクトホ
ール（ＣＴ４）を同一のエッチングにより形成する場
合、コンタクトホール（ＣＴ３）のオーバーエッチエッ
チがそれほど問題にならずにすむ。即ち、マスクずれな
どにより、コンタクトホール（ＣＴ３）がソース電極
（１６）からはみだした場合でも、ソース電極（１６）
に側壁に沿って溝状に第２の層間絶縁膜（１７）が削り
取られてもそれほどに深くはならず、表示電極（１８）
の段切れも減少する。

【００１８】細線（２２）の幅はソース電極（１６）の
サイズにできるだけ近く、細くすることにより、コンタ
クトホール（ＣＴ４）の深さがコンタクトホール（ＣＴ
３）に深さに近づけることが望ましい。本実施形態で
は、線幅を細くすることにより生じるエレクトロマイグ
レーションなどを防ぐために、細線（２２）の幅を１０
μｍで設計している。

【００１９】また、細線（２２）上に付く第２の層間絶
縁膜（１７）の膜厚は、細線（２２）の間隔にも依存す
る。即ち、スリット（Ｓ）の幅が小さすぎると細線（２
２）上の第２の層間絶縁膜（１７）は厚くなる。しか
し、スリット（Ｓ）を大きくして、細線（２２）の数が
減ると、抵抗が増大する。このため、本実施形態では、
最適な値として、スリット（Ｓ）の幅を１０μｍで設計
している。

【００２０】また、本実施形態では、コンタクトホール
（ＣＴ４）の群は、５μｍ径のものを細線（２２）１本
につき、複数個形成している。これは、コンタクトホー
ル（ＣＴ４）部は、入力端電極（２３）の表面に対して
陥没しいるため、外部素子との接続に寄与されないの
で、コンタクトホール（ＣＴ４）領域の総面積を大きく
しすぎて、コンタクト抵抗を増大させないためである。
一方で、コンタクトホール（ＣＴ４）領域の総面積を小
さくしすぎると、入力端電極（２３）と細線（２２）と
のコンタクト抵抗が上昇してしまう。従って本発明で
は、ここで上げた形状に限定されることなく、本発明の
開示を基に、細線（２２）の本数及び長さとの相関関係
から、コンタクトホール（ＣＴ４）を、例えば、細線
（２２）１本につき、コンタクトホール（ＣＴ４）１個
を細長い形状とする、あるいは、細線（２２）１本につ
き複数のコンタクトホール（ＣＴ４）とする形状との併
用なども考えられる。

【００２１】図３は、本発明の第２の実施形態にかかる
液晶表示装置の外部入力端部の断面図である。以下、画
素部の構造を示した図８も参考にしながら説明する。基
板（１０）上に、画素部と一体のゲート絶縁膜（１２）
が形成されており、ゲート絶縁膜（１２）上には、ゲー
ト電極（１３）と同じｐ−ＳｉとＷＳｉのポリサイドか
らなる複数の島層（２４）が形成されている。これら島
層（２４）を覆う全面には、画素部と一体の第１の層間
絶縁膜（１４）が形成されている。第１の層間絶縁膜
（１４）上には、画素部のソース電極（１６）とドレイ
ン電極（１６）、及び、駆動回路部において相補構造を
形成する結線と同じメタルからなる引き出し線（１９）
と一体で、第１の実施形態と同じ複数のスリット（Ｓ）
が開口され、細線（２２）が形成されている。この引き
出し線（１９）及び細線（２２）上には、画素部と一体
の第２の層間絶縁膜（１７）が被覆され、平坦化されて
いる。この細線（２２）上の第２の層間絶縁膜（１７）
中にはコンタクトホール（ＣＴ４）が形成され、第２の
層間絶縁膜（１７）上には、画素部の表示電極（１８）
と同じＩＴＯからなる入力端子電極（２３）が形成さ
れ、コンタクトホール（ＣＴ４）を介して細線（２２）
に接続されている。

【００２２】第１の実施形態と同様、スリット（Ｓ）と
細線（２２）の幅は１０μｍ程度であり、島層（２４）
は細線（２２）が形成された領域の直下に形成されてい
る。これにより、細線（２２）は、より一層強調され、
細線（２２）上につく第２の層間絶縁膜（１７）は薄く
なる。即ち、細線（２２）上につく、第２の層間絶縁膜
（１７）の厚さは、細線（２２）の段差にも依存するた
め、島層（２４）によりせり上げられた細線（２２）上
につく第２の層間絶縁膜（１７）の厚さは更に薄くな
り、画素部のソース電極（１６）上のコンタクトホール
（ＣＴ３）上につく第２の層間絶縁膜（１７）の厚さに
近づく。従って、本実施形態において、依然として、第
１の実施形態の説明で述べた如く、細線（２２）の形状
の制限にも関わらず、コンタクトホール（ＣＴ４）とコ
ンタクトホール（ＣＴ３）との深さの差が小さくなり、
両方のコンタクトホールを同時にエッチングすることに
より形成しても、コンタクトホール（ＣＴ３）のコンタ
クト特性の悪化は殆ど無くされる。

【００２３】図４は、本発明の第３の実施形態にかかる
液晶表示装置の外部入力端部の断面図であり、図５は、
細線（２２）１つ分の拡大断面図である。本実施形態で
は、第２の実施形態で説明した島層（２４）を、細線
（２２）及びコンタクトホール（ＣＴ４）よりも細く形
成している。これにより、図５に示されるように、細線
（２２）は、その中央部がせり上げられ、より線幅の細
い凸部が形成される。このため、細線（２２）上に付く
第２の層間絶縁膜（１７）は更に薄くなり、画素部のソ
ース電極（１６）と殆ど同じ程度にすることができる。
この構造では、細線（２２）の幅自体をより細くするこ
と無く、凸部のみを細くできるので、配線抵抗の上昇を
防ぐことができる。

【００２４】また、この構造では、図５に示すように、
コンタクトホール（ＣＴ４）内で、細線（２２）の高低
差がある。このため、図で点線で示した如く、細線（２
２）の最も高い部分が露出するまでエッチングすれば良
く、エッチング時間が短くできる。従って、図５の如き
構造は、コンタクト抵抗を抑えるために、入力端電極
（２３）と細線（２２）との接触面積をあまり小さくし
たくない場合に採用される。即ち、島層（２４）をコン
タクトホール（ＣＴ４）の径よりも小さくして、コンタ
クトホール（ＣＴ４）内で、細線（２２）の高い部分を
作ることができる。このため、第２の実施形態と同じエ
ッチング時間で、細線（２２）の最も深い部分を露出さ
せるように設定する場合、ジャストエッチング制御でも
マージンがあるため、オーバーエッチ分を不要とするこ
とにより、エッチング時間が短縮され、画素部のソース
電極（１６）上のコンタクトホール（ＣＴ３）のエッチ
ング時間に近づけることができる。即ち、第３の実施形
態は、第２の実施形態のより実用的な構造といえる。

【００２５】なお、この場合の、島層（２４）の形状
は、コンタクトホール（ＣＴ４）よりも小さなサイズで
形成する他に、図６に示すように、細線（２２）の幅方
向のみについて、コンタクトホール（ＣＴ４）よりも小
さくし、細線（２２）の長さ方向について一体的につな
げた帯状に形成することによっても、図５に示したもの
と同様の効果が得られる。

【００２６】続いて、図３及び図４に示す構造の外部入
力端部と、図８に示す画素部の構造を有する液晶表示装
置の製造方法を説明する。まず、ガラスからなる基板
（１０）上に、シランＳｉＨ4を材料ガスとしたＣＶＤ
によりアモルファスシリコン（ａ−Ｓｉ）を積層し、こ
のａ−Ｓｉを４００℃のエキシマレーザーアニールによ
り多結晶化してポリシリコン（ｐ−Ｓｉ）（１１）とし
たものを、反応性イオンエッチ、即ち、ＲＩＥ（reacti
ve ion etch）によりエッチングすることにより、ＴＦ
Ｔ部の島層及び第１の補助容量電極（１１Ｃ）を形成し
ている。ｐ−Ｓｉ（１１）層をｐ型に低濃度でドーピン
グした後、これらの上に、４４０℃の減圧ＣＶＤによ
り、ＳｉＯ2を１０００Åの厚さに積層し、ゲート絶縁
膜（１２）としている。そして、ＳｉＨ4を材料ガスと
した５８０℃の高温ＣＶＤによりｐｏｌｙ−Ｓｉを積層
して、燐のイオン注入を行って低抵抗化した後、タング
ステンシリサイド（ＷＳｉ）をスパッタリングし、この
ｐｏｌｙ−ＳｉとＷＳｉのポリサイド層をＲＩＥにより
同一パターンでエッチングして、ゲート電極（１３）と
画素部においてこれを行について互いに接続するゲート
ライン、駆動回路部にうおける結線、及び、島層（２
４）を形成している。所定のマスキングレジストを形成
した後、燐のイオン打ち込みを行い、ゲート電極（１
３）をマスクにソース及びドレイン領域（１１Ｓ，１１
Ｄ）とチャンネル領域（１１Ｎ）を形成している。ま
た、レジストを使って複数回のイオン注入を行い、ソー
ス領域（１１Ｓ）とチャンネル領域（１１Ｎ）及びドレ
イン領域（１１Ｄ）とチャンネル領域（１１Ｎ）の間に
低濃度のＬＤ（lightly doped）領域（１１Ｌ）を介在
させたＬＤＤ（ lightly doped drain）構造も採用され
る。ランプアニールまたはエキシマレーザーアニールに
より、ｐ−Ｓｉのドープド領域（１１Ｓ，１１Ｄ）を活
性化した後、４１０℃の常圧ＣＶＤによりＳｉＯ2を２
０００Å形成し、６００℃でアニールした後、更に、３
００℃のプラズマＣＶＤによりＳｉＯ2を３０００Åの
厚さに成膜することにより第１の層間絶縁膜（１４）を
形成している。その後、シリコン中の未結合手終端の目
的で、４５０℃のＨ2アニールを行った後、ＲＩＥによ
りドレイン及びソース領域（１１Ｄ，１１Ｓ）上のゲー
ト絶縁膜（１２）及び第１の層間絶縁膜（１４）中にコ
ンタクトホール（ＣＴ１，ＣＴ２）を形成すし、Ｔｉ／
ＡｌＳｉをスパッタリングにより、７０００Åの厚さに
積層し、これをＲＩＥによりパターニングして、画素部
のドレイン電極（１５）とソース電極（１６）、ドレイ
ン電極（１５）を１行について接続するドレインライ
ン、及び、駆動回路部の相補結線、引き出し線（１
９）、これと一体の細線（２２）を形成している。ドレ
イン電極（１５）とソース電極（１６）は各々コンタク
トホール（ＣＴ１，ＣＴ２）を介してドレイン及びソー
ス領域（１１Ｄ，１１Ｓ）に接続されている。

【００２７】再び、シリコン中の未結合手終端のため
に、３９０℃のＨプラズマ処理を行った後、４１０℃の
ＣＶＤにより、ＳｉＯ2を２０００Åの厚さに積層し、
ＳＯＧ膜、即ち、スピン塗布及び焼成により形成される
ＳｉＯ2膜を被覆して平坦化し、更に、４１０℃のＣＶ
Ｄにより、ＳｉＯ2を１０００Åの厚さに積層して第２
の層間絶縁膜（１７）を形成している。そして、ＲＩＥ
により画素部のソース電極（１６）上の第２の層間絶縁
膜（１７）中、及び、細線（２２）上の第２の層間絶縁
膜（１７）中に、コンタクトホール（ＣＴ３，ＣＴ４）
を形成し、ＩＴＯをスパッタリングにより成膜し、これ
をＲＩＥによりパターニングして、画素部に表示電極
（１８）、入力端電極（２３）を形成し、各々、ソース
電極（１６）及び細線（２２）に接続されている。

【００２８】

【発明の効果】以上の説明から明らかな如く、本発明に
より、周辺駆動回路一体型のｐｏｌｙ−ＳｉＴＦＴ液晶
表示装置において、周辺駆動回路部の外部入力端部の構
造が改善され、周辺駆動回路一体化に伴う条件のばらつ
きが低減し、コストが低下するとともに、信頼性が向上
されれた。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る液晶表示装置の
外部入力端部の平面図である。

【図２】図１のＡ−Ａ線に沿った断面図である。

【図３】本発明の第２の実施形態に係る液晶表示装置の
外部入力端部の断面図である。

【図４】本発明の第３の実施形態に係る液晶表示装置の
外部入力端部の拡大断面図である。

【図５】本発明の第３の実施形態に係る液晶表示装置の
外部入力端部の拡大断面図である。

【図６】本発明の第３の実施形態に係る液晶表示装置の
外部入力端部の平面図である。

【図７】液晶表示装置の構成図である。

【図８】液晶表示装置の画素部の断面図である。

【図９】従来の液晶表示装置の外部入力端部の平面図で
ある。

【図１０】図９のＣ−Ｃ線に沿った断面図である。

【符号の説明】

１０基板１１ｐ−Ｓｉ１２ゲート絶縁膜１３ゲート電極１４第１の層間絶縁膜１５ドレイン電極１６ソース電極１７第２の層間絶縁膜１８表示電極１９引き出し線２２細線２３入力端電極ＳスリットＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４コンタクトホール

Claims

【特許請求の範囲】

【請求項１】基板上に、チャンネル領域とその両側に
ソース領域及びドレイン領域を含んでなる多結晶シリコ
ン層と、絶縁膜を挟んで前記チャンネル領域に対向配置
されたゲート電極と、前記ソース領域及びドレイン領域
に各々接続するソース電極及びドレイン電極よりなる薄
膜トランジスタが複数形成され、前記薄膜トランジスタがマトリクス状に配置され、各々
ソース電極が液晶駆動用の表示電極に接続されてなる画
素部と、前記薄膜トランジスタが相補的に接続配置され、前記画
素部の薄膜トランジスタに所定の信号電圧を供給する駆
動回路が形成された駆動部と、が構成され、前記駆動部へ所定の外部信号を供給すべく形成された入
力端子は、前記駆動回路へ入力される引き出し線の一部
で、前記引き出し線よりも線幅の小さい複数の細線と、
これらの細線上に接続された入力端電極により形成され
ていることを特徴とする液晶表示装置。
【請求項２】前記入力端電極は、前記複数の細線を覆
う平坦化絶縁膜上に形成され、前記細線上の平坦化絶縁
膜を除去して形成された開口部を介して、前記細線に接
続されていることを特徴とする請求項１記載の液晶表示
装置。
【請求項３】前記細線は層間絶縁膜上に形成され、前
記細線の直下領域には、前記層間絶縁膜を挟んで、前記
薄膜トランジスタと同じ電極膜よりなる島層が形成さ
れ、前記開口部は前記島層上に位置していることを特徴
とする請求項２記載の液晶表示装置。
【請求項４】前記島層は、前記細線が形成された領域
内部に形成されていることを特徴とする請求項３記載の
液晶表示装置。