JPH09146118A - 半導体装置及び液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ｐ−ＳｉＴＦＴを用いた駆動回路一体型液晶
表示装置において、ｐ−ＳｉＴＦＴのソース領域と液晶
駆動用の表示電極とのコンタクト形成構造を改良し、開
口率を向上する。 【解決手段】 ソース領域11Sとソース電極16を接続す
るコンタクトホールCT2の径ｃｔ２を、ソース電極16と
表示電極18を接続するコンタクトホールCT3の径ｃｔ３
よりも小さくし、コンタクトホールCT3をコンタクトホ
ールCT2の直上位置に形成する。コンタクトホールCT2の
径を小さくしててもコンタクト抵抗はあまり上昇せず、
かつ、表示電極18は、コンタクトホールCT3の比較的浅
い段差部ＣＴＡにおいて、ソース電極16との良好なコン
タクトが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ：Liquid Crystal Display）に関し、特に、駆動回
路部を表示画素部と同様に基板上に一体形成した、駆動
回路一体型ＬＣＤに関する。

【０００２】

【従来の技術】ＬＣＤは小型、薄型、低消費電力などの
利点があり、ＯＡ機器、ＡＶ機器などの分野で実用化が
進んでいる。特に、スイッチング素子として、薄膜トラ
ンジスタ（ＴＦＴ:Thin film Transisitor）を用いたア
クティブマトリクス型は、原理的にデュ−ティ比１００
％のスタティック駆動をマルチプレクス的に行うことが
でき、大画面、高精細な動画ディスプレイに使用されて
いる。

【０００３】アクティブマトリスクＬＣＤは、マトリク
ス状に配置された表示電極にＴＦＴを接続形成した基板
（ＴＦＴ基板）と共通電極を有する基板（対向基板）
が、液晶を挟んで貼り合わされて構成されている。表示
電極と共通電極の対向部分は液晶を誘電層とした画素容
量となっており、ＴＦＴにより選択された電圧が印加さ
れる。液晶は電気光学的に異方性を有しており、画素容
量により形成された電界の強度に対応して光を変調す
る。

【０００４】近年、ＴＦＴのチャンネル層として多結晶
シリコン（ｐ−Ｓｉ）を用いることによって、マトリク
ス画素部と周辺駆動回路部を同一基板上に形成した駆動
回路一体型のＬＣＤが開発されている。一般に、ｐ−Ｓ
ｉは非結晶シリコン（ａ−Ｓｉ）に比べて移動度が高
く、また、ゲートセルフアライン構造による微細化、寄
生容量の縮小による高速化が達成され、ｎ−ｃｈＴＦＴ
とｐ−ｃｈＴＦＴの相補構造を形成することにより、高
速駆動回路を構成することができる。このように、駆動
回路部をマトリクス画素部と一体形成することにより、
製造コストの削減、ＬＣＤモジュールの小型化が実現さ
れる。

【０００５】図９にこのようなＬＣＤの構成を示す。中
央部の点線で囲まれた部分はマトリスク画素部であり、
ＴＦＴのＯＮ／ＯＦＦを制御するゲートライン（Ｇ１〜
Ｇｍ）と画素信号用のドレインライン（Ｄ１〜Ｄｎ）が
交差して配置されている。各交点にはＴＦＴとこれに接
続する表示電極（いずれも不図示）が形成されている。
画素部の左右にはゲ−トライン（Ｇ１〜Ｇｍ）を選択す
るゲートドライバー（ＧＤ）が配置され、画素部の上下
には、映像信号をサンプリングしてホールドし、ゲート
ドライバ（ＧＤ）の走査に同期して各ドレインライン
（Ｄ１〜Ｄｎ）に画素信号電圧を印加するドレインドラ
イバ−（ＤＤ）が配置されている。これらのドライバ−
（ＧＤ，ＤＤ）は主としてシフトレジスタからなり、こ
れは、ｐ−ＳｉＴＦＴのｎ−ｃｈとｐ−ｃｈの相補構造
により構成されている。

【０００６】図１０と図１１に、このようなｐ−ＳｉＴ
ＦＴの構造を示す。図１０は単位画素部の平面図であ
り、図１１はそのＣ−Ｃ線に沿った断面図である。高耐
熱性の石英ガラスなどの基板（１００）上に、島状にパ
タ−ニングされたｐ−Ｓｉ（１０１）、及び、これと一
体で電荷保持用の補助容量を形成する第１の補助容量電
極（１０１Ｃ）が形成されている。ｐ−Ｓｉ（１０１）
及び第１の補助容量電極（１０１Ｃ）を覆う全面には、
ＳｉＯ2などのゲート絶縁膜（１０２）が被覆されてい
る。ゲート絶縁膜（１０２）上には、ド−プドｐ−Ｓｉ
トシリサイドのポリサイド層からなるゲ−ト電極（１０
３Ｇ）と、これに一体のゲ−トライン（１０３Ｌ）が形
成されている。また、ｐ−Ｓｉ（１０１）は、ゲ−ト電
極（１０３Ｇ）をマスクとしたセルフアライン構造で、
ｎ型あるいはｐ型に高濃度にドーピングされたソ−ス・
ドレイン領域（１０１Ｓ，１０１Ｄ）と、ノンド−プの
チャンネル領域（１０１Ｎ）が形成されている。一方、
前記第１の補助容量電極（１０１Ｃ）に対応するゲ−ト
絶縁膜（１０２）上にはゲ−ト電極及びライン（１０
３）と同一層からなる第２の補助容量電極（１０３Ｃ）
が形成され、補助容量を形成している。またソース及び
ドレイン領域（１０１Ｓ，１０１Ｄ）にはそれぞれチャ
ンネル領域（１０１Ｎ）に接する部分で濃度の低い（Ｌ
Ｄ：lightiydoped）領域（１０１Ｌ）が介在されてい
る。このようなチャンネルの構造はＬＤＤ（lightly do
ped drain）と呼ばれ、ｐ−ＳｉＴＦＴＬＣＤにあって
は、画素部のリーク電流抑制、ドライバー部の信頼性の
向上が達成される。これらｐ−Ｓｉ（１０１）及びゲー
ト電極（１０３Ｇ）とそのライン（１０３Ｌ）を覆う全
面にはＳｉＮXなどの第１の層間絶縁膜（１０４）が被
覆され、第１の層間絶縁膜（１０４）上には、Ａ１など
からなるドレイン電極（１０５）及びソース電極（１０
６）が設けられ、ゲート絶縁膜（１０２）及び第１の層
間絶縁膜（１０４）中に開口されたコンタクトホール
（ＣＴ７，ＣＴ８）を介して各々ドレイン・ソース領域
（１０１Ｄ，１０１Ｓ）に接続されている。これらドレ
イン電極（１０５）及びソ−ス電極（１０６）を覆う全
面には、第２の層間絶縁膜（１０７）が形成されてい
る。ソース電極（１０６）上の第２の層間絶縁膜（１０
７）中には第３のコンタクトホ−ル（ＣＴ９）が開口さ
れ、第２の層間絶縁膜（１０７）上にはＩＴＯからなる
表示電極（１０８）が形成され、第３のコンタクトホ−
ル（ＣＴ９）を介してソース電極（１０６）へ接続され
ている。

【０００７】また、従来の他の構造として、ソース電極
（１０６）を介在させずに、ゲ−ト絶縁膜（１０２）、
第１の層間絶縁膜（１０４）及び第２の層間絶縁膜（１
０７）に１度のエッチングによりコンタクトホ−ルを開
口して、表示電極（１０８）を直接にソ−ス領域（１０
１Ｓ）に接続させる構造もある。

【０００８】

【発明が解決しようとする課題】図１０と図１１に示し
た従来例では、ｐ−Ｓｉ（１０１）中のソース領域（１
０１Ｓ）とソ−ス電極（１０６）を接続するコンタクト
ホール（ＣＴ８）の形成位置と、ソース電極（１０６）
と表示電極（１０８）を接続するコンタクトホール（Ｃ
Ｔ９）の形成位置を平面的に離している。これは以下の
理由による。即ち、ソース電極（１０６）とソ−ス領域
（１０１Ｓ）とのコンタクト抵抗を抑える目的で、コン
タクトホール（ＣＴ８）の底部において十分な接触面積
を得るため、コンタクトホール（ＣＴ８）の径は、２〜
３μｍに形成していた。このため、コンタクトホ−ル
（ＣＴ８）部においてソース電極（１０６）が陥没され
たようになっており、この上部において、コンタクトホ
ール（ＣＴ９）を形成してソース電極（１０６）へ表示
電極（１０８）を接続することは困難である。即ち、表
示電極（１０８）は、透過率を重視して、５００〜１０
００Åの薄いＩＴＯ膜により形成しているので、ソース
電極（１０６）の上面が陥没されていると、その上にコ
ンタクトホール（ＣＴ９）を形成した場合、ソース電極
（１０５）が陥没した分、コンタクトホール（ＣＴ９）
が深くなり、コンタクトホール（ＣＴ９）内で、ＩＴＯ
膜が薄くなり、ソース電極（１０６）とソース領域（１
０１Ｓ）とのコンタクト抵抗を増大させたり、更には、
コンタクトがとれないなどの問題を招いていた。

【０００９】従って、図１０と図１１に示す如く、ソー
ス電極（１０６）を、コンタクトホ−ル（ＣＴ８）の形
成領域から、コンタクトホール（ＣＴ９）の形成領域に
まで延在された形状とし、ソース電極（１０６）の上面
が平坦な領域で、表示電極（１０８）とのコンタクトを
取る構造とすることで、ソース領域（１０１Ｓ）と表示
電極（１０８）との間で確実なコンタクトを取ってい
る。しかし、この構造では、遮光性材料よるなるソース
電極（１０６）の形成面積が大きくなり、このため、有
効表示領域を狭め、開口率を低下させる原因となってい
た。

【００１０】また、図１２には、一つのコンタクトホー
ルで、表示電極（１０８）とソース領域（１０１Ｓ）と
を直接に接続した構造において、コンタクトホールの径
とコンタクト抵抗の関係を示した。図中、サンプルＪ
は、径の辺の長さが２．０μｍのコンタクトホールで、
コンタクト抵抗の測定値をプロットした。以下、同様に
サンプルＫは２．５μｍ、サンプルＬは３．０μｍ、サ
ンプルＭは４×３μｍ角の場合である。このようなコン
タクトホールの構造では、径の大きさに関わりなく、コ
ンタクト抵抗は１ＧΩ程度あり、極めて高くなってい
る。これは、表示電極（１０８）のＩＴＯ膜が透過率を
重視して薄く形成されている上、コンタクトホールが深
いため、ＩＴＯ膜がソース領域（１０１Ｓ）にまで到達
しにくくなるためと、各絶縁膜層（１０２，１０４，１
０７）のエッチングレートが僅かでも違っていた場合、
エッチングの際に各層間で段差が生じ、特に、下側の層
が上側の層よりもエッチングレートが大きいと、コンタ
クトホ−ルが下に向かって広がった形状になるので、そ
の層間においてＩＴＯの膜の断切れが起こりやすくなる
ため、等が考えられる。従って、高開口率は得られるも
のの、実用化は不可能である。

【００１１】

【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上に形成された第１導電膜と、
前記第１導電膜上に形成された第１の層間絶縁膜と、前
記第１の層間絶縁膜上に形成された第２の層間絶縁膜
と、前記第２の層間絶縁膜上に形成された第２導電膜と
を有し、前記第１の導電膜と前記第２導電膜が、前記第
１の層間絶縁膜中に開口された第１のコンタクトホール
及び前記第２の層間絶縁膜中に開口された第２のコンタ
クトホールを介して電気的に接続されてなる半導体装置
において、前記第１のコンタクトホールは、前記第２の
コンタクトホールよりも径が大きく、前記第２のコンタ
クトホールは前記第１のコンタクトホール内に埋め込ま
れた第２の層間絶縁膜中に開口され、前記第２導電膜は
実質的に前記第２のコンタクトホールを介して前記第１
導電膜に接続されている構成である。

【００１２】また、基板上に島状に形成され第１導電型
の不純物を含有するか、または、不純物を含有しないチ
ャンネル領域と該チャンネル領域の両側に第２導電型の
不純物を含有したソース及びドレイン領域とを含む多結
晶半導体島層と、ゲ−ト絶縁膜を挟んで前記チャンネル
領域に対向配置されたゲート電極と、該ゲート電極を覆
う第１の層間絶縁膜と、前記ドレイン領域上の前記ゲ−
ト絶縁膜中及び前記第１の層間絶縁膜中に開口された第
１のコンタクトホールと、前記ソース領域上の前記ゲ−
ト絶縁膜中及び前記第１の層間絶縁膜中に開口された第
２のコンタクトホールと、前記第１の層間絶縁膜上に設
けられ前記第１のコンタクトホールを介して、前記ドレ
イン領域に接続するドレイン電極と、前記ドレイン電極
を覆う第２の層間絶縁膜と、前記ソース領域上の前記第
２の層間絶縁膜中に開口され前記第２のコンタクトホー
ルと連続する第３のコンタクトホールと、前記第２の層
間絶縁膜上に形成され戦記第２のコンタクトホールと前
記第３のコンタクトホールを介して前記ソース領域に接
続する結晶駆動用の表示電極と、を有する結晶表示装置
において、前記第２のコンタクトホールは、前記第３の
コンタクトホールよりも径が大きく、前記第３のコンタ
クトホールは前記第２のコンタクトホール内に埋め込ま
れた前記第２の層間絶縁膜中に開口され、前記表示電極
は実質的に前記第３のコンタクトホールを介して前記ソ
ース領域に接続されている構成である。

【００１３】これにより、コンタクトホールの形成に必
要な領域が小さくなり、有効表示領域の縮小が避けら
れ、開口率が向上する。更に、基板上に形成された第１
導電膜と、前記第１導電膜上に形成された第１の層間絶
縁膜と、前記第１の層間絶縁膜上に形成され前記第１の
層間絶縁膜中に開口された第１のコンタクトホールを介
して前記第１導電膜に電気的に接続された第２導電膜
と、前記第２導電膜上に形成された第２の層間絶縁膜
と、前記第２の層間絶縁膜上に形成され前記第２の層間
絶縁膜中に開口された第２のコンタクトホールを介して
前記第２導電膜に電気的に接続された第３導電膜とから
なる半導体装置において、前記第１のコンタクトホール
は、前記第２のコンタクトホールよりも径が小さく、前
記第２のコンタクトホールは前記第１のコンタクトホー
ルの直上位置に形成されている構成である。

【００１４】また、基板上に島状に形成され第１導電型
の不純物を含有するか、または、不純物を含有しないチ
ャンネル領域と、該チャンネル領域の両側に第２導電型
の不純物を含有したソース及びドレイン領域とを含む多
結晶半導体島層と、ゲート絶縁膜を挟んで前記チャンネ
ル領域に対向配置されたゲ−ト電極と、該ゲ−ト電極を
覆う第１の層間絶縁膜と、前記ドレイン領域上の前記ゲ
ート絶縁膜中及び前記第１の層間絶縁膜中に開口された
第１のコンタクトホールと、前記ソース領域上の前記ゲ
ート絶縁膜中及び前記第１の層間絶縁膜中に開口された
第２のコンタクトホールと、前記第１の層間絶縁膜上に
設けられ前記第１のコンタクトホールを介して前記ドレ
イン領域に接続するドレイン電極と、前記第１の層間絶
縁膜上に設けられ前記第２のコンタクトホールを介して
前記ソース領域に接続するソース電極と、前記ソース電
極及び前記ドレイン電極を覆う第２の層間絶縁膜と、前
記ソース電極上の前記第２の層間絶縁膜中に開口された
第３のコンタクトホールと、前記第２の層間絶縁膜上に
設けられ前記第３のコンタクトホ−ルを介して前記ソー
ス電極に接続する液晶駆動用の表示電極と、を有する液
晶表示装置において、前記第３のコンタクトホールは、
前記第２のコンタクトホールよりも径が大きく、前記第
３のコンタクトホールは前記第２のコンタクトホ−ルの
直上位置に形成されている構成である。

【００１５】これにより、コンタクトホールの形成に必
要な領域が小さくなり、遮光性のコンタクトメタルによ
る有効表示領域の縮小が小さくなり、開口率が上昇す
る。

【００１６】

【発明の実施の形態】図１は本発明の第１の実施形態に
かかる液晶表示装置の単位画素部の平面図であり、図２
はそのＡ−Ａ線に沿った断面図である。石英基板（１
０）上に、多結晶シリコン（ｐ−Ｓｉ）（１１）がＴＦ
Ｔ部に島状に形成されるとともに、これと一体で画素部
周縁部にも形成されて、第１の補助容量電極（１１Ｃ）
となっている。これらｐ−Ｓｉ（１１）島層及び第１の
補助容量電極（１１Ｃ）上にはゲート絶縁膜（１２）が
被覆されている。ゲート絶縁膜（１２）上にはゲートラ
イン（１３Ｌ）が形成され、ｐ−Ｓｉ（１１）島層に対
応する領域には、ゲートライン（１３Ｌ）と一体のゲー
ト電極（１３Ｇ）が配され、このゲート電極（１３Ｇ）
をマスクとしたセルフアライン関係をもってｐ−Ｓｉ
（１１）中央部にｐ型のチャンネル領域（１１Ｎ）、及
び、チャンネル領域（１１Ｎ）の両側にはそれぞれｎ型
の低濃度のＬＤ領域（１１Ｌ）を挟んでｎ型の高濃度の
ソース及びドレイン領域（１１Ｓ，１１Ｄ）が形成され
ている。第１の補助容量電極（１１Ｃ）もまた、ソース
領域（１１Ｓ）と同様、ｎ型に高濃度にドーピングされ
低抵抗化されている。ゲート電極及びライン（１３）は
下層がポリシリコン、上層がタングステンなどのシリサ
イドの積層構造からなるポリサイド層により形成され、
ゲート電極（１３Ｇ）は、ゲートライン（１３Ｌ）の延
長方向から突出された形状でゲートライン（１３Ｌ）と
同一層により形成されている。ゲート絶縁膜（１２）を
挟んだ第１の補助容量電極（１１Ｃ）上には、ゲート電
極及びライン（１３）と同一層のタングステンシリサイ
ドからなる第２の補助容量電極（１３Ｃ）が形成され、
電荷保持用の補助容量が形成されている。これらゲート
電極（１３Ｇ）、ゲートライン（１３Ｌ）及び第２の補
助容量電極（１３Ｃ）上には、ＳｉＯ2／ＢＰＳＧ／Ｓ
ｉＯ2の平坦化絶縁層からなる第１の層間絶縁膜（１
４）が全面に被覆され、ドレイン領域（１１Ｄ）及びソ
ース領域（１１Ｓ）上には第１の層間絶縁膜（１４）と
ゲート絶縁膜（１２）に中にコンタクトホール（ＣＴ
１，ＣＴ２）が形成され、各々のコンタクトホール（Ｃ
Ｔ１，ＣＴ２）を介して、それぞれ、ドレイン電極（１
５）及びソース電極（１６）が接続形成されている。こ
れらドレイン及びソース電極（１５，１６）を覆う全面
には、ＳｉＯ2／ＳＯＧ／ＳｉＯ2の平坦化絶縁膜からな
る第２の層間絶縁膜（１７）が形成され、ソース電極
（１６）上にはコンタクトホール（ＣＴ３）が開口され
ている。第２の層間絶縁膜（１７）上には、ＩＴＯから
なる表示電極（１８）が形成され、コンタクトホール
（ＣＴ３）を介してソース電極（１６）に接続されてい
る。

【００１７】次に、図１及び図２に示した液晶表示装置
の製造方法を説明する。まず、耐熱性の石英からなる基
板（１０）上に、ジシランＳｉ2Ｈ6を材料ガスとしたＣ
ＶＤによりアモルファスシリコン（ａ−Ｓｉ）を積層す
る。このａ−Ｓｉを６００℃の固相成長法、あるいは、
１０５０℃のＯ2アニールにより多結晶化し、ポリシリ
コン（ｐ−Ｓｉ）（１１）とする。これを、反応性イオ
ンエッチ、即ち、ＲＩＥ（reactive ion etch）により
エッチングしてＴＦＴ部の島層及び第１の補助容量電極
（１１Ｃ）を形成する。これらｐ−Ｓｉ（１１）層をボ
ロンなどのｐ型不純物をイオン注入により低濃度にドー
ピングした後、これらの上に、８８０℃の減圧ＣＶＤに
より、ＳｉＯ2のゲート絶縁膜（１２）を１０００Åの
厚さに形成し、高温アニールを行う。ＴＦＴ部上にレジ
ストを被覆して、燐などのｎ型不純物のイオン注入を行
い、第１の補助容量電極（１１Ｃ）を低抵抗化する。こ
の上に、ＳｉＨ4を材料ガスとした６７０℃の高温ＣＶ
Ｄによりｐ−Ｓｉを積層して、ＰＯＣｌ3拡散により燐
をドーピングして低抵抗化した後、タングステンシリサ
イド（ＷＳｉ）をスパッタリングする。これらｐ−Ｓｉ
とＷＳｉのポリサイド層をＲＩＥによりエッチングし
て、ゲートライン（１３Ｌ）とこれに一体のゲート電極
（１３Ｇ）、及び、第２の補助容量電極（１３Ｃ）を形
成する。このゲート電極（１３Ｇ）をマスクに燐の第１
回のイオン注入を低ドーズ量で行うことにより、ソース
及びドレイン領域（１１Ｓ，１１Ｄ）とＬＤ領域（１１
Ｌ）となる領域を低濃度にドーピングするとともに、ゲ
ート電極（１３Ｇ）の直下をチャンネル領域（１１Ｎ）
としてｐ型に残す。続いて、ゲート電極（１３Ｇ）より
もサイズの大きなレジストを被覆してこれをマスクに燐
の第２回のイオン注入を高ドーズ量で行う。これによ
り、チャンネル領域（１１Ｎ）の両側に、低濃度のＬＤ
領域（１１Ｌ）を挟んで高濃度のソース及びドレイン領
域（１１Ｓ，１１Ｄ）が形成される。次に、平坦化され
た第１の層間絶縁膜（１４）として、まず、ＣＶＤによ
りＳｉＯ2膜を１０００Å、及び、ＢＰＳＧ、即ち、ボ
ロンと燐を含んだＳｉＯ2を５０００Åの厚さに積層
し、９００℃で加熱することにより、ＢＰＳＧを平坦化
した後、更に、ＳｉＯ2を３２００Åの厚さに形成す
る。そして、ＲＩＥにより、ドレイン領域（１１Ｄ）及
びソース領域（１１Ｓ）上の第１の層間絶縁膜（１４）
及びゲート絶縁膜（１２）を除去して、コンタクトホー
ル（ＣＴ１，ＣＴ２）を形成する。この時、コンタクト
ホール（ＣＴ２）は、従来よりも径が小さく、２μｍ程
度としている。そして、ソース・ドレイン電極材料とし
てＴｉ／ＡｌＳｉの２層メタルをスパッタリングによ
り、７０００Å程度積層する。これをＲＩＥによりエッ
チングして、ドレイン領域（１１Ｄ）に接続するドレイ
ン電極（１５）とソース領域（１１Ｓ）に接続するソー
ス電極（１６）とを形成する。これらドレイン電極（１
５）及びソース電極（１６）を覆う全面には、第２の層
間絶縁膜（１７）として、ＣＶＤによりＳｉＯ2膜を２
０００Å、平坦化のためのＳＯＧ膜を６０００Å、更
に、ＳｉＯ2膜を３０００Åの厚さに形成している。そ
して、ＲＩＥによりソース電極（１６）上の第２の層間
絶縁膜（１７）を除去し、コンタクトホール（ＣＴ３）
を形成する。そして、ＩＴＯのスパッタリングとＲＩＥ
により、表示電極（１８）を形成するとともに、コンタ
クトホール（ＣＴ３）を介してソース電極（１６）へ接
続する。

【００１８】図３に、コンタクトホール（ＣＴ２，ＣＴ
３）部の拡大断面図を、より実物に忠実な比率をもって
示す。コンタクトホール（ＣＴ２）とコンタクトホール
（ＣＴ３）は平面的に同じ位置に形成されている。この
ため、両方のコンタクトホール（ＣＴ２）（ＣＴ３）を
共通に接続するソース電極（１６）の面積を小さくする
ことができ、有効表示領域の損失が最小限に抑えられ、
開口率が向上する。また、ソース電極（１６）上のコン
タクトホール（ＣＴ３）の径ｃｔ３は、コンタクトホー
ル（ＣＴ２）の径ｃｔ２よりも大きく、表示電極（１
８）のＩＴＯ膜は、膜厚が薄いが、図中の太線ＣＴＡで
示す段差部の比較的浅い領域において、ソース電極（１
６）との良好なコンタクトを取ることができる。即ち、
コンタクトホール（ＣＴ３）は浅いため、図中の太線Ｃ
ＴＢで示す側壁においてＩＴＯ膜が薄くなって抵抗が増
大したり、膜が切れたりすることが無くなる。また、ソ
ース電極（１６）は、膜厚が厚く、かつ、Ａｌなどの低
抵抗金属を主成分としているので、径の大きさや深さに
あまり依存することなくコンタクトホール（ＣＴ２）に
おいてソース領域（１１Ｓ）との良好なコンタクトが取
られる。また、コンタクトホール（ＣＴ２）部でより深
くなった部分において、表示電極（１８）のＩＴＯ膜が
薄くなったり切れたりしても、あまり悪影響は無い。即
ち、本発明では、比較的コンタクト抵抗への影響が小さ
いコンタクトホール（ＣＴ２）の径を小さくし、かつ、
コンタクトホール（ＣＴ３）の径をこれよりも大きくす
ることで、図の段差部（ＣＴＡ）を生じさせ、ここで、
コンタクトホール（ＣＴ２）の抵抗を低下させること
で、ソース領域（１１Ｓ）と表示電極（１８）を接続す
るコンタクトホール（ＣＴ２，ＣＴ３）の直列合成抵抗
を低くしている。これにより、従来のように、ソース領
域（１０１Ｓ）とソース電極（１０６）を接続するコン
タクトホール（ＣＴ８）とソース電極（１０６）と表示
電極（１０８）を接続するコンタクホール（ＣＴ９）の
形成位置を別にして、各コンタクトホール（ＣＴ８，Ｃ
Ｔ９）を浅くすることで、コンタクト抵抗を下げて直列
合成抵抗を低くした場合と同等に、ソース領域（１１
Ｓ）と表示電極（１８）との良好なコンタクトが得られ
る。

【００１９】図４に、このような構造のコンタクトホー
ル（ＣＴ２，ＣＴ３）について、径とコンタクト抵抗と
の関係を示した。図中サンプルＡは、コンタクトホール
（ＣＴ２）の径ｃｔ２が２μｍ角で、コンタクトホール
（ＣＴ３）の径ｃｔ３が４μｍ角の場合、サンプルＢ
は、コンタクトホール（ＣＴ２）の径ｃｔ２が２μｍ角
で、コンタクトホール（ＣＴ３）の径ｃｔ３が５μｍ角
の場合、サンプルＣは、コンタクトホール（ＣＴ２）の
径ｃｔ２が２μｍ角、コンタクトホール（ＣＴ３）の径
ｃｔ３が４×５μｍ角の場合、サンプルＤは、コンタク
トホール（ＣＴ２）の径ｃｔ２が２μｍ角、コンタクト
ホール（ＣＴ３）の径ｃｔ３が４×６μｍ角の場合の、
ソース領域（１１Ｓ）と表示電極（１８）とのコンタク
ト抵抗を測定した結果である。また、同図には、比較例
として、第１１図に示された従来のコンタクトホール
（ＣＴ８，ＣＴ９）について、径とコンタクト抵抗の関
係を示した。サンプルＨは、コンタクトホール（ＣＴ
８）の径が２×３μｍ角の時のソース領域（１１Ｓ）と
ソース電極（１６）とのコンタクト抵抗であり、サンプ
ルＩは、コンタクトホール（ＣＴ９）の径が４×３μｍ
角の時のソース電極（１６）と表示電極（１８）とのコ
ンタクト抵抗である。従来構造におけるソース領域（１
１Ｓ）と表示電極（１８）とのコンタクト抵抗は、サン
プルＨとサンプルＩとの合計値に相当する。図より、本
発明のコンタクトホール（ＣＴ２，ＣＴ３）の構造で
は、従来と比較しても、コンタクト抵抗の大きな増大は
無く、表示への悪影響は確認されなかった。即ち、本発
明のように、下側のコンタクトホール（ＣＴ２）よりも
上側のコンタクトホール（ＣＴ３）の径を大きくするこ
とにより、コンタクトホール（ＣＴ２，ＣＴ３）の抵抗
の合計値は、従来のコンタクトホール（ＣＴ８，ＣＴ
９）の抵抗の合計値と同じくらい低くすることができ
る。そして、本発明では、コンタクトホール（ＣＴ２，
ＣＴ３）は同じ位置に形成できるため、両方のコンタク
トホール（ＣＴ２）（ＣＴ３）間に介在するソース電極
（１６）の形成面積を最小限に抑えることができ、ソー
ス電極（１６）による有効表示領域の損失が低減され、
開口率が向上する。

【００２０】図５は本発明の第２の実施形態にかかる液
晶表示装置の単位画素部の平面図であり、図６はそのＢ
−Ｂ線に沿った断面図である。多結晶シリコン（ｐ−Ｓ
ｉ）（１１）がＴＦＴ部に島状に形成されるとともに、
これと一体で画素部周縁部にも形成されて、第１の補助
容量電極（１１Ｃ）となっている。これらｐ−Ｓｉ（１
１）島層及び第１の補助容量電極（１１Ｃ）上にはゲー
ト絶縁膜（１２）が被覆されている。ゲート絶縁膜（１
２）上にはゲートライン（１３Ｌ）が形成され、ゲート
絶縁膜（１２）上のｐ−Ｓｉ（１１）島層に対応する領
域には、ゲートライン（１３Ｌ）と一体のゲート電極
（１３Ｇ）が配され、このゲート電極（１３Ｇ）をマス
クとしたセルフアライン関係をもってｐ−Ｓｉ（１１）
中央部にｐ型のチャンネル領域（１１Ｎ）、チャンネル
領域（１１Ｎ）の両側にはそれぞれｎ型の低濃度のＬＤ
領域（１１Ｌ）を挟んでｎ型の高濃度のソース及びドレ
イン領域（１１Ｓ，１１Ｄ）が形成されている。ゲート
ライン（１３Ｌ）は下層がポリシリコン、上層がタング
ステンなどのシリサイドの積層構造からなるポリサイド
層により形成され、ゲート電極（１３Ｇ）は、ゲートラ
イン（１３Ｌ）の延長方向から突出された形状でゲート
ライン（１３Ｌ）と同一層により形成されている。ま
た、ゲート絶縁膜（１２）上の、第１の補助容量電極
（１１Ｃ）に対応する領域には、ゲートライン（１３
Ｌ）及びゲート電極（１３Ｇ）と同じポリサイド層から
なる第２の補助容量電極（１３Ｃ）が形成され、電荷保
持用の補助容量を構成している。これらゲート電極（１
３Ｇ）、ゲートライン（１３Ｌ）及び第２の補助容量電
極（１３Ｃ）を覆う全面には、ＳｉＯ2／ＢＰＳＧ／Ｓ
ｉＯ2の平坦化絶縁層からなる第１の層間絶縁膜（１
４）が形成されている。ドレイン領域（１１Ｄ）及びソ
ース領域（１１Ｓ）上の第１の層間絶縁膜（１４）とゲ
ート絶縁膜（１２）にはそれぞれコンタクトホール（Ｃ
Ｔ４，ＣＴ５）が開口されている。第１の層間絶縁膜
（１４）上にはドレイン電極（１５）が形成され、コン
タクトホール（ＣＴ４）を介してドレイン領域（１１
Ｄ）に接続されている。このドレイン電極（１５）を覆
う全面には、ＳｉＯ2／ＳＯＧ／ＳｉＯ2の平坦化絶縁膜
からなる第２の層間絶縁膜（１７）が形成されている。
ソース領域（１１Ｓ）上のコンタクトホール（ＣＴ５）
内には第２の層間絶縁膜（１７）が埋め込まれ、このコ
ンタクトホール（ＣＴ５）内の第２の層間絶縁膜（１
７）中には、コンタクトホール（ＣＴ５）よりも径の小
さいコンタクトホール（ＣＴ６）が開口されている。第
２の層間絶縁膜（１７）上には、ＩＴＯからなる表示電
極（１８）が形成され、コンタクトホール（ＣＴ６）を
介してソース領域（１１Ｓ）に接続されている。

【００２１】次に、図５及び図６に示した液晶表示装置
の製造方法を説明する。まず、耐熱性の石英からなる基
板（１０）上に、ジシランＳｉ2Ｈ6を材料ガスとしてア
モルファスシリコン（ａ−Ｓｉ）を積層する。このａ−
Ｓｉを６００℃の固相成長法、あるいは、１０５０℃の
Ｏ2アニールにより多結晶化し、ポリシリコン（ｐ−Ｓ
ｉ）（１１）とする。これを、反応性イオンエッチ、即
ち、ＲＩＥ（reactiveion etch）によりエッチングして
ＴＦＴ部の島状層及び第１の補助容量電極（１１Ｃ）を
形成する。これにボロンなどのｐ型不純物のイオン注入
を行い、低濃度にドーピングした後、更に、８８０℃の
減圧ＣＶＤにより、ＳｉＯ2のゲート絶縁膜（１２）を
形成し、高温アニールを行う。ＴＦＴ部上にレジストを
被覆して、燐などのｎ型不純物のイオン注入を行い、第
１の補助容量電極（１１Ｃ）を低抵抗化する。この上
に、ＳｉＨ4を材料ガスとした６７０℃の高温ＣＶＤに
よりｐ−Ｓｉを積層して、ＰＯＣｌ3拡散により燐をド
ーピングして低抵抗化した後、タングステンシリサイド
ＷＳｉをスパッタリングする。これらｐ−ＳｉとＷＳｉ
をＲＩＥによりエッチングして、ゲート電極（１３Ｇ）
とゲートライン（１３Ｌ)及び第２の補助容量電極（１
３Ｃ）を形成する。このゲート電極（１３Ｇ）をマスク
に燐の第１回のイオン注入を低ドーズ量で行うことによ
り、ソース及びドレイン領域（１１Ｓ，１１Ｄ）とＬＤ
領域（１１Ｌ）となる領域を低濃度にドーピングすると
ともに、ゲート電極（１３Ｇ）の直下にはｐ型のチャン
ネル領域（１１Ｎ）を残す。続いて、ゲート電極（１３
Ｇ）よりもサイズの大きなレジストを被覆し、これをマ
スクに燐の第２回のイオン注入を高ドーズ量で行う。こ
れにより、チャンネル領域（１１Ｎ）の両側に低濃度の
ＬＤ領域（１１Ｎ）を挟んで高濃度のソース及びドレイ
ン領域（１１Ｓ，１１Ｄ）が形成される。次に、平坦化
された第１の層間絶縁膜（１４）として、まず、ＣＶＤ
によりＳｉＯ2を１０００Å、及び、ＢＰＳＧ、即ち、
ボロンと燐を含んだＳｉＯ2を５０００Å成膜し、９０
０℃で加熱することにより、ＢＰＳＧを平坦化した後、
更に、ＳｉＯ2を３２００Åを成膜する。そして、ＲＩ
Ｅにより、ドレイン領域（１１Ｄ）及びソース領域（１
１Ｓ）上の第１の層間絶縁膜（１４）及びゲート絶縁膜
（１２）を除去して、コンタクトホール（ＣＴ４，ＣＴ
５）を形成する。この時、コンタクトホール（ＣＴ５）
は、従来よりも径が大きく、５μｍ程度としている。そ
して、ドレイン電極材料としてＴｉ／ＡｌＳｉの２層メ
タルをスパッタリングにより、７０００Å程度積層す
る。これをＲＩＥによりエッチングして、コンタクトホ
ール（ＣＴ４）を介してドレイン領域（１１Ｄ）に接続
するドレイン電極（１５）を形成する。ドレイン電極
（１５）を覆う全面には、第２の層間絶縁膜（１７）と
して、ＣＶＤによりＳｉＯ2膜を２０００Å、平坦化の
ためのＳＯＧ膜を６０００Å、更に、ＣＶＤによりＳｉ
Ｏ2膜を３０００Åに厚さに形成している。この時、コ
ンタクトホール（ＣＴ５）中に第２の層間絶縁膜（１
７）が埋め込まれ、段差が緩和される。そして、ＲＩＥ
によりソース領域（１１Ｓ）上のコンタクトホール（Ｃ
Ｔ５）内の第２の層間絶縁膜（１７）を除去し、コンタ
クトホール（ＣＴ６）を形成する。そして、ＩＴＯのス
パッタリングとＲＩＥにより、コンタクトホール（ＣＴ
６）を介してソース領域（１１Ｓ）に接続する表示電極
（１８）を形成する。

【００２２】図７に、このようなコンタクトホール（Ｃ
Ｔ５，ＣＴ６）部の拡大断面図を、より実物の形状に忠
実な比率をもって示す。コンタクトホール（ＣＴ６）
は、その径ｃｔ６がコンタクトホール（ＣＴ５）の径ｃ
ｔ５よりも小さく、かつ、コンタクトホール（ＣＴ５）
内部に形成され、表示電極（１８）のＩＴＯ膜をソース
領域（１１Ｓ）に接続している。即ち、ソース領域（１
１Ｓ）上においてより径の大きなコンタクトホール（Ｃ
Ｔ５）が開口され、このコンタクトホール（ＣＴ５）を
埋めるようにして積層された第２の層間絶縁膜（１７）
中にコンタクトホール（ＣＴ６）が形成されている。第
２の層間絶縁膜（１７）は、ＳＯＧなどの平坦化膜を主
体として形成されており、コンタクトホール（ＣＴ５）
を十分に大きくすることで、コンタクトホール（ＣＴ
５）領域において、第２の層間絶縁膜（１７）が図中の
太線ＣＴＢで示す滑らかな傾斜をもって窪む。このた
め、コンタクトホール（ＣＴ５）内の第２の層間絶縁膜
（１７）中に形成されたコンタクトホール（ＣＴ６）が
浅くなり、図中の太線ＣＴＡで示す側壁において、ＩＴ
Ｏ膜が薄くなりすぎたり、切れたりしてコンタクト抵抗
が増大するのが防がれる。かつ、太線ＣＴＢで示す傾斜
部は、ＳＯＧなどの平坦化膜の表面により形成されてい
るため、緩やかであり、ここにおいてもＩＴＯ膜が薄く
なることが無く、コンタクト抵抗を上昇させることはな
い。更に、コンタクトホール（ＣＴ６）の側壁（ＣＴ
Ａ）及び傾斜部（ＣＴＢ）は、第２の層間絶縁膜（１
７）の単層により形成されることも、コンタクト抵抗の
低下を助ける。即ち、ゲート絶縁膜（１２）、第１の層
間絶縁膜（１４）及び第２の層間絶縁膜（１７）を一度
にエッチングすることにより形成されるコンタクホール
は、各膜におけるエッチング特性の違いから、側壁に段
差が生じやすく、特に、これら膜のうち、下層の膜が上
層の膜よりもエッチングレートが大きくなる部分がある
と、ここにおいてコンタクトホールが下に向かって広が
った部分が生じ、コンタクトメタルの膜が切れるなどの
問題が極めて起こりやすい。本発明では、このような問
題が生じるのも防がれる。図８に、このようなコンタク
トホール（ＣＴ５，ＣＴ６）の構造における径とコンタ
クト抵抗との関係を示す。図中サンプルＥは、コンタク
トホール（ＣＴ５）の径ｃｔ５が５μｍ角で、コンタク
トホール（ＣＴ６）の径ｃｔ６が２μｍ角の場合、サン
プルＦは、コンタクトホール（ＣＴ５）の径ｃｔ５が５
μｍ角で、コンタクトホール（ＣＴ６）の径ｃｔ６が
２．５μｍ角の場合、サンプルＧは、コンタクトホール
（ＣＴ５）の径ｃｔ５が５．５μｍ角、コンタクトホー
ル（ＣＴ６）の径ｃｔ６が２．５μｍ角の各場合につい
て、ソース領域（１１Ｓ）と表示電極（１８）とのコン
タクト抵抗を測定結果である。また、同図には、比較例
として、図４と同様、従来のコンタクトホール（ＣＴ
８，ＣＴ９）についての各径とコンタクト抵抗との関係
を、各々サンプルＨとサンプルＩについて示した。図か
ら分かるように、本実施形態のコンタクトホール（ＣＴ
５，ＣＴ６）のコンタクト抵抗は、従来と比べても、大
きくは増大してはおらず、表示への悪影響は確認されな
かった。これは、コンタクトホールが深くなると、コン
タクトホール内のコンタクトメタルが薄くなり、コンタ
クト抵抗を増大させる原因になるが、本発明の如く、コ
ンタクトホール（ＣＴ５）内に、平坦化作用のある第２
の層間絶縁膜（１７）を埋め込ませることで、コンタク
トホール（ＣＴ６）内において浅くなった部分にコンタ
クホール（ＣＴ５）を形成することで、コンタクト抵抗
を低下させることができる。このため、コンタクト用の
ソース電極を省略しても、良好なコンタクトが得られる
ので、ソース電極による有効表示領域の損失が無くさ
れ、開口率が向上する。

【００２３】

【発明の効果】以上の説明から明らかな如く、本発明に
より、ｐ−ＳｉＴＦＴのソース領域と表示電極を接続す
るコンタクトホール部において、ソース領域と表示電極
との間に介在されるソース電極の形成面積を小さくこと
ができるため、遮光性メタルからなるソース電極による
有効表示領域の損失が最小限に抑えられ、開口率が向上
する。

【００２４】また、本発明により、ソース領域と表示電
極の間に遮光性メタルからなるソース電極を介在させる
必要が無くなり、コンタクト部の遮光性メタル電極の介
在が不要になり、有効表示領域の損失が無くされ、開口
率がいっそう上昇する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態にかかる液晶表示装置
の単位画素部の平面図である。

【図２】図１のＡ−Ａ線に沿った断面図である。

【図３】本発明の第１の実施形態のコンタクトホール部
の拡大断面図である。

【図４】本発明の第１の実施形態にかかるコンタクトホ
ールの径と抵抗との関係図である。

【図５】本発明の第２の実施形態にかかる液晶表示装置
の単位画素部の平面図である。

【図６】図５のＢ−Ｂ線に沿った断面図である。

【図７】本発明の第２の実施形態のコンタクトホールの
拡大断面図である。

【図８】本発明の第２の実施形態にかかるコンタクトホ
ールの径と抵抗との関係図である。

【図９】液晶表示装置の構成図である。

【図１０】従来の液晶表示装置の単位画素部の平面図で
ある。

【図１１】図１０のＣ−Ｃ線に沿った断面図である。

【図１２】従来のコンタクトホールの径と抵抗との関係
図である。

【符号の説明】

１０ 基板 １１ ｐ−Ｓｉ １２ ゲート絶縁膜 １３ ゲート配線 １４ 第１の層間絶縁膜 １５ ドレイン電極 １６ ソース電極 １７ 第２の層間絶縁膜 １８ 表示電極 ＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４，ＣＴ５，ＣＴ６ コ
ンタクトホール

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された第１導電膜と、前記
   第１導電膜上に形成された第１の層間絶縁膜と、前記第
   １の層間絶縁膜上に形成された第２の層間絶縁膜と、前
   記第２の層間絶縁膜上に形成された第２導電膜とを有
   し、前記第１の導電膜と前記第２導電膜が、前記第１の
   層間絶縁膜中に開口された第１のコンタクトホール及び
   前記第２の層間絶縁膜中に開口された第２のコンタクト
   ホールを介して電気的に接続されてなる半導体装置にお
   いて、 前記第１のコンタクトホールは、前記第２のコンタクト
   ホールよりも径が大きく、前記第２のコンタクトホール
   は前記第１のコンタクトホール内に埋め込まれた第２の
   層間絶縁膜中に開口され、前記第２導電膜は実質的に前
   記第２のコンタクトホールを介して前記第１導電膜に接
   続されていることを特徴とする半導体装置。
2. 【請求項２】 基板上に島状に形成され第１導電型不純
   物を含有するか、または、不純物を含有しないチャンネ
   ル領域と、該チャンネル領域の両側に第２導電型不純物
   を含有したソース及びドレイン領域とを含む多結晶半導
   体島層と、ゲート絶縁膜を挟んで前記チャンネル領域に
   対向配置されたゲート電極と、該ゲート電極を覆う第１
   の層間絶縁膜と、前記ドレイン領域上の前記ゲート絶縁
   膜中及び前記第１の層間絶縁膜中に開口された第１のコ
   ンタクトホ−ルと、前記ソース領域上の前記ゲート絶縁
   膜中及び前記第１の層間絶縁膜中に開口された第２のコ
   ンタクトホールと、前記第１の層間絶縁膜上に設けられ
   前記第１のコンタクトホールを介して、前記ドレイン領
   域に接続するドレイン電極と、前記ドレイン電極を覆う
   第２の層間絶縁膜と、前記ソース領域上の前記第２の層
   間絶縁膜中に開口され前記第２のコンタクトホールと連
   続する第３のコンタクトホールと、前記第２の層間絶縁
   膜上に形成され前記第２のコンタクトホールと前記第３
   のコンタクトホールを介して前記ソース領域に接続する
   液晶駆動用の表示電極と、を有する結晶表示装置におい
   て、 前記第２のコンタクトホールは、前記第３のコンタクト
   ホールよりも径が大きく、前記第３のコンタクトホール
   は前記第２のコンタクトホール内に埋め込まれた第２の
   層間絶縁膜中に開口され、前記表示電極は実質的に前記
   第３のコンタクトホールを介して前記ソース領域に接続
   されていることを特徴とする液晶表示装置。
3. 【請求項３】 基板上に形成された第１導電膜と、前記
   第１導電膜上に形成された第１の層間絶縁膜と、前記第
   １の層間絶縁膜上に形成され前記第１の層間絶縁膜中に
   開口された第１のコンタクトホールを介して前記第１導
   電膜に電気的に接続された第２導電膜と、前記第２導電
   膜上に形成された第２の層間絶縁膜と、前記第２の層間
   絶縁膜上に形成され前記第２の層間絶縁膜中に開口され
   た第２のコンタクトホールを介して前記第２導電膜に電
   気的に接続された第３導電膜とからなる半導体装置にお
   いて、 前記第１のコンタクトホールは、前記第２のコンタクト
   ホールよりも径が小さく、前記第２のコンタクトホール
   は前記第１のコンタクトホールの直上位置に形成されて
   いることを特徴とする半導体装置。
4. 【請求項４】 基板上に島状に形成され第１導電型不純
   物を含有するか、または、不純物を含有しないチャンネ
   ル領域と、該チャンネル領域の両側に第２導電型不純物
   を含有したソース及びドレイン領域とを含む多結晶半導
   体島層と、該多結晶半導体島層を覆うゲート絶縁膜と、
   該ゲート絶縁膜を挟んで前記チャンネル領域の上方に形
   成されたゲート電極と、該ゲート電極を覆う第１の層間
   絶縁膜と、前記ドレイン領域上の前記ゲート絶縁膜中及
   び前記第１の層間絶縁膜中に開口された第１のコンタク
   トホールと、前記ソース領域上の前記ゲート絶縁膜中及
   び前記第１の層間絶縁膜中に開口された第２のコンタク
   トホールと、前記第１の層間絶縁膜上に設けられ前記第
   １のコンタクトホールを介して、前記ドレイン領域に接
   続するドレイン電極と、前記第１の層間絶縁膜上に設け
   られ前記第２のコンタクトホールを介して前記ソース領
   域に接続するソース電極と、前記ソース電極及び前記ド
   レイン電極を覆う第２の層間絶縁膜と、前記ソース電極
   上の前記第２の層間絶縁膜中に開口された第３のコンタ
   クトホールと、前記第２の層間絶縁膜上に設けられ前記
   第３のコンタクトホールを介して前記ソース電極に接続
   する液晶駆動用の表示電極と、を有する液晶表示装置に
   おいて、 前記第２のコンタクトホールは、前記第３のコンタクト
   ホールよりも径が小さく、前記第３のコンタクトホール
   は前記第２のコンタクトホールの直上位置に形成されて
   いることを特徴とする液晶表示装置。