JP2003029297A - アクティブマトリクス基板及びその製造方法 - Google Patents
アクティブマトリクス基板及びその製造方法Info
- Publication number
- JP2003029297A JP2003029297A JP2001214129A JP2001214129A JP2003029297A JP 2003029297 A JP2003029297 A JP 2003029297A JP 2001214129 A JP2001214129 A JP 2001214129A JP 2001214129 A JP2001214129 A JP 2001214129A JP 2003029297 A JP2003029297 A JP 2003029297A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- wiring
- photosensitive
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 239000011159 matrix material Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 229920003986 novolac Polymers 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000010408 film Substances 0.000 claims description 171
- 230000001681 protective effect Effects 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 238000005728 strengthening Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 7
- 239000011149 active material Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 23
- 238000002161 passivation Methods 0.000 description 39
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000049 pigment Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000001054 red pigment Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001291 vacuum drying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】ＴＦＴを覆ってパッシベーション膜、カラーフ
ィルタ、オーバーコート層が形成され、ソース・ドレイ
ン電極と画素電極を接続するためにパッシベーション膜
にコンタクトスルーホールが形成される構成のアクティ
ブマトリクス基板では、コンタクトスルーホール形成の
ために開口されたオーバーコート層は、開口部が弓なり
形状となり、その上に形成されるコンタクトスルーホー
ル形成用のノボラック系感光性レジストの形状が、パッ
シベーション膜界面で垂直に切り立ち、エッチング後の
パッシベーション膜のコンタクトスルーホールの形状が
垂直になり、画素電極とドレイン電極の接続抵抗が安定
しない。 【解決手段】コンタクトスルーホール１９の開口の位置
をオーバーコート層１３の開口の位置から２μｍ以上離
すことにより、コンタクトスルーホール形成用のノボラ
ック系感光性レジストの開口部にテーパーが付くように
する。
ィルタ、オーバーコート層が形成され、ソース・ドレイ
ン電極と画素電極を接続するためにパッシベーション膜
にコンタクトスルーホールが形成される構成のアクティ
ブマトリクス基板では、コンタクトスルーホール形成の
ために開口されたオーバーコート層は、開口部が弓なり
形状となり、その上に形成されるコンタクトスルーホー
ル形成用のノボラック系感光性レジストの形状が、パッ
シベーション膜界面で垂直に切り立ち、エッチング後の
パッシベーション膜のコンタクトスルーホールの形状が
垂直になり、画素電極とドレイン電極の接続抵抗が安定
しない。 【解決手段】コンタクトスルーホール１９の開口の位置
をオーバーコート層１３の開口の位置から２μｍ以上離
すことにより、コンタクトスルーホール形成用のノボラ
ック系感光性レジストの開口部にテーパーが付くように
する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置の製
造方法に関し、特に液晶パネルの軽量化、薄型化に採用
されるプラスチック基板を用いた液晶表示装置の製造方
法に関する。
造方法に関し、特に液晶パネルの軽量化、薄型化に採用
されるプラスチック基板を用いた液晶表示装置の製造方
法に関する。
【０００２】
【従来の技術】ツイスト・ネマチック（ＴＮ）型の液晶
表示装置は、薄膜トランジスタ（ＴＦＴ）を搭載したＴ
ＦＴ基板とカラーフィルタを搭載したカラーフィルタ
（ＣＦ）基板とが液晶を挟んで形成される構成を採る。
また、ＴＦＴ基板の液晶と反対側の裏面からバックライ
トをＴＦＴ基板に向けて照射し、液晶を回転させること
により入射光の透過、遮断を行い、ＣＦ基板を透過する
光により色表示を行っている。この場合、図３（ａ）の
１画素の平面図に示されるように、ゲート配線２ｂ、ソ
ース配線６ｂ及び画素電極２０により覆われない領域に
バックライトが入射すると、正常に制御されていない液
晶に光が入射することとなり表示品質の低下を招く。こ
の光漏れを防ぐため、ＣＦ基板上に設けられたブラック
マトリクスで遮光する必要がある。しかし、ＣＦ基板と
ＴＦＴ基板との重ね合わせがある程度ずれることを見込
んでブラックマトリクスによる遮光領域は大きくする必
要がある。従って、液晶表示装置の開口率が小さくな
り、透過率の低い液晶表示装置になってしまうという問
題点を有した。
表示装置は、薄膜トランジスタ（ＴＦＴ）を搭載したＴ
ＦＴ基板とカラーフィルタを搭載したカラーフィルタ
（ＣＦ）基板とが液晶を挟んで形成される構成を採る。
また、ＴＦＴ基板の液晶と反対側の裏面からバックライ
トをＴＦＴ基板に向けて照射し、液晶を回転させること
により入射光の透過、遮断を行い、ＣＦ基板を透過する
光により色表示を行っている。この場合、図３（ａ）の
１画素の平面図に示されるように、ゲート配線２ｂ、ソ
ース配線６ｂ及び画素電極２０により覆われない領域に
バックライトが入射すると、正常に制御されていない液
晶に光が入射することとなり表示品質の低下を招く。こ
の光漏れを防ぐため、ＣＦ基板上に設けられたブラック
マトリクスで遮光する必要がある。しかし、ＣＦ基板と
ＴＦＴ基板との重ね合わせがある程度ずれることを見込
んでブラックマトリクスによる遮光領域は大きくする必
要がある。従って、液晶表示装置の開口率が小さくな
り、透過率の低い液晶表示装置になってしまうという問
題点を有した。
【０００３】上記問題を解決し、開口率を大きくする手
段として、ＴＦＴ基板の上にカラーフィルタを形成する
方法（ＣＦｏｎＴＦＴ構造）が、特願平１０−３５１６
３７号公報（以下、従来例）に開示されている。図８、
９は、従来例のチャネル保護型ＴＦＴをスイッチング素
子に用いたＣＦｏｎＴＦＴの製造工程を示した断面図で
ある。図８、９を用いてＣＦｏｎＴＦＴの構造を説明す
る。
段として、ＴＦＴ基板の上にカラーフィルタを形成する
方法（ＣＦｏｎＴＦＴ構造）が、特願平１０−３５１６
３７号公報（以下、従来例）に開示されている。図８、
９は、従来例のチャネル保護型ＴＦＴをスイッチング素
子に用いたＣＦｏｎＴＦＴの製造工程を示した断面図で
ある。図８、９を用いてＣＦｏｎＴＦＴの構造を説明す
る。
【０００４】まず、透明性絶縁基板５１上にチャネルエ
ッチ型ＴＦＴ６０ａを形成し、チャネルエッチ型ＴＦＴ
６０ａを含む基板全面をパッシベーション膜５８で覆
う。パッシベーション膜５８は例えばプラズマＣＶＤ法
による窒化シリコン膜で形成する（図８（ａ））。
ッチ型ＴＦＴ６０ａを形成し、チャネルエッチ型ＴＦＴ
６０ａを含む基板全面をパッシベーション膜５８で覆
う。パッシベーション膜５８は例えばプラズマＣＶＤ法
による窒化シリコン膜で形成する（図８（ａ））。
【０００５】次に、赤色顔料をアクリル系樹脂に分散さ
せたネガ型光硬化性カラーレジストを、スピンコート法
で透明性絶縁基板５１上に塗布する。膜厚は約１．２μ
ｍ程度になるようスピン回転数を調整する。次に、ホッ
トプレートで８０℃で２分間プリベークを行い、露光し
た後、ＴＭＡＨ（テトラメチルアンモニウムヒドロオキ
サイド）液で現像し、対応する部分に赤色カラーフィル
タ６３ａを形成する（図８（ｂ））。このとき、赤色カ
ラーフィルタ６３ａは、この後の工程で形成されるコン
タクトスルーホール上には形成しない。続いて、クリー
ンオーブンで２２０℃、６０分間の焼成を行い、赤色カ
ラーフィルタ６３ａを硬化させる。
せたネガ型光硬化性カラーレジストを、スピンコート法
で透明性絶縁基板５１上に塗布する。膜厚は約１．２μ
ｍ程度になるようスピン回転数を調整する。次に、ホッ
トプレートで８０℃で２分間プリベークを行い、露光し
た後、ＴＭＡＨ（テトラメチルアンモニウムヒドロオキ
サイド）液で現像し、対応する部分に赤色カラーフィル
タ６３ａを形成する（図８（ｂ））。このとき、赤色カ
ラーフィルタ６３ａは、この後の工程で形成されるコン
タクトスルーホール上には形成しない。続いて、クリー
ンオーブンで２２０℃、６０分間の焼成を行い、赤色カ
ラーフィルタ６３ａを硬化させる。
【０００６】次に、赤色カラーフィルタ６３ａ形成と同
様の方法で緑色カラーフィルタ６３ｂを形成し、オーブ
ンで２２０℃、６０分間の焼成を行うと緑色カラーフィ
ルタ６３ｂが得られる（図８（ｃ））。青色カラーフィ
ルタ６３ｃの形成も同様の方法で形成する。
様の方法で緑色カラーフィルタ６３ｂを形成し、オーブ
ンで２２０℃、６０分間の焼成を行うと緑色カラーフィ
ルタ６３ｂが得られる（図８（ｃ））。青色カラーフィ
ルタ６３ｃの形成も同様の方法で形成する。
【０００７】次に、カラーフィルタの形成後、ブラック
マトリクス６４を形成する。ブラックマトリクス６４は
アクリル樹脂にカーボンあるいは顔料を分散させた樹脂
ブラックマトリクスを用いる。例えば、粘度２０ｃｐ程
度の材料を用いてスピンコート法により透明性絶縁基板
５１上に約１．５μｍの膜厚に樹脂を塗布、現像して形
成するが、この後の工程で形成されるコンタクトスルー
ホール上には設けない。
マトリクス６４を形成する。ブラックマトリクス６４は
アクリル樹脂にカーボンあるいは顔料を分散させた樹脂
ブラックマトリクスを用いる。例えば、粘度２０ｃｐ程
度の材料を用いてスピンコート法により透明性絶縁基板
５１上に約１．５μｍの膜厚に樹脂を塗布、現像して形
成するが、この後の工程で形成されるコンタクトスルー
ホール上には設けない。
【０００８】次に、平坦化のためオーバーコート層６５
を塗布し、現像工程にてオーバーコート層６５に第２開
口６６を形成する。更にオーバーコート層１５の焼成を
２２０℃・６０分行い硬化させる。この時、オーバーコ
ート層の形状は、焼成時のメルトにより、大きな弧を描
いた弓なり形状となる（図９（ａ））。
を塗布し、現像工程にてオーバーコート層６５に第２開
口６６を形成する。更にオーバーコート層１５の焼成を
２２０℃・６０分行い硬化させる。この時、オーバーコ
ート層の形状は、焼成時のメルトにより、大きな弧を描
いた弓なり形状となる（図９（ａ））。
【０００９】続いて、ノボラック系感光性レジスト６７
を塗布し、パターニングしてコンタクトホール６８を形
成する。その後、ノボラック系感光性レジスト６７をマ
スクとしてパッシベーション膜５８のエッチングを行
い、パッシベーション膜５８にコンタクトスルーホール
６９を形成する（図９（ｂ））。
を塗布し、パターニングしてコンタクトホール６８を形
成する。その後、ノボラック系感光性レジスト６７をマ
スクとしてパッシベーション膜５８のエッチングを行
い、パッシベーション膜５８にコンタクトスルーホール
６９を形成する（図９（ｂ））。
【００１０】次に、オーバーコート層６５、コンタクト
スルーホール６９の形成後、それらの上にスパッタ法で
画素電極となる透明導電膜を成膜し、パターニングして
画素電極７０を形成する（図９（ｃ））。この時、膜厚
は厚いほど良好なカバレッジが得られ、ドレイン電極５
７との電気的な接続が安定するが、透明導電膜に用いる
ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜の加工
性を考慮すると約１００ｎｍの膜厚が適当である。
スルーホール６９の形成後、それらの上にスパッタ法で
画素電極となる透明導電膜を成膜し、パターニングして
画素電極７０を形成する（図９（ｃ））。この時、膜厚
は厚いほど良好なカバレッジが得られ、ドレイン電極５
７との電気的な接続が安定するが、透明導電膜に用いる
ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜の加工
性を考慮すると約１００ｎｍの膜厚が適当である。
【００１１】
【発明が解決しようとする課題】しかし、この従来例で
は、弓なり形状となったオーバーコート層の上に、ノボ
ラック系感光性レジストを塗布して、画素電極とドレイ
ン電極を接続するためのパッシベーション膜の開口を行
うが、ノボラック系感光性レジストのコンタクトホール
６８とオーバーコート層の第２開口６６とをレイアウト
上で目合わせ余裕の１μｍのマージンを持たせても、ノ
ボラック系感光性レジストのコンタクトホール６８が下
地のオーバーコート層の第２開口６６といずれかの辺で
重なって形成される。このため、ノボラック系感光性レ
ジスト６７のコンタクトホール６８部分の形状が、パッ
シベーション膜界面でオーバーコート層の第２開口６６
に沿って垂直に切り立ってしまい、エッチング後のパッ
シベーション膜のコンタクトスルーホール６９の形状が
垂直になり、画素電極とドレイン電極の接続抵抗が安定
しないという問題点を有していた。
は、弓なり形状となったオーバーコート層の上に、ノボ
ラック系感光性レジストを塗布して、画素電極とドレイ
ン電極を接続するためのパッシベーション膜の開口を行
うが、ノボラック系感光性レジストのコンタクトホール
６８とオーバーコート層の第２開口６６とをレイアウト
上で目合わせ余裕の１μｍのマージンを持たせても、ノ
ボラック系感光性レジストのコンタクトホール６８が下
地のオーバーコート層の第２開口６６といずれかの辺で
重なって形成される。このため、ノボラック系感光性レ
ジスト６７のコンタクトホール６８部分の形状が、パッ
シベーション膜界面でオーバーコート層の第２開口６６
に沿って垂直に切り立ってしまい、エッチング後のパッ
シベーション膜のコンタクトスルーホール６９の形状が
垂直になり、画素電極とドレイン電極の接続抵抗が安定
しないという問題点を有していた。
【００１２】本発明の目的は、液晶表示装置に用いられ
るＣＦｏｎＴＦＴ基板において、ソース・ドレイン電極
とそれに接続される画素電極との接続抵抗を安定して低
く製造することが可能となるアクティブマトリクス基板
の製造方法を提供することにある。
るＣＦｏｎＴＦＴ基板において、ソース・ドレイン電極
とそれに接続される画素電極との接続抵抗を安定して低
く製造することが可能となるアクティブマトリクス基板
の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、透明絶縁性基板上に薄膜トラ
ンジスタ及び配線を形成する工程と、前記透明絶縁性基
板上に前記薄膜トランジスタ及び前記配線を覆う保護膜
を堆積させる工程と、前記保護膜の上に前記保護膜を覆
い、かつ、前記配線の上方に位置する第１の開口部を有
する第１の感光膜を形成する工程と、前記第１の感光膜
の上に前記第１の感光膜を覆い、かつ、前記第１の開口
部の内側に第２の開口部を有する第２の感光膜を形成す
る工程と、前記第２の感光膜をマスクとして前記第２の
開口部に露出する前記保護膜をエッチング除去して前記
保護膜に第３の開口部を形成する工程と、前記第２の感
光膜を除去した後、前記第１の感光膜の上に前記第３の
開口部を覆う導電膜を堆積させ、前記導電膜をパターニ
ングして前記第３の開口部に露出する配線と接続する前
記導電膜からなる上層配線を形成する工程とを備えるア
クティブマトリクス基板の製造方法であって、前記第１
の開口部は前記第３の開口部を第２の感光膜の膜厚以上
のマージンでもって包含する形状に形成されることを特
徴とする。上記本発明のアクティブマトリクス基板の製
造方法は、以下のような適用形態を有している。
リクス基板の製造方法は、透明絶縁性基板上に薄膜トラ
ンジスタ及び配線を形成する工程と、前記透明絶縁性基
板上に前記薄膜トランジスタ及び前記配線を覆う保護膜
を堆積させる工程と、前記保護膜の上に前記保護膜を覆
い、かつ、前記配線の上方に位置する第１の開口部を有
する第１の感光膜を形成する工程と、前記第１の感光膜
の上に前記第１の感光膜を覆い、かつ、前記第１の開口
部の内側に第２の開口部を有する第２の感光膜を形成す
る工程と、前記第２の感光膜をマスクとして前記第２の
開口部に露出する前記保護膜をエッチング除去して前記
保護膜に第３の開口部を形成する工程と、前記第２の感
光膜を除去した後、前記第１の感光膜の上に前記第３の
開口部を覆う導電膜を堆積させ、前記導電膜をパターニ
ングして前記第３の開口部に露出する配線と接続する前
記導電膜からなる上層配線を形成する工程とを備えるア
クティブマトリクス基板の製造方法であって、前記第１
の開口部は前記第３の開口部を第２の感光膜の膜厚以上
のマージンでもって包含する形状に形成されることを特
徴とする。上記本発明のアクティブマトリクス基板の製
造方法は、以下のような適用形態を有している。
【００１４】まず、前記第２の感光膜の膜厚は、１．５
μｍ〜４．０μｍの範囲である。
μｍ〜４．０μｍの範囲である。
【００１５】次に、前記第１の感光膜を形成する工程に
おいて、前記第１の感光膜は、前記保護膜の上に第１の
感光膜を塗布し、露光、現像を行った後に１２０〜１６
０℃の温度範囲内で３〜１０分間のミッドベークを行
い、続いて２２０〜２３０℃の温度範囲内でポストベー
クを行うことにより形成される。
おいて、前記第１の感光膜は、前記保護膜の上に第１の
感光膜を塗布し、露光、現像を行った後に１２０〜１６
０℃の温度範囲内で３〜１０分間のミッドベークを行
い、続いて２２０〜２３０℃の温度範囲内でポストベー
クを行うことにより形成される。
【００１６】次に、前記第１の感光膜を形成する工程に
おいて、前記第１の感光膜は、以下のような方法で処理
される。
おいて、前記第１の感光膜は、以下のような方法で処理
される。
【００１７】すなわち、前記第１の感光膜を形成する工
程において、前記第１の感光膜は、前記保護膜の表面を
界面処理し、前記保護膜表面と前記第１の感光膜との密
着性を強化させる処理を行った後に形成される。
程において、前記第１の感光膜は、前記保護膜の表面を
界面処理し、前記保護膜表面と前記第１の感光膜との密
着性を強化させる処理を行った後に形成される。
【００１８】次に、前記第２の感光膜を形成する工程に
おいて、前記第２の感光膜は、以下のような方法で処理
される。
おいて、前記第２の感光膜は、以下のような方法で処理
される。
【００１９】まず第１に、前記第１の感光膜の形成され
た前記透明絶縁性基板の表面を界面処理し、前記第１の
開口部に露出する保護膜表面と前記第２の感光膜との密
着性を強化させる処理を行った後に、前記第１の感光膜
の上に前記第２の感光膜を覆うことにより形成される。
た前記透明絶縁性基板の表面を界面処理し、前記第１の
開口部に露出する保護膜表面と前記第２の感光膜との密
着性を強化させる処理を行った後に、前記第１の感光膜
の上に前記第２の感光膜を覆うことにより形成される。
【００２０】第２に、前記第１の感光膜の上にノボラッ
ク系の感光性レジストを塗布し、露光、現像を行った後
に２０〜１２０℃の温度範囲内で３〜１０分間の熱処理
を行い、前記第２の開口部の側面形状をテーパー状とす
ることにより形成される。
ク系の感光性レジストを塗布し、露光、現像を行った後
に２０〜１２０℃の温度範囲内で３〜１０分間の熱処理
を行い、前記第２の開口部の側面形状をテーパー状とす
ることにより形成される。
【００２１】第３に、前記第１の感光膜の上にノボラッ
ク系の感光性レジストを塗布した後、前記第２の開口部
形成予定領域の前記感光性レジストに対して露光量を変
えて露光し、その後現像して前記第２の開口部の側面形
状をテーパー状とすることにより形成される第４に、前
記第２の感光膜の前記第２の開口部にテーパー形状を形
成した後に、前記感光性レジストに対して減圧乾燥処理
を施し、前記感光性レジスト中に含まれる溶媒を蒸発さ
せ、前記感光性レジストの前記第２の開口部のテーパー
形状を維持させることにより形成される。
ク系の感光性レジストを塗布した後、前記第２の開口部
形成予定領域の前記感光性レジストに対して露光量を変
えて露光し、その後現像して前記第２の開口部の側面形
状をテーパー状とすることにより形成される第４に、前
記第２の感光膜の前記第２の開口部にテーパー形状を形
成した後に、前記感光性レジストに対して減圧乾燥処理
を施し、前記感光性レジスト中に含まれる溶媒を蒸発さ
せ、前記感光性レジストの前記第２の開口部のテーパー
形状を維持させることにより形成される。
【００２２】次に、前記保護膜を堆積させる工程と前記
第１の感光膜を形成する工程との間に、前記保護膜の上
にカラーフィルタ及びブラックマトリクスを形成する工
程が挿入される。
第１の感光膜を形成する工程との間に、前記保護膜の上
にカラーフィルタ及びブラックマトリクスを形成する工
程が挿入される。
【００２３】次に、前記配線は前記薄膜トランジスタを
構成するゲート電極及びソース電極を含み、前記ゲート
電極は前記配線を構成するゲート配線に接続され、前記
第３の開口部は前記ソース電極の上に形成され、前記上
層配線は前記第３の開口部を通して前記ソース電極に接
続される画素電極の他、前記画素電極と離間して所定の
間隔で並行して形成される電極部分を有する共通電極を
含み、前記共通電極は前記ゲート配線と電気的に接続さ
れる。
構成するゲート電極及びソース電極を含み、前記ゲート
電極は前記配線を構成するゲート配線に接続され、前記
第３の開口部は前記ソース電極の上に形成され、前記上
層配線は前記第３の開口部を通して前記ソース電極に接
続される画素電極の他、前記画素電極と離間して所定の
間隔で並行して形成される電極部分を有する共通電極を
含み、前記共通電極は前記ゲート配線と電気的に接続さ
れる。
【００２４】次に、本発明のアクティブマトリクス基板
は、透明絶縁性基板上に形成された薄膜トランジスタ及
び配線と、前記薄膜トランジスタ及び前記配線を覆い前
記透明絶縁性基板上に形成された保護膜と、前記保護膜
を覆い、かつ、前記配線の上方に位置する第１の開口部
を有すべく形成された第１の感光膜と、前記保護膜のう
ち前記第１の開口部の内側に形成された第３の開口部
と、前記第３の開口部に露出する配線と接続する上層配
線とを備えるアクティブマトリクス基板であって、前記
第１の開口部は前記第３の開口部を１．５μｍ以上のマ
ージンでもって包含する形状に形成されることを特徴と
する。
は、透明絶縁性基板上に形成された薄膜トランジスタ及
び配線と、前記薄膜トランジスタ及び前記配線を覆い前
記透明絶縁性基板上に形成された保護膜と、前記保護膜
を覆い、かつ、前記配線の上方に位置する第１の開口部
を有すべく形成された第１の感光膜と、前記保護膜のう
ち前記第１の開口部の内側に形成された第３の開口部
と、前記第３の開口部に露出する配線と接続する上層配
線とを備えるアクティブマトリクス基板であって、前記
第１の開口部は前記第３の開口部を１．５μｍ以上のマ
ージンでもって包含する形状に形成されることを特徴と
する。
【００２５】本発明のアクティブマトリクス基板の第１
の適用形態は、前記保護膜と前記第１の感光膜との間
に、色層を有する。
の適用形態は、前記保護膜と前記第１の感光膜との間
に、色層を有する。
【００２６】また、本発明のアクティブマトリクス基板
の第２の適用形態は、前記配線は前記薄膜トランジスタ
を構成するゲート電極、ゲート配線、共通配線、ソース
・ドレイン電極及び共通電極を含み、前記ゲート電極は
前記ゲート配線の一部を構成し、前記共通電極は前記ゲ
ート配線と同時に形成される前記共通配線に接続され、
前記第３の開口部は前記ソース・ドレイン電極の上に形
成され、前記上層配線は前記第３の開口部を通して前記
ソース・ドレイン電極に接続される画素電極の他、前記
画素電極と離間して所定の間隔で並行して形成される電
極部分を有する共通電極を含む。
の第２の適用形態は、前記配線は前記薄膜トランジスタ
を構成するゲート電極、ゲート配線、共通配線、ソース
・ドレイン電極及び共通電極を含み、前記ゲート電極は
前記ゲート配線の一部を構成し、前記共通電極は前記ゲ
ート配線と同時に形成される前記共通配線に接続され、
前記第３の開口部は前記ソース・ドレイン電極の上に形
成され、前記上層配線は前記第３の開口部を通して前記
ソース・ドレイン電極に接続される画素電極の他、前記
画素電極と離間して所定の間隔で並行して形成される電
極部分を有する共通電極を含む。
【００２７】
【発明の実施の形態】本発明の第１の特徴は、樹脂ブラ
ックマトリクス、カラーレジスト、オーバーコート膜を
用いてＴＦＴ基板上にカラーフィルターを形成するアク
ティブマトリクス基板において、コンタクトホールの形
成をオーバーコート層の形成後に行う工程で、ノボラッ
ク系感光性レジストの形状を弓なり形状に形成されたオ
ーバーコート層の影響を受けないようにテーパー形状に
制御することである。
ックマトリクス、カラーレジスト、オーバーコート膜を
用いてＴＦＴ基板上にカラーフィルターを形成するアク
ティブマトリクス基板において、コンタクトホールの形
成をオーバーコート層の形成後に行う工程で、ノボラッ
ク系感光性レジストの形状を弓なり形状に形成されたオ
ーバーコート層の影響を受けないようにテーパー形状に
制御することである。
【００２８】次に、本発明の第１の実施形態について図
１〜６を参照して説明する。図１は、本発明による液晶
表示装置の方法により形成されたＴＦＴ近傍の断面図で
あり、図２は液晶表示装置のアクティブマトリクス基板
の回路図であり、図３は、アクティブマトリクス基板の
１画素の平面図であり、（ａ）は平面図が複雑になるた
めにカラーフィルタ及びブラックマトリクスを除いて示
したものであり、（ｂ）は、カラーフィルタ及びブラッ
クマトリクスと画素電極及びコンタクトスルーホールの
位置関係を示すためにそれらのみを示す平面図である。
また、図４〜６は、本発明の第１の実施形態の液晶表示
装置の方法を、図３の切断線Ａ−Ａ’に沿ったＴＦＴ部
分の断面図として製造工程順に示すものである。
１〜６を参照して説明する。図１は、本発明による液晶
表示装置の方法により形成されたＴＦＴ近傍の断面図で
あり、図２は液晶表示装置のアクティブマトリクス基板
の回路図であり、図３は、アクティブマトリクス基板の
１画素の平面図であり、（ａ）は平面図が複雑になるた
めにカラーフィルタ及びブラックマトリクスを除いて示
したものであり、（ｂ）は、カラーフィルタ及びブラッ
クマトリクスと画素電極及びコンタクトスルーホールの
位置関係を示すためにそれらのみを示す平面図である。
また、図４〜６は、本発明の第１の実施形態の液晶表示
装置の方法を、図３の切断線Ａ−Ａ’に沿ったＴＦＴ部
分の断面図として製造工程順に示すものである。
【００２９】図２は本発明のＣＦｏｎＴＦＴ構造を含む
アクティブマトリクス基板の構成を示す回路図である。
アクティブマトリクス基板の構成を示す回路図である。
【００３０】図１について説明すると、透明性絶縁基板
１上にゲート電極２ａが設けられ、それらを覆うように
ゲート絶縁膜３が形成される。その上にゲート電極２ａ
と重畳するように半導体層４が設けられ、その半導体層
４の中央部上で隔てられたソース電極６ａ、ドレイン電
極７がオーミックコンタクト層５を介して半導体層４に
接続されている。それらソース電極６ａとドレイン電極
７の間のオーミックコンタクト層はエッチング除去さ
れ、ソース電極６ａ、ドレイン電極７と半導体層４の間
にのみオーミックコンタクト層５が設けられている。
１上にゲート電極２ａが設けられ、それらを覆うように
ゲート絶縁膜３が形成される。その上にゲート電極２ａ
と重畳するように半導体層４が設けられ、その半導体層
４の中央部上で隔てられたソース電極６ａ、ドレイン電
極７がオーミックコンタクト層５を介して半導体層４に
接続されている。それらソース電極６ａとドレイン電極
７の間のオーミックコンタクト層はエッチング除去さ
れ、ソース電極６ａ、ドレイン電極７と半導体層４の間
にのみオーミックコンタクト層５が設けられている。
【００３１】さらに、オーミックコンタクト層がエッチ
ング除去されたチャネル部を含めて、これらを覆うよう
にパッシベーション膜８が設けられ、ドレイン電極７と
画素電極２０を接続するためのコンタクトスルーホール
１９が形成されている。
ング除去されたチャネル部を含めて、これらを覆うよう
にパッシベーション膜８が設けられ、ドレイン電極７と
画素電極２０を接続するためのコンタクトスルーホール
１９が形成されている。
【００３２】このとき、コンタクトスルーホール１９を
テーパー形状に形成するためには、コンタクトスルーホ
ール１９の開口位置とオーバーコート層の開口１６の位
置が重要になる。図１に示すように、コンタクトスルー
ホール１９の位置がオーバーコート層１５の開口１６の
位置から２μｍ以上離れていないと、パターニングの
際、ノボラック系感光性レジスト１７がオーバーコート
層１５の端面形状の影響により、弓なり形状に形成され
る。このため、パッシベーション膜８界面のノボラック
系感光性レジスト１７の形状が垂直になってしまい、パ
ッシベーション膜８のコンタクトスルーホール１９の形
状をテーパーに制御することができない。
テーパー形状に形成するためには、コンタクトスルーホ
ール１９の開口位置とオーバーコート層の開口１６の位
置が重要になる。図１に示すように、コンタクトスルー
ホール１９の位置がオーバーコート層１５の開口１６の
位置から２μｍ以上離れていないと、パターニングの
際、ノボラック系感光性レジスト１７がオーバーコート
層１５の端面形状の影響により、弓なり形状に形成され
る。このため、パッシベーション膜８界面のノボラック
系感光性レジスト１７の形状が垂直になってしまい、パ
ッシベーション膜８のコンタクトスルーホール１９の形
状をテーパーに制御することができない。
【００３３】パッシベーション膜８上には、Ｒ、Ｇ、Ｂ
の各色層のカラーフィルタ１３がコンタクトスルーホー
ル１９上を除いた画素表示領域に対応した部分に設けら
れている。その上にブラックマトリクス１４がＴＦＴを
含むゲート配線上のパッシベーション膜８の上に形成さ
れ、コンタクトスルーホール１９を除く領域をオーバー
コート層１５が覆っている。
の各色層のカラーフィルタ１３がコンタクトスルーホー
ル１９上を除いた画素表示領域に対応した部分に設けら
れている。その上にブラックマトリクス１４がＴＦＴを
含むゲート配線上のパッシベーション膜８の上に形成さ
れ、コンタクトスルーホール１９を除く領域をオーバー
コート層１５が覆っている。
【００３４】図２は、アクティブマトリクス基板の構成
を示す回路図であり、ゲート端子２ｃからゲート配線２
ｂが導出され、マトリクス状に配置された画素のＴＦＴ
１０のゲート電極に接続される。一方、ドレイン端子７
ａからはドレイン配線６ｂが導出され、ＴＦＴ１０のド
レイン電極に信号を供給する。アクティブマトリクス基
板とそれに対向する対向基板との間には液晶４４が注入
され、各画素の画素電極は、対向基板に形成された共通
電極との間で液晶４４を誘電体とする画素容量４５を構
成する。
を示す回路図であり、ゲート端子２ｃからゲート配線２
ｂが導出され、マトリクス状に配置された画素のＴＦＴ
１０のゲート電極に接続される。一方、ドレイン端子７
ａからはドレイン配線６ｂが導出され、ＴＦＴ１０のド
レイン電極に信号を供給する。アクティブマトリクス基
板とそれに対向する対向基板との間には液晶４４が注入
され、各画素の画素電極は、対向基板に形成された共通
電極との間で液晶４４を誘電体とする画素容量４５を構
成する。
【００３５】図４〜６は本発明の第１の実施形態の製造
工程を示している。
工程を示している。
【００３６】図４（ａ）のように、透明性絶縁基板１上
にゲート電極２ａ、ゲート絶縁膜３、半導体層４、オー
ミックコンタクト層５、ソース電極６ａ及びドレイン電
極７、パッシベーション膜８がそれぞれ形成される。
にゲート電極２ａ、ゲート絶縁膜３、半導体層４、オー
ミックコンタクト層５、ソース電極６ａ及びドレイン電
極７、パッシベーション膜８がそれぞれ形成される。
【００３７】次に、図４（ｂ）のように、カラーレジス
トとして顔料を分散させたアルカリ現像液に溶解する光
硬化性アクリル樹脂を用い、このカラーレジストをスピ
ンコート法により、基板上に約１．２μｍの厚さに塗布
する。続いて、８０℃で２分プリベークをした後、露光
してアルカリ現像液（ＴＭＡＨ）でパターニングする。
この時、カラーレジストはコンタクトスルーホールが形
成される領域には形成されず、図のように第１開口１２
となる。
トとして顔料を分散させたアルカリ現像液に溶解する光
硬化性アクリル樹脂を用い、このカラーレジストをスピ
ンコート法により、基板上に約１．２μｍの厚さに塗布
する。続いて、８０℃で２分プリベークをした後、露光
してアルカリ現像液（ＴＭＡＨ）でパターニングする。
この時、カラーレジストはコンタクトスルーホールが形
成される領域には形成されず、図のように第１開口１２
となる。
【００３８】次に、２２０℃に予め加熱されたオーブン
に、カラーレジストがパターニングされた基板を入れ硬
化させる。これにより赤色カラーフィルタ１３aが形成
される。本提案では、赤色カラーフィルタ１３ａの形成
前にブラックマトリクスの形成を行わないため、赤色カ
ラーフィルタ１３ａの残渣が発生しない。これは、赤色
カラーフィルタ１３ａの形成前に、同じ成分のブラック
マトリクスのような有機膜が形成されている場合、赤色
カラーフィルタ１３ａと下地の有機膜との密着性が向上
するため赤色カラーフィルタ１３ａの残渣が発生しやす
くなる、という事実に基づく。
に、カラーレジストがパターニングされた基板を入れ硬
化させる。これにより赤色カラーフィルタ１３aが形成
される。本提案では、赤色カラーフィルタ１３ａの形成
前にブラックマトリクスの形成を行わないため、赤色カ
ラーフィルタ１３ａの残渣が発生しない。これは、赤色
カラーフィルタ１３ａの形成前に、同じ成分のブラック
マトリクスのような有機膜が形成されている場合、赤色
カラーフィルタ１３ａと下地の有機膜との密着性が向上
するため赤色カラーフィルタ１３ａの残渣が発生しやす
くなる、という事実に基づく。
【００３９】同様の方法で緑色カラーフィルタ１３ｂ
（図４（ｃ））、青色カラーフィルタ１３ｃ（図５
（ａ））を形成した後、トランジスタの遮光と周辺シー
ルド部の遮光の為にブラックマトリクス１４を形成する
（図５（ｂ））。ブラックマトリクス１４はアクリル樹
脂にカーボンあるいは顔料を分散させた樹脂ブラックマ
トリクスを用いる。本実施形態では、粘度２０ｃｐ程度
の材料を使いスピンコート法で基板上に約１．５μｍの
膜厚に形成し、コンタクトホール形成領域には設けな
い。
（図４（ｃ））、青色カラーフィルタ１３ｃ（図５
（ａ））を形成した後、トランジスタの遮光と周辺シー
ルド部の遮光の為にブラックマトリクス１４を形成する
（図５（ｂ））。ブラックマトリクス１４はアクリル樹
脂にカーボンあるいは顔料を分散させた樹脂ブラックマ
トリクスを用いる。本実施形態では、粘度２０ｃｐ程度
の材料を使いスピンコート法で基板上に約１．５μｍの
膜厚に形成し、コンタクトホール形成領域には設けな
い。
【００４０】次に、オーバーコート層１５を塗布し、現
像工程にてオーバーコート層１５のコンタクトホール形
成領域を開口して第２開口１６を形成する。続いて、ノ
ボラック系感光性レジスト１７を１．５〜４．０μｍの
膜厚に塗布、パターニング後、ノボラック系感光性レジ
スト１７をマスクとしてパッシベーション膜８のエッチ
ングを行う。このとき、ノボラック系感光性レジスト１
７に開口されるコンタクトスルーホール１９をテーパー
形状に形成するためには、コンタクトスルーホール１９
の開口位置とオーバーコート層１５の開口位置が重要に
なる。
像工程にてオーバーコート層１５のコンタクトホール形
成領域を開口して第２開口１６を形成する。続いて、ノ
ボラック系感光性レジスト１７を１．５〜４．０μｍの
膜厚に塗布、パターニング後、ノボラック系感光性レジ
スト１７をマスクとしてパッシベーション膜８のエッチ
ングを行う。このとき、ノボラック系感光性レジスト１
７に開口されるコンタクトスルーホール１９をテーパー
形状に形成するためには、コンタクトスルーホール１９
の開口位置とオーバーコート層１５の開口位置が重要に
なる。
【００４１】次に、主にコンタクトホール形成領域周辺
に剥き出しになっているパッシベーション膜８の表面処
理を行った後、オーバーコート層１５を塗布し、現像工
程にてオーバーコート層１５のコンタクトホール形成領
域を開口して第２開口１６を形成する。このパッシベー
ション膜８表面の界面処理はオーバーコート層１５との
密着性を向上させるために行われ、シラン系カップリン
グ材等が用いられる。
に剥き出しになっているパッシベーション膜８の表面処
理を行った後、オーバーコート層１５を塗布し、現像工
程にてオーバーコート層１５のコンタクトホール形成領
域を開口して第２開口１６を形成する。このパッシベー
ション膜８表面の界面処理はオーバーコート層１５との
密着性を向上させるために行われ、シラン系カップリン
グ材等が用いられる。
【００４２】図１に示すように、コンタクトスルーホー
ル１９の開口位置が、オーバーコート層１５に形成され
た第２開口１６からノボラック系感光性レジスト１７の
膜厚分Ｌ（ノボラック系感光性レジスト１７が１．５μ
ｍの膜厚で塗布される場合、実際には目合わせ余裕も含
めて、レイアウト上はコンタクトスルーホール１９と第
２開口１６とのマージンを２．０μｍに設計する）以上
離れていないと、パターニングの際、ノボラック系感光
性レジスト１７のコンタクトスルーホール１９がオーバ
ーコート層１５の第２開口１６の端面形状の影響によ
り、弓なり形状に形成される。このため、パッシベーシ
ョン膜８界面のノボラック系感光性レジスト１７の形状
が第２開口１６に沿って垂直になってしまい、パッシベ
ーション膜８のコンタクトスルーホール断面形状をテー
パー状にすることができない。
ル１９の開口位置が、オーバーコート層１５に形成され
た第２開口１６からノボラック系感光性レジスト１７の
膜厚分Ｌ（ノボラック系感光性レジスト１７が１．５μ
ｍの膜厚で塗布される場合、実際には目合わせ余裕も含
めて、レイアウト上はコンタクトスルーホール１９と第
２開口１６とのマージンを２．０μｍに設計する）以上
離れていないと、パターニングの際、ノボラック系感光
性レジスト１７のコンタクトスルーホール１９がオーバ
ーコート層１５の第２開口１６の端面形状の影響によ
り、弓なり形状に形成される。このため、パッシベーシ
ョン膜８界面のノボラック系感光性レジスト１７の形状
が第２開口１６に沿って垂直になってしまい、パッシベ
ーション膜８のコンタクトスルーホール断面形状をテー
パー状にすることができない。
【００４３】また、ノボラック系感光性レジスト１７を
現像後、溶媒を蒸発させるためのポストベークは１２０
℃以下で行う必要がある。これにより、パッシベーショ
ン膜８界面のノボラック系レジスト１７の形状がテーパ
ー状に形成できるので、エッチング後のコンタクトスル
ーホール１９の断面形状もテーパー状に形成され、画素
電極２０とドレイン電極７との間の接続抵抗が低く、良
好なアクティブマトリクス基板を得ることが出来る。
現像後、溶媒を蒸発させるためのポストベークは１２０
℃以下で行う必要がある。これにより、パッシベーショ
ン膜８界面のノボラック系レジスト１７の形状がテーパ
ー状に形成できるので、エッチング後のコンタクトスル
ーホール１９の断面形状もテーパー状に形成され、画素
電極２０とドレイン電極７との間の接続抵抗が低く、良
好なアクティブマトリクス基板を得ることが出来る。
【００４４】本発明は、樹脂ブラックマトリクスやカラ
ーレジストのない構造でも有効であり、ＴＦＴ基板上に
有機膜からなるオーバーコート層を形成する全ての構造
に適用できる。
ーレジストのない構造でも有効であり、ＴＦＴ基板上に
有機膜からなるオーバーコート層を形成する全ての構造
に適用できる。
【００４５】第１の実施形態における製造方法について
さらに詳細に説明する。図４〜６は本実施形態の製造フ
ローを図３（ａ）の切断線Ａ−Ａ’に沿った断面図とし
て示したものである。
さらに詳細に説明する。図４〜６は本実施形態の製造フ
ローを図３（ａ）の切断線Ａ−Ａ’に沿った断面図とし
て示したものである。
【００４６】まず、透明性絶縁性基板１上にチャネルエ
ッチ型ＴＦＴ１０ａを形成し、チャネルエッチ型ＴＦＴ
１０ａを含む基板全面をパッシベーション膜８で覆う。
パッシベーション膜８は例えばプラズマＣＶＤ法による
窒化シリコン膜で形成する（図４（ａ））。
ッチ型ＴＦＴ１０ａを形成し、チャネルエッチ型ＴＦＴ
１０ａを含む基板全面をパッシベーション膜８で覆う。
パッシベーション膜８は例えばプラズマＣＶＤ法による
窒化シリコン膜で形成する（図４（ａ））。
【００４７】次に、赤色顔料をアクリル系樹脂に分散さ
せたネガ型光硬化性カラーレジストを、スピンコート法
で基板上に塗布する。膜厚は約１．２μｍ程度になるよ
うスピン回転数を調整する。続いて、ホットプレートで
８０℃、２分間のプリベークを行い、露光した後、ＴＭ
ＡＨ（テトラメチルアンモニウムヒドロオキサイド）液
で現像し、対応する部分に赤色カラーフィルタ１３ａを
形成する。コンタクトスルーホール形成予定領域には赤
色カラーフィルタ１３ａを設けないので、その領域は第
１開口１２となる。さらに、クリーンオーブンで２２０
℃、６０分間の焼成を行い、赤色カラーフィルタ１３ａ
を硬化させる（図４（ｂ））。
せたネガ型光硬化性カラーレジストを、スピンコート法
で基板上に塗布する。膜厚は約１．２μｍ程度になるよ
うスピン回転数を調整する。続いて、ホットプレートで
８０℃、２分間のプリベークを行い、露光した後、ＴＭ
ＡＨ（テトラメチルアンモニウムヒドロオキサイド）液
で現像し、対応する部分に赤色カラーフィルタ１３ａを
形成する。コンタクトスルーホール形成予定領域には赤
色カラーフィルタ１３ａを設けないので、その領域は第
１開口１２となる。さらに、クリーンオーブンで２２０
℃、６０分間の焼成を行い、赤色カラーフィルタ１３ａ
を硬化させる（図４（ｂ））。
【００４８】次に、赤色カラーフィルタ１３ａ形成と同
様の方法で緑色カラーフィルタ１３ｂを形成し、オーブ
ンで２２０℃、６０分間の焼成を行うと緑色カラーフィ
ルタ１３ｂが得られる（図４（ｃ））。
様の方法で緑色カラーフィルタ１３ｂを形成し、オーブ
ンで２２０℃、６０分間の焼成を行うと緑色カラーフィ
ルタ１３ｂが得られる（図４（ｃ））。
【００４９】次に、青色カラーフィルタ１３ｃの形成も
同様の方法で形成する（図５（ａ））。
同様の方法で形成する（図５（ａ））。
【００５０】次に、カラーフィルタの形成後、ブラック
マトリクス１４を形成する。ブラックマトリクス１４は
アクリル樹脂にカーボンあるいは顔料を分散させた樹脂
ブラックマトリクスを用いる。本実施形態では、粘度２
０ｃｐ程度の材料を使いスピンコート法で基板上に約
１．５μｍの膜厚に形成し、コンタクトホール形成予定
領域には設けない（図５（ｂ））。
マトリクス１４を形成する。ブラックマトリクス１４は
アクリル樹脂にカーボンあるいは顔料を分散させた樹脂
ブラックマトリクスを用いる。本実施形態では、粘度２
０ｃｐ程度の材料を使いスピンコート法で基板上に約
１．５μｍの膜厚に形成し、コンタクトホール形成予定
領域には設けない（図５（ｂ））。
【００５１】次に、オーバーコート層１５を塗布し、現
像工程にてオーバーコート層１５のコンタクトスルーホ
ール形成予定領域の開口を行い、第２開口１６を形成す
る。更にオーバーコート層１５の焼成を２２０℃、６０
分間行いオーバーコート層１５を硬化させる。この時、
現像工程での現像マージンが狭いため、現像液のＰＨの
変動により、オーバーコート層１５がサイドエッチング
されてパッシベーション膜８近傍で垂直に近い開口形状
となる場合があるため、焼成前に１２０℃〜１６０℃の
温度で３分以上のミッドベークを行うと、サイドエッチ
ング後の開口形状がテーパーの付いた開口形状となる
（図５（ｃ））。
像工程にてオーバーコート層１５のコンタクトスルーホ
ール形成予定領域の開口を行い、第２開口１６を形成す
る。更にオーバーコート層１５の焼成を２２０℃、６０
分間行いオーバーコート層１５を硬化させる。この時、
現像工程での現像マージンが狭いため、現像液のＰＨの
変動により、オーバーコート層１５がサイドエッチング
されてパッシベーション膜８近傍で垂直に近い開口形状
となる場合があるため、焼成前に１２０℃〜１６０℃の
温度で３分以上のミッドベークを行うと、サイドエッチ
ング後の開口形状がテーパーの付いた開口形状となる
（図５（ｃ））。
【００５２】続いて、ノボラック系感光性レジスト１７
を１．５〜４．０μｍの厚さに塗布し、パターニングし
て、ノボラック系感光性レジスト１７にコンタクトホー
ル１８を形成する。このとき、ノボラック系感光性レジ
スト１７が１．５μｍの膜厚で塗布される場合、実際に
は目合わせ余裕も含めて、レイアウト上はコンタクトス
ルーホール１９と第２開口１６とのマージンを２．０μ
ｍに設計される。従って、コンタクトスルーホール１９
と第２開口１６とが設計通り形成されたとすると、２．
０μｍの間隔Ｌをもって形成されることとなる。
を１．５〜４．０μｍの厚さに塗布し、パターニングし
て、ノボラック系感光性レジスト１７にコンタクトホー
ル１８を形成する。このとき、ノボラック系感光性レジ
スト１７が１．５μｍの膜厚で塗布される場合、実際に
は目合わせ余裕も含めて、レイアウト上はコンタクトス
ルーホール１９と第２開口１６とのマージンを２．０μ
ｍに設計される。従って、コンタクトスルーホール１９
と第２開口１６とが設計通り形成されたとすると、２．
０μｍの間隔Ｌをもって形成されることとなる。
【００５３】その後、ノボラック系感光性レジスト１７
をマスクとしてパッシベーション膜８のエッチングを行
う（図６（ａ））。この時、ノボラック系感光性レジス
ト１７を現像後、ノボラック系感光性レジスト中の溶媒
を蒸発させるためのポストベークは１２０℃以下で行う
必要がある。１２０℃以上の温度でポストベークを行う
とノボラック系感光性レジストがメルトし始め、下地の
弓なり形状のオーバーコート層に沿った形状になってし
まう。従って、パッシベーション膜８界面のノボラック
系レジスト１７のコンタクトホール１８形状が垂直に切
り立ってしまうため、パッシベーション膜８に開口され
るコンタクトスルーホール１９の形状が垂直に形成され
る。コンタクトスルーホール１９がこのような形状に形
成されると、続く工程で形成される画素電極のコンタク
トスルーホール１９におけるカバリッジが悪化し、ドレ
イン電極７とのコンタクト抵抗が大きくなってしまう。
をマスクとしてパッシベーション膜８のエッチングを行
う（図６（ａ））。この時、ノボラック系感光性レジス
ト１７を現像後、ノボラック系感光性レジスト中の溶媒
を蒸発させるためのポストベークは１２０℃以下で行う
必要がある。１２０℃以上の温度でポストベークを行う
とノボラック系感光性レジストがメルトし始め、下地の
弓なり形状のオーバーコート層に沿った形状になってし
まう。従って、パッシベーション膜８界面のノボラック
系レジスト１７のコンタクトホール１８形状が垂直に切
り立ってしまうため、パッシベーション膜８に開口され
るコンタクトスルーホール１９の形状が垂直に形成され
る。コンタクトスルーホール１９がこのような形状に形
成されると、続く工程で形成される画素電極のコンタク
トスルーホール１９におけるカバリッジが悪化し、ドレ
イン電極７とのコンタクト抵抗が大きくなってしまう。
【００５４】次に、オーバーコート層１５、コンタクト
スルーホール１９の形成後、それらの上にスパッタ法で
画素電極となる透明導電膜を成膜する。この時、膜厚は
厚いほど良好なカバレッジが得られ、ドレイン電極７と
の電気的な接続が安定するが、透明導電膜に用いるＩＴ
Ｏ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜の加工性を
考慮すると約１００ｎｍの膜厚が適当である。ＩＴＯ膜
をパターニングすることにより画素電極２０が形成され
る（図６（ｂ））。
スルーホール１９の形成後、それらの上にスパッタ法で
画素電極となる透明導電膜を成膜する。この時、膜厚は
厚いほど良好なカバレッジが得られ、ドレイン電極７と
の電気的な接続が安定するが、透明導電膜に用いるＩＴ
Ｏ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜の加工性を
考慮すると約１００ｎｍの膜厚が適当である。ＩＴＯ膜
をパターニングすることにより画素電極２０が形成され
る（図６（ｂ））。
【００５５】以上、説明した製造方法により、開口率の
向上した明るい液晶表示装置を、従来の液晶表示装置よ
り、信頼性よく製造することができる。
向上した明るい液晶表示装置を、従来の液晶表示装置よ
り、信頼性よく製造することができる。
【００５６】上記第１の実施形態を用いた第１の効果
は、画素電極２０とドレイン電極７の電気的接続を信頼
性よく得ることができ、製品の製造歩留、信頼性を格段
に向上することが可能である。これは、弓なり形状に形
成されたオーバーコート層１５の影響を受けないようパ
ッシベーション膜８にコンタクトスルーホール１９を形
成する際のエッチングにおいて、ノボラック系レジスト
１７に開口された第２開口１８の形状を制御することに
より可能になる。これにより、高品質の液晶表示装置を
製造することが可能になる。
は、画素電極２０とドレイン電極７の電気的接続を信頼
性よく得ることができ、製品の製造歩留、信頼性を格段
に向上することが可能である。これは、弓なり形状に形
成されたオーバーコート層１５の影響を受けないようパ
ッシベーション膜８にコンタクトスルーホール１９を形
成する際のエッチングにおいて、ノボラック系レジスト
１７に開口された第２開口１８の形状を制御することに
より可能になる。これにより、高品質の液晶表示装置を
製造することが可能になる。
【００５７】次に、本発明の第２の実施形態について、
図６（ａ）を参照して説明する。
図６（ａ）を参照して説明する。
【００５８】本実施形態は、第１の実施形態の図６
（ａ）の工程において、ノボラック系感光性レジストを
現像した後のポストベークを省くことによっても、パッ
シベーション膜８界面のノボラック系感光性レジスト１
７に開口された第２開口１８の形状をテーパー状に形成
することができる。このとき、レジスト中に残存する溶
媒を蒸発させるため、減圧乾燥処理を行ってもよい。以
上、説明した製造方法により、第２の実施形態のアクテ
ィブマトリクス基板を製造することができる。
（ａ）の工程において、ノボラック系感光性レジストを
現像した後のポストベークを省くことによっても、パッ
シベーション膜８界面のノボラック系感光性レジスト１
７に開口された第２開口１８の形状をテーパー状に形成
することができる。このとき、レジスト中に残存する溶
媒を蒸発させるため、減圧乾燥処理を行ってもよい。以
上、説明した製造方法により、第２の実施形態のアクテ
ィブマトリクス基板を製造することができる。
【００５９】次に、本発明の第３の実施形態について、
図６（ａ）を参照して説明する。
図６（ａ）を参照して説明する。
【００６０】本実施形態は、第１の実施形態の図６
（ａ）の工程において、ノボラック系感光性レジスト１
７を塗布する前に、パッシベーション膜８との密着性を
向上させるための界面処理を行い、ノボラック系感光性
レジスト１７の現像時のパッシベーション膜８界面のノ
ボラック系感光性レジストの現像レートを遅くし、ノボ
ラック系感光性レジスト１７に開口された第２開口１８
の形状をテーパー状に制御する。密着性向上のための界
面処理剤としては、シラン系カップリング剤などがよ
い。
（ａ）の工程において、ノボラック系感光性レジスト１
７を塗布する前に、パッシベーション膜８との密着性を
向上させるための界面処理を行い、ノボラック系感光性
レジスト１７の現像時のパッシベーション膜８界面のノ
ボラック系感光性レジストの現像レートを遅くし、ノボ
ラック系感光性レジスト１７に開口された第２開口１８
の形状をテーパー状に制御する。密着性向上のための界
面処理剤としては、シラン系カップリング剤などがよ
い。
【００６１】次に、本発明の第４の実施形態について、
図６（ａ）を参照して説明する。
図６（ａ）を参照して説明する。
【００６２】本実施形態は、第１の実施例の図６（ａ）
の工程において、ノボラック系感光性レジスト１７を塗
布し、露光する際、ハーフトーンマスクもしくはグレー
トーンマスクを用いて、コンタクトスルーホール部周辺
のノボラック系感光性レジストを徐々に感光させ、すな
わち、第２開口１８の中心に向かうに従って露光度が増
すように露光を行い、ノボラック系感光性レジストに開
口された第２開口１８にテーパーをつける。これによ
り、パッシベーション膜８をエッチングする際、ノボラ
ック系感光性レジスト１７の第２開口１８のテーパー部
分に沿って、サイドエッチが入るため、テーパー状のコ
ンタクトスルーホール１９が形成できる。
の工程において、ノボラック系感光性レジスト１７を塗
布し、露光する際、ハーフトーンマスクもしくはグレー
トーンマスクを用いて、コンタクトスルーホール部周辺
のノボラック系感光性レジストを徐々に感光させ、すな
わち、第２開口１８の中心に向かうに従って露光度が増
すように露光を行い、ノボラック系感光性レジストに開
口された第２開口１８にテーパーをつける。これによ
り、パッシベーション膜８をエッチングする際、ノボラ
ック系感光性レジスト１７の第２開口１８のテーパー部
分に沿って、サイドエッチが入るため、テーパー状のコ
ンタクトスルーホール１９が形成できる。
【００６３】次に、本発明の第５の実施形態について、
図７を参照して説明する。図７（ａ）は第５の実施形態
の液晶表示装置のＴＦＴ基板側の平面図であるが説明の
簡略化のために、カラーフィルタ、ブラックマトリクス
は図３と同じであるので省略している。１画素分を示し
ている。また、図７（ｂ）は、図７（ａ）の切断線Ｂ−
Ｂ’に沿った断面図である。本実施形態は、本発明の第
１から第４の実施形態を横電界型のＴＦＴに適用した例
である。本実施形態の構造は、本発明の第１の実施形態
と同様にパッシベーション膜、カラーフィルタ、ブラッ
クマトリクス、コンタクトスルーホール、オーバーコー
ト層まで形成した後、オーバーコート層の上に櫛歯電極
と共通電極を形成する構成を採る。従って、本実施形態
の製造方法は、本発明の第１の実施形態の図５（ｃ）ま
では全く同じ製造工程で進められる。また、図７（ａ）
に示すように、透明性絶縁基板１上には共通電極２２が
ゲート配線２ｂと同時に形成される。
図７を参照して説明する。図７（ａ）は第５の実施形態
の液晶表示装置のＴＦＴ基板側の平面図であるが説明の
簡略化のために、カラーフィルタ、ブラックマトリクス
は図３と同じであるので省略している。１画素分を示し
ている。また、図７（ｂ）は、図７（ａ）の切断線Ｂ−
Ｂ’に沿った断面図である。本実施形態は、本発明の第
１から第４の実施形態を横電界型のＴＦＴに適用した例
である。本実施形態の構造は、本発明の第１の実施形態
と同様にパッシベーション膜、カラーフィルタ、ブラッ
クマトリクス、コンタクトスルーホール、オーバーコー
ト層まで形成した後、オーバーコート層の上に櫛歯電極
と共通電極を形成する構成を採る。従って、本実施形態
の製造方法は、本発明の第１の実施形態の図５（ｃ）ま
では全く同じ製造工程で進められる。また、図７（ａ）
に示すように、透明性絶縁基板１上には共通電極２２が
ゲート配線２ｂと同時に形成される。
【００６４】図５（ｃ）のように、ドレイン電極７上方
のオーバーコート層１５に第２開口１６を形成するが、
本実施形態ではさらに、図７（ａ）に示すように、共通
電極２２の上方にも共通電極用開口４６を形成する。
のオーバーコート層１５に第２開口１６を形成するが、
本実施形態ではさらに、図７（ａ）に示すように、共通
電極２２の上方にも共通電極用開口４６を形成する。
【００６５】続いて、第１の実施形態と同様にして、ノ
ボラック系感光性レジストをマスクとしてパッシベーシ
ョン膜８のエッチングを行って、ドレイン電極７の上に
コンタクトスルーホール１９を形成するが、同時に、共
通電極用の開口部のパッシベーション膜８もエッチング
してコンタクトスルーホール４９を形成する。その後、
オーバーコート層１５の上にスパッタ法でＣｒを成膜
し、パターニングして櫛歯状の画素電極４０と上部共通
電極４２を形成する（図７（ａ）、（ｂ））。
ボラック系感光性レジストをマスクとしてパッシベーシ
ョン膜８のエッチングを行って、ドレイン電極７の上に
コンタクトスルーホール１９を形成するが、同時に、共
通電極用の開口部のパッシベーション膜８もエッチング
してコンタクトスルーホール４９を形成する。その後、
オーバーコート層１５の上にスパッタ法でＣｒを成膜
し、パターニングして櫛歯状の画素電極４０と上部共通
電極４２を形成する（図７（ａ）、（ｂ））。
【００６６】本実施形態においては、画素電極４０とド
レイン電極７との間の電気的接続のみならず、上部共通
電極４２と共通電極２２との間の電気的接続をも信頼性
よく得ることができ、製品の製造歩留、信頼性を格段に
向上することが可能である。これは、弓なり形状に形成
されたオーバーコート層１５の影響を受けないようパッ
シベーション膜８にコンタクトスルーホール１９、４９
を形成する際のエッチングにおいて、ノボラック系レジ
ストに開口されたコンタクトホール１８（本実施形態の
場合、共通電極用の開口部にもコンタクトホール１８が
形成される）の形状を制御することにより可能になる。
これにより、高品質の横電界型の液晶表示装置を製造す
ることが可能になる。
レイン電極７との間の電気的接続のみならず、上部共通
電極４２と共通電極２２との間の電気的接続をも信頼性
よく得ることができ、製品の製造歩留、信頼性を格段に
向上することが可能である。これは、弓なり形状に形成
されたオーバーコート層１５の影響を受けないようパッ
シベーション膜８にコンタクトスルーホール１９、４９
を形成する際のエッチングにおいて、ノボラック系レジ
ストに開口されたコンタクトホール１８（本実施形態の
場合、共通電極用の開口部にもコンタクトホール１８が
形成される）の形状を制御することにより可能になる。
これにより、高品質の横電界型の液晶表示装置を製造す
ることが可能になる。
【００６７】
【発明の効果】以上に説明したように、本発明のアクテ
ィブマトリクス基板の製造方法では、ＴＦＴを覆うよう
にパッシベーション膜が設けられ、その上にカラーフィ
ルタ及びそれを覆うオーバーコート層を形成した上でソ
ース・ドレイン電極と画素電極を接続するためにパッシ
ベーション膜にコンタクトスルーホールが形成される。
このとき、ソース・ドレイン電極と画素電極とを接続抵
抗の小さい安定した接続とするために、コンタクトスル
ーホールをテーパー形状に形成する。そのために、コン
タクトスルーホールの開口の位置をオーバーコート層の
開口の位置から２μｍ以上離すことにより、コンタクト
スルーホール形成用のノボラック系感光性レジストの開
口部にテーパーが付くようにする。これにより、パッシ
ベーション膜のコンタクトスルーホールの側面がテーパ
ー状に形成され、コンタクトスルーホールを覆う画素電
極がソース・ドレイン電極とカバレッジ良く接続され、
両電極間を低抵抗で安定性良く接続することが可能とな
る。
ィブマトリクス基板の製造方法では、ＴＦＴを覆うよう
にパッシベーション膜が設けられ、その上にカラーフィ
ルタ及びそれを覆うオーバーコート層を形成した上でソ
ース・ドレイン電極と画素電極を接続するためにパッシ
ベーション膜にコンタクトスルーホールが形成される。
このとき、ソース・ドレイン電極と画素電極とを接続抵
抗の小さい安定した接続とするために、コンタクトスル
ーホールをテーパー形状に形成する。そのために、コン
タクトスルーホールの開口の位置をオーバーコート層の
開口の位置から２μｍ以上離すことにより、コンタクト
スルーホール形成用のノボラック系感光性レジストの開
口部にテーパーが付くようにする。これにより、パッシ
ベーション膜のコンタクトスルーホールの側面がテーパ
ー状に形成され、コンタクトスルーホールを覆う画素電
極がソース・ドレイン電極とカバレッジ良く接続され、
両電極間を低抵抗で安定性良く接続することが可能とな
る。
【図１】本発明の第１〜４の実施形態によるアクティブ
マトリクス基板のＴＦＴ近傍の断面図である。
マトリクス基板のＴＦＴ近傍の断面図である。
【図２】アクティブマトリクス基板の回路図である。
【図３】本発明のアクティブマトリクス基板の製造方法
に用いられるアクティブマトリクス基板の１画素分の平
面図である。
に用いられるアクティブマトリクス基板の１画素分の平
面図である。
【図４】本発明の第１〜４の実施形態を示すアクティブ
マトリクス基板の製造方法を製造工程順に示す断面図で
ある。
マトリクス基板の製造方法を製造工程順に示す断面図で
ある。
【図５】図４に続く製造工程を示す断面図である。
【図６】図５に続く製造工程を示す断面図である。
【図７】本発明の第５の実施形態によるアクティブマト
リクス基板の１画素分の平面図及び断面図である。
リクス基板の１画素分の平面図及び断面図である。
【図８】従来のアクティブマトリクス基板の製造方法を
製造工程順に示す断面図である。
製造工程順に示す断面図である。
【図９】図８に続く製造工程を示す断面図である。
１、５１ 透明性絶縁基板
２ａ、５２ａ ゲート電極が
３、５３ ゲート絶縁膜
４、５４ 半導体層
５、５５ オーミックコンタクト層
６ａ、５６ａ ソース電極
７、５７ ドレイン電極
８、５８ パッシベーション膜
１３ａ、６３ａ 赤色カラーフィルタ
１３ｂ、６３ｂ 緑色カラーフィルタ
１３ｃ、６３ｃ 青色カラーフィルタ
１４、６４ ブラックマトリクス
１５、６５ オーバーコート層
１６、６６ （オーバーコート層の）第２開口
１７、６７ ノボラック系感光性レジスト
１８、６８ （ノボラック系感光性レジストの）コン
タクトホール １９、４９、６９ コンタクトスルーホール ２０、４０、７０ 画素電極 ２２ 共通電極 ４４ 液晶 ４５ 画素容量
タクトホール １９、４９、６９ コンタクトスルーホール ２０、４０、７０ 画素電極 ２２ 共通電極 ４４ 液晶 ４５ 画素容量
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｄ
29/786
(72)発明者 石野 隆行
鹿児島県出水市大野原町2080 鹿児島日本
電気株式会社内
Ｆターム(参考） 2H090 HA04 HA08 HC05 HC08 LA04
LA15
2H092 GA29 HA28 JA24 JA46 JB57
KB24 MA07 MA08 MA13 MA17
NA25 NA28 PA08 PA09
5C094 AA21 BA03 BA43 CA19 CA24
DA14 DA15 DB04 EA04 EA07
ED15
5F110 AA26 BB01 CC07 DD01 HL04
HL07 NN03 NN24 NN27 NN35
NN49 NN73 QQ02
Claims (13)
- 【請求項１】 透明絶縁性基板上に薄膜トランジスタ及
び配線を形成する工程と、前記透明絶縁性基板上に前記
薄膜トランジスタ及び前記配線を覆う保護膜を堆積させ
る工程と、前記保護膜の上に前記保護膜を覆い、かつ、
前記配線の上方に位置する第１の開口部を有する第１の
感光膜を形成する工程と、前記第１の感光膜の上に前記
第１の感光膜を覆い、かつ、前記第１の開口部の内側に
第２の開口部を有する第２の感光膜を形成する工程と、
前記第２の感光膜をマスクとして前記第２の開口部に露
出する前記保護膜をエッチング除去して前記保護膜に第
３の開口部を形成する工程と、前記第２の感光膜を除去
した後、前記第１の感光膜の上に前記第３の開口部を覆
う導電膜を堆積させ、前記導電膜をパターニングして前
記第３の開口部に露出する配線と接続する前記導電膜か
らなる上層配線を形成する工程とを備えるアクティブマ
トリクス基板の製造方法であって、前記第１の開口部は
前記第３の開口部を前記第２の感光膜の膜厚以上のマー
ジンでもって包含する形状に形成されることを特徴とす
るアクティブマトリクス基板の製造方法。 - 【請求項２】 前記第２の感光膜の膜厚は、１．５μｍ
〜４．０μｍの範囲である請求項１記載のアクティブマ
トリクス基板の製造方法。 - 【請求項３】 前記第１の感光膜を形成する工程におい
て、前記第１の感光膜は、前記保護膜の上に第１の感光
膜を塗布し、露光、現像を行った後に１２０〜１６０℃
の温度範囲内で３〜１０分間のミッドベークを行い、続
いて２２０〜２３０℃の温度範囲内でポストベークを行
うことにより形成される請求項１又は２記載のアクティ
ブマトリクス基板の製造方法。 - 【請求項４】 前記第１の感光膜を形成する工程におい
て、前記第１の感光膜は、前記保護膜の表面を界面処理
し、前記保護膜表面と前記第１の感光膜との密着性を強
化させる処理を行った後に形成される請求項１、２又は
３記載のアクティブマトリクス基板の製造方法。 - 【請求項５】 前記第２の感光膜を形成する工程におい
て、前記第２の感光膜は、前記第１の感光膜の形成され
た前記透明絶縁性基板の表面を界面処理し、前記第１の
開口部に露出する保護膜表面と前記第２の感光膜との密
着性を強化させる処理を行った後に、前記第１の感光膜
の上に形成される請求項１乃至４のいずれかに記載のア
クティブマトリクス基板の製造方法。 - 【請求項６】 前記第２の感光膜を形成する工程におい
て、前記第２の感光膜は、前記第１の感光膜の上にノボ
ラック系の感光性レジストを塗布し、露光、現像を行っ
た後に２０〜１２０℃の温度範囲内で３〜１０分間の熱
処理を行い、前記第２の開口部の側面形状をテーパー状
とすることにより形成される請求項１乃至５のいずれか
に記載のアクティブマトリクス基板の製造方法。 - 【請求項７】 前記第２の感光膜を形成する工程におい
て、前記第２の感光膜は、前記第１の感光膜の上にノボ
ラック系の感光性レジストを塗布した後、前記第２の開
口部形成予定領域の前記感光性レジストに対して露光量
を変えて露光し、その後現像して前記第２の開口部の側
面形状をテーパー状とすることにより形成される請求項
１乃至５のいずれかに記載のアクティブマトリクス基板
の製造方法。 - 【請求項８】 前記第２の感光膜を形成する工程におい
て、前記第２の感光膜は、前記第２の感光膜の前記第２
の開口部にテーパー形状を形成した後に、前記感光性レ
ジストに対して減圧乾燥処理を施し、前記感光性レジス
ト中に含まれる溶媒を蒸発させ、前記感光性レジストの
前記第２の開口部のテーパー形状を維持させることによ
り形成される請求項６又は７記載のアクティブマトリク
ス基板の製造方法。 - 【請求項９】 前記保護膜を堆積させる工程と前記第１
の感光膜を形成する工程との間に、前記保護膜の上にカ
ラーフィルタ及びブラックマトリクスを形成する工程が
挿入される請求項１乃至８のいずれかに記載のアクティ
ブマトリクス基板の製造方法。 - 【請求項１０】 前記配線は前記薄膜トランジスタを構
成するゲート電極、ゲート配線、共通配線、ソース・ド
レイン電極及び共通電極を含み、前記ゲート電極は前記
ゲート配線の一部を構成し、前記共通電極は前記ゲート
配線と同時に形成される前記共通配線に接続され、前記
第３の開口部は前記ソース・ドレイン電極の上に形成さ
れ、前記上層配線は前記第３の開口部を通して前記ソー
ス・ドレイン電極に接続される画素電極の他、前記画素
電極と離間して所定の間隔で並行して形成される電極部
分を有する共通電極を含む請求項１乃至９のいずれかに
記載のアクティブマトリクス基板の製造方法。 - 【請求項１１】 透明絶縁性基板上に形成された薄膜ト
ランジスタ及び配線と、前記薄膜トランジスタ及び前記
配線を覆い前記透明絶縁性基板上に形成された保護膜
と、前記保護膜を覆い、かつ、前記配線の上方に位置す
る第１の開口部を有すべく形成された第１の感光膜と、
前記保護膜のうち前記第１の開口部の内側に形成された
第３の開口部と、前記第３の開口部に露出する配線と接
続する上層配線とを備えるアクティブマトリクス基板で
あって、前記第１の開口部は前記第３の開口部を１．５
μｍ以上のマージンでもって包含する形状に形成される
ことを特徴とするアクティブマトリクス基板。 - 【請求項１２】 前記保護膜と前記第１の感光膜との間
に、色層を有する請求項１１記載のアクティブマトリク
ス基板。 - 【請求項１３】 前記配線は前記薄膜トランジスタを構
成するゲート電極、ゲート配線、共通配線、ソース・ド
レイン電極及び共通電極を含み、前記ゲート電極は前記
ゲート配線の一部を構成し、前記共通電極は前記ゲート
配線と同時に形成される前記共通配線に接続され、前記
第３の開口部は前記ソース・ドレイン電極の上に形成さ
れ、前記上層配線は前記第３の開口部を通して前記ソー
ス・ドレイン電極に接続される画素電極の他、前記画素
電極と離間して所定の間隔で並行して形成される電極部
分を有する共通電極を含む請求項１１又は１２記載のア
クティブマトリクス基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214129A JP4876341B2 (ja) | 2001-07-13 | 2001-07-13 | アクティブマトリクス基板及びその製造方法 |
| TW091114181A TW556034B (en) | 2001-07-13 | 2002-06-27 | Method for manufacturing active matrix substrate |
| US10/188,743 US6778232B2 (en) | 2001-07-13 | 2002-07-05 | Method for manufacturing active matrix substrate |
| CNB021409463A CN1208674C (zh) | 2001-07-13 | 2002-07-11 | 有源矩阵基板的制造方法 |
| KR1020020040989A KR100745661B1 (ko) | 2001-07-13 | 2002-07-13 | 능동매트릭스기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214129A JP4876341B2 (ja) | 2001-07-13 | 2001-07-13 | アクティブマトリクス基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003029297A true JP2003029297A (ja) | 2003-01-29 |
| JP4876341B2 JP4876341B2 (ja) | 2012-02-15 |
Family
ID=19049000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214129A Expired - Lifetime JP4876341B2 (ja) | 2001-07-13 | 2001-07-13 | アクティブマトリクス基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6778232B2 (ja) |
| JP (1) | JP4876341B2 (ja) |
| KR (1) | KR100745661B1 (ja) |
| CN (1) | CN1208674C (ja) |
| TW (1) | TW556034B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188778A (ja) * | 2006-01-13 | 2007-07-26 | Toshiba Matsushita Display Technology Co Ltd | 有機ｅｌ表示装置及びアレイ基板 |
| JP2008065300A (ja) * | 2006-08-11 | 2008-03-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| US7612373B2 (en) | 2004-06-30 | 2009-11-03 | Lg Display Co., Ltd. | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor |
| JP2010056569A (ja) * | 2009-11-30 | 2010-03-11 | Tokyo Electron Ltd | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| KR100980019B1 (ko) * | 2003-08-11 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101026797B1 (ko) * | 2003-08-11 | 2011-04-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7955908B2 (en) | 2003-08-11 | 2011-06-07 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2012137792A (ja) * | 2006-08-11 | 2012-07-19 | Nlt Technologies Ltd | 液晶表示装置 |
| US8390769B2 (en) | 2009-09-25 | 2013-03-05 | Samsung Display Co., Ltd. | Liquid crystal display |
| US8425226B2 (en) | 2007-06-28 | 2013-04-23 | Fujitsu Semiconductor Limited | Heat treatment apparatus and method of manufacturing semiconductor device |
| JP2015111291A (ja) * | 2008-11-28 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9136284B2 (en) | 2013-01-03 | 2015-09-15 | Samsung Display Co., Ltd. | Thin film transistor panel and method for manufacturing the same |
| JP2020507215A (ja) * | 2017-02-14 | 2020-03-05 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | アレイ基板及びその製造方法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811640B1 (ko) * | 2001-10-18 | 2008-03-11 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP4463493B2 (ja) | 2002-04-15 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7242021B2 (en) * | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| TWI272556B (en) | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| TWI263339B (en) | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| KR20040084488A (ko) * | 2003-03-28 | 2004-10-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR100935670B1 (ko) * | 2003-04-04 | 2010-01-07 | 삼성전자주식회사 | 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법 |
| CN100340916C (zh) * | 2003-04-18 | 2007-10-03 | 友达光电股份有限公司 | 液晶显示器及其制作方法 |
| TW200531284A (en) * | 2003-07-29 | 2005-09-16 | Samsung Electronics Co Ltd | Thin film array panel and manufacturing method thereof |
| KR20050014060A (ko) * | 2003-07-29 | 2005-02-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR20060133818A (ko) * | 2005-06-21 | 2006-12-27 | 삼성전자주식회사 | 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판 |
| TWI317559B (en) * | 2006-11-15 | 2009-11-21 | Au Optronics Corp | Method for manufacturing substrate of a liquid crystal display device |
| CN100421019C (zh) * | 2006-12-06 | 2008-09-24 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
| JP4308862B2 (ja) * | 2007-03-05 | 2009-08-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| JP5357493B2 (ja) * | 2007-10-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7824939B2 (en) * | 2007-10-23 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device comprising separated and electrically connected source wiring layers |
| KR101448903B1 (ko) * | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
| JP5137798B2 (ja) * | 2007-12-03 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2009072451A1 (en) * | 2007-12-03 | 2009-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| KR101451375B1 (ko) * | 2008-04-30 | 2014-10-21 | 삼성디스플레이 주식회사 | 표시기판 및 그 제조방법 |
| JP5126545B2 (ja) * | 2009-02-09 | 2013-01-23 | ソニー株式会社 | 表示装置の製造方法 |
| KR101572081B1 (ko) * | 2009-04-22 | 2015-11-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP5574773B2 (ja) * | 2010-03-23 | 2014-08-20 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置用ｔｆｔ基板及び液晶表示装置の製造方法 |
| TWI392919B (zh) * | 2010-06-14 | 2013-04-11 | Au Optronics Corp | 液晶顯示面板 |
| TWI469360B (zh) * | 2012-09-06 | 2015-01-11 | Innocom Tech Shenzhen Co Ltd | 顯示面板及顯示裝置 |
| JP2014149518A (ja) * | 2013-01-11 | 2014-08-21 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
| KR102098712B1 (ko) | 2013-07-16 | 2020-04-09 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN103838025B (zh) * | 2014-02-20 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| TWI532154B (zh) * | 2014-02-25 | 2016-05-01 | 群創光電股份有限公司 | 顯示面板及顯示裝置 |
| KR101552902B1 (ko) * | 2014-06-24 | 2015-09-15 | 엘지디스플레이 주식회사 | 곡면 액정표시장치 |
| CN104733475A (zh) * | 2015-03-26 | 2015-06-24 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
| WO2016167354A1 (ja) * | 2015-04-16 | 2016-10-20 | シャープ株式会社 | 有機エレクトロルミネッセンス装置 |
| CN107424520B (zh) * | 2017-07-26 | 2019-04-16 | 京东方科技集团股份有限公司 | 基板及其制备方法、显示面板、显示装置 |
| CN109545665A (zh) * | 2017-09-21 | 2019-03-29 | 中华映管股份有限公司 | 平坦化层的制造方法 |
| JP2019130457A (ja) * | 2018-01-30 | 2019-08-08 | イビデン株式会社 | フィルタ膜 |
| US11163203B2 (en) * | 2019-12-06 | 2021-11-02 | Tcl China Star Optoelectronics Technology Co., Ltd. | COA substrate and method of fabricating same |
| KR20210092861A (ko) * | 2020-01-16 | 2021-07-27 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| JP2023094232A (ja) * | 2021-12-23 | 2023-07-05 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775431A (en) * | 1980-10-28 | 1982-05-12 | Fujitsu Ltd | Formation of pattern |
| JPS5844720A (ja) * | 1981-07-15 | 1983-03-15 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 開孔パタ−ン形成方法 |
| JPH04266027A (ja) * | 1990-10-29 | 1992-09-22 | Gold Star Co Ltd | 傾斜エッチング方法 |
| JPH06242433A (ja) * | 1992-12-25 | 1994-09-02 | Sony Corp | アクティブマトリクス基板 |
| JPH09146118A (ja) * | 1995-11-27 | 1997-06-06 | Sanyo Electric Co Ltd | 半導体装置及び液晶表示装置 |
| JPH10170951A (ja) * | 1996-12-11 | 1998-06-26 | Sharp Corp | 液晶表示装置の製造方法 |
| JPH10206888A (ja) * | 1997-01-21 | 1998-08-07 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JPH10214826A (ja) * | 1997-01-13 | 1998-08-11 | Applied Komatsu Technol Kk | テーパプロファイルエッチング方法 |
| WO1998047044A1 (fr) * | 1997-04-11 | 1998-10-22 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| JPH10307305A (ja) * | 1997-03-07 | 1998-11-17 | Toshiba Corp | アレイ基板、液晶表示装置及びそれらの製造方法 |
| JPH1152415A (ja) * | 1997-07-29 | 1999-02-26 | Toshiba Corp | 液晶表示素子 |
| JP2000077666A (ja) * | 1998-08-28 | 2000-03-14 | Fujitsu Ltd | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 |
| JP2000199917A (ja) * | 1998-10-26 | 2000-07-18 | Sharp Corp | 液晶表示装置の製造方法および液晶表示装置 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2000267132A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Corp | 電極基板及び液晶表示装置並びに電極基板の製造方法 |
| JP2000305106A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 液晶表示装置及びその製造方法 |
| JP2001021878A (ja) * | 1999-07-12 | 2001-01-26 | Nec Corp | アクティブマトリクス型液晶表示装置とその製造方法 |
| JP2001066639A (ja) * | 1999-06-03 | 2001-03-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001100652A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | アクティブマトリックス基板及びその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| KR0169356B1 (ko) * | 1995-01-06 | 1999-03-20 | 김광호 | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 |
| KR980003731A (ko) * | 1996-06-11 | 1998-03-30 | 김광호 | 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법 |
| JPH1026769A (ja) * | 1996-07-10 | 1998-01-27 | Sony Corp | 液晶表示装置 |
| TW440736B (en) * | 1997-10-14 | 2001-06-16 | Samsung Electronics Co Ltd | Liquid crystal displays and manufacturing methods thereof |
| KR100257811B1 (ko) * | 1997-10-24 | 2000-06-01 | 구본준 | 액정표시장치의 기판의 제조방법 |
| JP3361278B2 (ja) * | 1997-12-26 | 2003-01-07 | シャープ株式会社 | 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法 |
| JP3267271B2 (ja) | 1998-12-10 | 2002-03-18 | 日本電気株式会社 | 液晶表示装置およびその製造法 |
| KR100333271B1 (ko) * | 1999-07-05 | 2002-04-24 | 구본준, 론 위라하디락사 | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. |
| KR100660531B1 (ko) * | 1999-09-02 | 2006-12-22 | 삼성전자주식회사 | 반사투과 복합형 박막트랜지스터 액정표시장치 |
| KR100582599B1 (ko) * | 1999-10-25 | 2006-05-23 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| JP3471692B2 (ja) * | 2000-01-21 | 2003-12-02 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示パネル |
-
2001
- 2001-07-13 JP JP2001214129A patent/JP4876341B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-27 TW TW091114181A patent/TW556034B/zh not_active IP Right Cessation
- 2002-07-05 US US10/188,743 patent/US6778232B2/en not_active Expired - Lifetime
- 2002-07-11 CN CNB021409463A patent/CN1208674C/zh not_active Expired - Lifetime
- 2002-07-13 KR KR1020020040989A patent/KR100745661B1/ko active IP Right Grant
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775431A (en) * | 1980-10-28 | 1982-05-12 | Fujitsu Ltd | Formation of pattern |
| JPS5844720A (ja) * | 1981-07-15 | 1983-03-15 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 開孔パタ−ン形成方法 |
| JPH04266027A (ja) * | 1990-10-29 | 1992-09-22 | Gold Star Co Ltd | 傾斜エッチング方法 |
| JPH06242433A (ja) * | 1992-12-25 | 1994-09-02 | Sony Corp | アクティブマトリクス基板 |
| JPH09146118A (ja) * | 1995-11-27 | 1997-06-06 | Sanyo Electric Co Ltd | 半導体装置及び液晶表示装置 |
| JPH10170951A (ja) * | 1996-12-11 | 1998-06-26 | Sharp Corp | 液晶表示装置の製造方法 |
| JPH10214826A (ja) * | 1997-01-13 | 1998-08-11 | Applied Komatsu Technol Kk | テーパプロファイルエッチング方法 |
| JPH10206888A (ja) * | 1997-01-21 | 1998-08-07 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JPH10307305A (ja) * | 1997-03-07 | 1998-11-17 | Toshiba Corp | アレイ基板、液晶表示装置及びそれらの製造方法 |
| WO1998047044A1 (fr) * | 1997-04-11 | 1998-10-22 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| JPH1152415A (ja) * | 1997-07-29 | 1999-02-26 | Toshiba Corp | 液晶表示素子 |
| JP2000077666A (ja) * | 1998-08-28 | 2000-03-14 | Fujitsu Ltd | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 |
| JP2000199917A (ja) * | 1998-10-26 | 2000-07-18 | Sharp Corp | 液晶表示装置の製造方法および液晶表示装置 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2000267132A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Corp | 電極基板及び液晶表示装置並びに電極基板の製造方法 |
| JP2000305106A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 液晶表示装置及びその製造方法 |
| JP2001066639A (ja) * | 1999-06-03 | 2001-03-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001021878A (ja) * | 1999-07-12 | 2001-01-26 | Nec Corp | アクティブマトリクス型液晶表示装置とその製造方法 |
| JP2001100652A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | アクティブマトリックス基板及びその製造方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101026797B1 (ko) * | 2003-08-11 | 2011-04-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7955908B2 (en) | 2003-08-11 | 2011-06-07 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR100980019B1 (ko) * | 2003-08-11 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7612373B2 (en) | 2004-06-30 | 2009-11-03 | Lg Display Co., Ltd. | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor |
| US7858452B2 (en) | 2004-06-30 | 2010-12-28 | Lg Display Co., Ltd. | Manufacturing method of array substrate for liquid crystal display device with color filter layer on thin film transistor |
| JP2007188778A (ja) * | 2006-01-13 | 2007-07-26 | Toshiba Matsushita Display Technology Co Ltd | 有機ｅｌ表示装置及びアレイ基板 |
| JP2012137792A (ja) * | 2006-08-11 | 2012-07-19 | Nlt Technologies Ltd | 液晶表示装置 |
| JP2008065300A (ja) * | 2006-08-11 | 2008-03-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| US8425226B2 (en) | 2007-06-28 | 2013-04-23 | Fujitsu Semiconductor Limited | Heat treatment apparatus and method of manufacturing semiconductor device |
| US8889432B2 (en) | 2007-06-28 | 2014-11-18 | Fujitsu Semiconductor Limited | Heat treatment apparatus and method of manufacturing semiconductor device |
| JP2015111291A (ja) * | 2008-11-28 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10008608B2 (en) | 2008-11-28 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10424674B2 (en) | 2008-11-28 | 2019-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10985282B2 (en) | 2008-11-28 | 2021-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11869978B2 (en) | 2008-11-28 | 2024-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8390769B2 (en) | 2009-09-25 | 2013-03-05 | Samsung Display Co., Ltd. | Liquid crystal display |
| JP2010056569A (ja) * | 2009-11-30 | 2010-03-11 | Tokyo Electron Ltd | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| US9136284B2 (en) | 2013-01-03 | 2015-09-15 | Samsung Display Co., Ltd. | Thin film transistor panel and method for manufacturing the same |
| JP2020507215A (ja) * | 2017-02-14 | 2020-03-05 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | アレイ基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1397830A (zh) | 2003-02-19 |
| KR20030007178A (ko) | 2003-01-23 |
| US6778232B2 (en) | 2004-08-17 |
| TW556034B (en) | 2003-10-01 |
| KR100745661B1 (ko) | 2007-08-02 |
| US20030013236A1 (en) | 2003-01-16 |
| CN1208674C (zh) | 2005-06-29 |
| JP4876341B2 (ja) | 2012-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003029297A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP3498020B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JP3267271B2 (ja) | 液晶表示装置およびその製造法 | |
| KR100518051B1 (ko) | 능동 매트릭스형 액정 디스플레이 장치와 그 제조 방법 | |
| US7369207B2 (en) | Liquid crystal display with spacer positioned within a hole of a pixel electrode and a fabricating method thereof | |
| JP3383047B2 (ja) | アクティブマトリクス基板 | |
| KR100326821B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| US8054395B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JP3544489B2 (ja) | 液晶表示装置の製造方法 | |
| JP2001311963A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6262436B1 (en) | Semiconductor device and method of making the same | |
| JP2001042547A (ja) | アライメントマーク及びその製造方法 | |
| JP4943589B2 (ja) | 液晶表示装置の製造方法 | |
| US20100109007A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JP3637016B2 (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| US7312840B1 (en) | Active matrix liquid crystal display with 5MM contact hole in color filter and manufacturing method thereof | |
| JP2002296618A (ja) | 液晶表示装置およびその製造方法 | |
| US20030043309A1 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100345959B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH08136951A (ja) | 液晶パネル用基板とその製造方法 | |
| JP3299201B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH1020341A (ja) | 液晶表示装置及びその製造方法 | |
| JP4408021B2 (ja) | 表示装置の基板の製造方法 | |
| JPH1195202A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20160004108A1 (en) | Liquid crystal display and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050310 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090602 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4876341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |