JP3299201B2 - アクティブマトリクス基板及びその製造方法 - Google Patents

アクティブマトリクス基板及びその製造方法

Info

Publication number
JP3299201B2
JP3299201B2 JP32377398A JP32377398A JP3299201B2 JP 3299201 B2 JP3299201 B2 JP 3299201B2 JP 32377398 A JP32377398 A JP 32377398A JP 32377398 A JP32377398 A JP 32377398A JP 3299201 B2 JP3299201 B2 JP 3299201B2
Authority
JP
Japan
Prior art keywords
color filter
substrate
electrode
active matrix
black matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32377398A
Other languages
English (en)
Other versions
JP2000147555A (ja
Inventor
慎一 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32377398A priority Critical patent/JP3299201B2/ja
Publication of JP2000147555A publication Critical patent/JP2000147555A/ja
Application granted granted Critical
Publication of JP3299201B2 publication Critical patent/JP3299201B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置におけ
るアクティブマトリクス基板とその製造方法に関する。
【0002】
【従来の技術】図5は従来の液晶表示装置におけるアク
ティブマトリクス基板のチャネルエッチ型TFTの概略
図である。図の(a)は一画素の平面図を、(b)は断
面図を、(c)は端子部断面図を示している。図5
(b)において、透明絶縁性基板1上に、ゲート電極2
aが形成され、その上を覆ってゲート絶縁膜3が形成さ
れている。さらにその上にはゲート電極2aと重畳する
ように半導体層4が形成され、その中央部上で隔てられ
たソース電極6aとドレイン電極7がオーミックコンタ
クト層5を介して半導体層4に接続されている。それら
ソース電極6aとドレイン電極7の間のオーミックコン
タクト層5はエッチング除去され、ソース電極6a及び
ドレイン電極7と半導体層4の間にのみオーミックコン
タクト層5が形成されている。さらに、これらを覆うよ
うにパッシベーション膜8が形成されている。このパッ
シベーション膜8上には、画素電極9となる透明導電膜
が、パッシベーション膜8を貫くコンタクトスルーホー
ル11を介して、ドレイン電極7と接続されている。こ
のTFTにはゲート配線2bとゲート電極2aを通して
スイッチング信号が、ソース配線6bとソース電極6a
を通して映像信号が入力され、画素電極9への電荷の書
き込みが行われる。
【0003】次に、図5に示したアクティブマトリクス
基板の製造方法について、図6を用いて説明する。 (a)ガラスなどの透明絶縁性基板1上にスパッタリン
グ装置によってAl、Mo、Crなどからなる導電層を
100〜400nmの厚さで堆積し、フォトリソ工程に
よりゲート配線2bと、ゲート電極2aと、表示用の外
部信号処理基板と接続されるゲート端子2c部を形成す
る第1のパターニング工程を行う。 (b)次にシリコン窒化膜などからなるゲート絶縁膜3
とアモルファスシリコンからなる半導体層4と、n+ア
モルファスシリコンからなるオーミックコンタクト層5
とをプラズマCVD(Chemical Vapor Deposition)に
よって、それぞれ400nm、300nm、50nm程
度の厚さで連続的に積層し、半導体層4と、オーミック
コンタクト層5とを一括してパターニングする第2のパ
ターニング工程を行う。 (c)次にゲート絶縁膜3およびオーミックコンタクト
層5を覆うようにスパッタリング装置によってMo,C
rなどを100〜200nmの厚さで堆積し、これをフ
ォトリソ工程によりソース電極6aと、ソース配線6b
と、ドレイン電極7と、表示用の外部信号処理基板に接
続されるデータ端子7a部とを形成する第3のパターニ
ング工程を行うと共に、TFTのチャネル部となるソー
ス電極6aと、ドレイン電極7下以外の不要なオーミッ
クコンタクト層5を除去する。 (d)次にTFTのバックチャネルと、ソース電極6a
と、信号配線6bと、ドレイン電極7と、データ端子7
a部とを覆うようにプラズマCVDによりシリコン窒化
膜などの無機膜からなるパッシベーション膜8を100
〜200nm程度の厚さで成膜し、ドレイン電極7と画
素電極9とのコンタクトをとるためのコンタクトスルー
ホール11の形成と、データ端子7a部上の不要なパッ
シベーション膜8とゲート端子2c部上の不要なゲート
絶縁膜3およびパッシベーション膜8を除去する第4の
パターニング工程を行う。 (e)最後に、画素電極9となる透明導電膜をスパッタ
リング装置で成膜し、第5のパターニング工程を行う。 以上、説明した5つのパターニング工程により、製造工
程を大幅に短縮した図5のアクティブマトリクス基板を
持つ液晶表示装置を製造することができる。
【0004】
【発明が解決しようとする課題】しかし、従来の液晶表
示装置(以下、従来例1)では、図5(a)のようにゲ
ート配線2bおよびソース配線6bと画素電極9間の光
漏れを防ぐため、カラーフィルター基板上に設けられた
ブラックマトリクスで遮光する必要があり、カラーフィ
ルター基板とアクティブマトリクス基板の重ね合わせ精
度の問題からブラックマトリクスによる遮光領域を大き
く採らなければならず、液晶表示装置の開口率が小さく
なる。この為、透過率の低い液晶表示装置になってしま
うという問題点を有した。
【0005】開口率を大きくする手段として、アクティ
ブマトリクス基板の上にカラーフィルター基板を形成す
る方法(以降CFonTFT構造と称する)が、特開平
7−72473号公報(以下、従来例2)に開示されて
いる。図7は、従来例2のCFonTFTの断面図であ
り、図の(a)はスイッチング素子として多結晶シリコ
ン膜を用いたトップゲート型TFTの断面図である。図
7を用いてCFonTFTの構造を説明すると、(b−
1)工程は、透明絶縁性基板1上に、TFT10と、ソ
ース配線6bと、下地電極12等をフォトリソ工程によ
り集積的に形成する。そして、下地電極12以外の部分
を、フォトリソ工程を用いてレジストパターン14でカ
バーするようにパターニングする。(b−2)工程は、
次に、グリーンの画素に対応するソース配線6bを選択
し、電着処理を施すと下地電極12に整合してグリーン
の電着膜からなるカラーフィルター13が形成される。
この電着処理は、グリーンに着色した電着溶液が入った
槽に被塗物を浸漬し、対極板との間に適当な条件下で直
流電流を通電し、被塗物に着色された電着膜を形成する
ものである。次にレッドの画素に対応するソース配線6
bを電気的に選択し、レッドの電着液に浸漬し、レッド
のカラーフィルターを形成する。この時、先に形成した
グリーンの電着膜はプリベークにより導電性を失ってい
るのでレッドの電着膜が重ねて付着することはない。同
様にブルーに着色された電着膜も対応する画素領域に形
成される。RGB三原色のカラーフィルターが全て成膜
された段階で本焼成を行う。(b−3)工程は、次に、
使用済みになったレジストパターン14を剥離し、コン
タクト11aを露出させる。(b−4)工程は、続い
て、各カラーフィルターに整合して画素電極9をパター
ニングする。この画素電極9はコンタクト11aを介し
てトップゲート型TFTのドレイン電極に電気的に接続
している。最後にRGBのカラーフィルターを遮光膜と
して背面露光法によりブラックマトリクス15aを部分
的に形成する。(b−5)工程は、なお、この方法では
遮光性の信号ラインやTFTの上はブラックマトリクス
が形成されないので、さらに全ての信号ラインを選択し
た状態でブラックの電着液に浸漬し、信号ラインとTF
T上にブラックマトリクス15bを堆積する。
【0006】同様にTFTの上にカラーフィルターを形
成する技術が特開平8−122522号公報に開示され
ている(従来例3)。図8に従来例3を説明する多結晶
シリコンを用いたトップゲート型TFTの断面図と工程
フローを示す。以下に工程フローに従って、製造方法を
説明すると、(b−1)工程は、透明絶縁性基板1上に
TFT10と、ソース配線6bと、パッシベーション膜
8等を形成する。(b−2)工程は、次に、LPD法
(液相成膜法:Liquid phase deposition法)を用いて
カラーフィルターを形成する。LPD法について説明す
ると、シリカをケイフッ化水素酸に溶解し飽和水溶液を
作り、この中に基板を浸漬する。その後、アルミニウム
と、塩化アルミニウムと、ホウ素と、ホウ酸等を添加し
て過飽和状態を作り、基板表面にシリコン酸化膜を析出
成長させる。この際、飽和水溶液に色素を含ませること
により内部に色素が添加された絶縁膜を得ることができ
る。図8で説明すると、まず、フォトリソ工程を用いて
所望のレジストパターンを形成する。(b−3)工程
は、次に、LPD法により赤色の色素が添加されたシリ
コン酸化膜17を成膜する。LPD法にはレジストパタ
ーン14上にシリコン酸化膜17が析出しないという特
徴がある。この性質を用いるとレジストパターン14に
対して選択的にシリコン酸化膜17を形成できる。(b
−4)工程は、次に、前記レジストパターン14を除去
する。(b−5)工程は、同様にレジストパターン14
を形成して緑色のパターンと、青色のパターンを順次形
成してカラーフィルターが形成される。同様にしてブラ
ックマトリクス15も形成する。(b−6)工程は、続
いてフォトリソ工程により所望のレジストパターン14
aを形成する。(b−7)工程は、ドライエッチングを
用いてコンタクトスルーホール11を開口する。(b−
8)工程は、次に、前記レジストパターン14aを除去
する。(b−9)工程は、次に、透明導電膜により画素
電極9を形成する。
【0007】また、特開平10−39292号公報で
は、着色レジストをフォトリソ工程でパターニングして
カラーフィルターをTFTの上に形成する技術が開示さ
れている(従来例4)。図9を用いて従来例4を詳細に
説明すると、TFT10を保護するパッシベーション膜
8を成膜した後、アルカリ現像可能な光硬化性アクリル
樹脂にカーボンブラックを分散させた材料をスピンコー
ト法で塗布し、フォトリソ工程で所定のパターンに加工
し、遮光膜であるブラックマトリクス15を形成する。
続いて着色レジストをスピンコート法で塗布し、フォト
リソ工程により、赤色カラーフィルター13aと、緑色
カラーフィルター13bと、青色カラーフィルター(不
図示)を各々形成する。次にカラーフィルター形成後、
アクリル系樹脂からなるオーバーコート層17を形成
し、パッシベーション膜8と、ブラックマトリクス15
と、オーバーコート層17にコンタクトスルーホール1
1を開口し、このコンタクトスルーホール11を介し
て、オーバーコート層17上の着色層に対応する部分に
形成する画素電極9とドレイン電極7を接続して電気的
に導通させる。
【0008】以上の方法でTFTの上にカラーフィルタ
ーを形成したアクティブマトリクス基板を有する液晶表
示装置を製造することができる。ここで、従来例2、3
ではレジストパターンを鋳型としてカラーフィルターを
形成するため、レジストのパターン形状によりカラーフ
ィルターの形状が決定される。画素電極をカラーフィル
ター上に設けるCFonTFT構造では、100nm以
下の膜厚の画素電極で1μm以上の膜厚があるカラーフ
ィルター層の端面を覆い、TFTのドレイン電極と低抵
抗で接続する必要がある。このためカラーフィルター層
の端面形状が重要であり、なだらかな弓なり形状が必要
となる。しかしながら、フォトリソ工程によりレジスト
パターンを形成する場合、レジストの端面形状は垂直ま
たは僅かな順テーパー形状になる。すなわち、レジスト
の端面形状は60゜〜90゜のテーパー形状になる。そ
の為、前記レジストパターンを鋳型としてカラーフィル
ター層を形成する場合、カラーフィルター層の端面形状
は、端面角度90゜〜120゜の垂直または逆テーパー
形状になってしまい、画素電極とドレイン電極の電気的
導通をとることが非常に困難であり、製造歩留が低いと
いう問題点を有していた。本願発明者が実験を行ったと
ころ、本発明の実施例による製品試作では、画素電極と
ドレイン電極の電気的導通に起因した不良が全く発生し
なかったのに対して、従来例2および3の方法で製品試
作したところ、画素電極とドレイン電極の電気的導通に
起因した不良が約30%発生した。また、従来例4で
は、平坦化のためにオーバーコート層を必要としてお
り、工程数の追加が必要であるのみならず、画素電極と
の接続のために開口するコンタクトスルーホールの形成
にドライエッチングが必要であり、特に約1.2μmの
ブラックマトリクスのエッチング負荷が非常に大きく、
量産性に問題があった。
【0009】本発明の目的は、アクリル樹脂をベースと
して顔料を分散させたカラーレジストを用いて、カラー
フィルターを形成し、画素電極とドレイン電極との良好
な導通を得るアクティブマトリクス基板とその製造方法
を提供することにある。
【0010】また、本発明の他の目的は、オーバーコー
ト層を用いず、平坦化されたCFonTFT構造の基板
とその製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明のアクティブマト
リックス基板の製造方法は、液晶表示装置におけるアク
ティブマトリクス基板の製造方法であって、(a)透明
性絶縁基板上にゲート電極と、ソース電極と、ドレイン
電極を有するTFTを形成し、全面をパッシベーション
膜で覆う工程と、(b)前記ドレイン電極上の前記パッ
シベーション膜にスルーホールを開口する工程と、
(c)カラーレジストとして顔料を分散させたアクリル
樹脂を全面にスピンコートする工程と、(d)前記カラ
ーレジストを露光した後現像して対応する部分のカラー
レジストを残し、カラーフィルターを形成する工程と、
(e)前記アクリル樹脂のガラス転移温度よりも高い温
度に加熱されているオーブンに前記基板を挿入して前記
カラーフィルターの端面形状が弓なり形状になるように
硬化させる工程と、(f)前記(c)〜(e)の工程を
繰り返して全色のカラーフィルターを形成したのち全面
にITO膜を被着した後加工して前記カラーフィルタの
上に画素電極を形成する工程と、 (g)ブラックマト
リックスとして顔料あるいはカーボンを分散させたアク
リル樹脂を全面にスピンコートする工程と、(h)その
後露光、現像して前記画素電極上のブラックマトリック
スを除去する工程と、を有している。
【0012】本発明のアクティブマトリクス基板の製造
方法は、コンタクトスルーホールの形成をカラーフィル
ター層形成前に行い、画素電極とドレイン電極の接続を
端面が弓なり形状に形成されたカラーフィルター層を介
して行うことを特徴とするアクティブマトリクス基板の
製造方法。また、本発明の液晶表示装置におけるアクテ
ィブマトリクス基板の製造方法は、カラーフィルター層
と画素電極のパターニング後に形成するブラックマトリ
クスで基板を平坦化することを特徴とする。
【0013】更に、本発明の液晶表示装置におけるアク
ティブマトリクス基板の製造方法は、カラーフィルター
層の形成の際に、画素電極間をカラーフィルター層の重
ね合わせにより基板を平坦化することを特徴とする。
【0014】また更に、ブラックマトリクスで基板を平
坦化する製造工程は、画素電極に撥インク処理剤を塗布
し、画素電極上にブラックマトリクスの形成を阻止する
工程を有する。
【0015】本発明の液晶表示装置におけるアクティブ
マトリクス基板は、カラーフィルター層形成前に形成さ
れたコンタクトスルーホールと、弓なり形状に形成され
たカラーフィルター層と、コンタクトスルーホールを介
してドレイン電極と接続するカラーフィルター層上の画
素電極とを有することを特徴とする。
【0016】更に、本発明の液晶表示装置におけるアク
ティブマトリクス基板は、カラーフィルター層と、画素
電極のパターニング後に形成する平坦化されたブラック
マトリクスを有する。
【0017】すなわち、本発明の第1の特徴は、アクリ
ル樹脂をベースとして顔料を分散させたカラーレジスト
を用いて、端面がなだらかな弓なり形状のカラーフィル
ターを形成し、その弓なり形状に沿って画素電極を形成
することでドレイン電極との良好な導通を得ることにあ
る。
【0018】また、本発明の第2の特徴は、オーバーコ
ート層を用いず、平坦化されたCFonTFT構造の基
板を得ることにある。
【0019】具体的に説明すると、図1(a)は本発明
のCFonTFT構造を含むアクティブマトリクス基板
の構成を示す回路図である。図1(a)を説明すると、
透明絶縁性基板の上にゲート配線2bおよびソース配線
6bが互いに直交するように配置され、これらの信号線
の交差部分に対応するようにTFT10および画素容量
16が形成される。ゲート配線2bはTFT10のゲー
ト電極に接続され、ゲート配線2bからゲート電極に入
力される走査信号によって画素に対応するTFT10が
駆動される。ソース配線6bは、TFT10のソース電
極に接続され、ソース電極へデータ信号を入力する。T
FT10のドレイン電極には画素電極が接続される。各
画素電極は隣接するゲート配線2bにゲート絶縁膜を介
して重畳し付加容量電極の役割を果たしている。上記ア
クティブマトリクス基板の画素部分を上から見た平面図
を図1(b)に、また、そのTFT部分の断面図を図1
(c)に示す。図1(b)(c)を説明すると、各々画
素電極9の間にブラックマトリクス15が形成され、ブ
ラックマトリクス15の下に画素電極9とドレイン電極
を接続するコンタクトスルーホール11が存在する。カ
ラーフィルター13の上に形成された画素電極9は、カ
ラーフィルター13の端面に沿ってブラックマトリクス
15の下側のコンタクトスルーホール11上まで延長し
て形成されている。さらに画素電極9間に形成されたブ
ラックマトリクス15は表面が平坦になるように画素電
極9と面一になるように形成されている。
【0020】図2は本発明の実施例の製造工程を示して
いる。図2(c)において、カラーレジストには、顔料
を分散させたアルカリ現像可溶な光硬化性アクリル樹脂
を用いる。このカラーレジストをスピンコート法によ
り、基板上に約1.2μm±20%の厚さに塗布し、8
0℃±20℃で2分±1分プリベークをした後、露光し
てアルカリ現像液(TMAH)でパターニングする。こ
の時、カラーレジストはコンタクトスルーホール11上
には設けない。次に220℃±20℃に予め加熱された
オーブンにカラーレジストがパターニングされた基板を
入れ硬化させる。この時、アクリル樹脂のガラス転移温
度よりも高い220℃のオーブンで急激にメルトさせな
がら硬化することによって、カラーレジストの端面形状
は良好な弓なり形状に形成される(図2(d))。同様
の方法でR、G、Bのカラーフィルターを形成した後、
画素電極9を形成する。画素電極は対応するカラーフィ
ルター層上に形成されるとともにカラーフィルター層の
端面の弓なり形状に沿ってコンタクトスルーホール11
上まで延長して形成され、コンタクトスルーホールを開
口されたパッシベーション膜8を介して画素電極9とド
レイン電極とが電気的に導通される(図2(g))。
【0021】次にトランジスターの遮光と周辺シールド
部の遮光のためにブラックマトリクス15を形成する。
ブラックマトリクスはアクリル樹脂にカーボンあるいは
顔料を分散させた樹脂ブラックマトリクスを用いる。本
実施例では、粘度20cp程度の材料を使いスピンコー
ト法で前記基板上に約1.2μmの膜厚に形成した。こ
のため、ブラックマトリクスの除去部分である画素電極
上は約1.2μmの段差の凸部になるので、ブラックマ
トリクスが薄く形成され、逆に、ブラックマトリクスの
形成部分である各カラーフィルターの間の凹部は、凹部
を埋めるように厚くブラックマトリクスが形成される。
その後、露光を行い、TMAH液で現像し、画素電極上
の薄く形成されたブラックマトリクスを除去する(図2
(h))。この時、画素電極上の除去するブラックマト
リクスは膜厚が薄いため、現像時間が短くて済み、且つ
除去後の凹凸がほとんどなく、ギャップに起因した不良
なども低減させることができる。
【0022】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して、詳細に説明する。図1は本発明の
第1の実施例におけるアクティブマトリクス基板の構造
を説明するための図である。図の(a)は液晶表示装置
におけるアクティブマトリクス基板の構成を示す回路図
であり、(b)は上から見た画素部分の平面図であり、
(c)はそのTFT部の断面図である。
【0023】図1(a)を説明すると、透明絶縁性基板
の上にゲート配線2bおよびソース配線6bが互いに直
交するように配置され、これらの信号線の交差部分に対
応するようにTFT10および画素容量16が形成され
る。ゲート配線2bはTFT10のゲート電極に接続さ
れ、ゲート配線2bからゲート電極に入力される走査信
号によって画素に対応するTFT10が駆動される。ソ
ース配線6bは、TFT10のソース電極に接続され、
ソース電極へデータ信号を入力する。TFT10のドレ
イン電極には画素電極が接続される。各画素電極は隣接
するゲート配線2bにゲート絶縁膜を介して重畳し付加
容量電極の役割を果たしている。
【0024】また、図1(b)の画素部分の構成を説明
すると、各々画素電極9の間にブラックマトリクス15
が形成され、TFTに接続されたドレイン電極と導通を
取っている一部の画素電極9上も覆っている。そのブッ
ラクマトリクス15下には、互いに直交するように複数
のゲート配線と複数のソース配線が設けられ、それらゲ
ート配線と、ソース配線との交差部にはTFTが設けら
れ、このTFTのゲート電極にはゲート配線が接続さ
れ、ソース電極にはソース配線が接続され、ドレイン電
極にはパッシベーション膜を貫くコンタクトスルーホー
ル11を介して画素電極が接続されている。このTFT
にはゲート配線と、ゲート電極を通してスイッチング信
号が、ソース配線と、ソース電極を通して映像信号が入
力され、画素電極9への電荷の書き込みが行われる。
【0025】また、本発明の第1の実施例の構造につい
て、図1(c)の断面図を用いて詳しく説明すると、透
明性絶縁基板1上にゲート電極2aが設けられ、それら
を覆うようにゲート絶縁膜3が形成される。その上にゲ
ート電極2aと重畳するように半導体層4が設けられ、
その半導体層4の中央部上で隔てられたソース電極6a
と、ドレイン電極7がオーミックコンタクト層5を介し
て半導体層4に接続されている。それらソース電極6a
とドレイン電極7の間のオーミックコンタクト層はエッ
チング除去され、ソース電極6aと、ドレイン電極7と
半導体層4の間にのみオーミックコンタクト層5が設け
られている。さらにオーミックコンタクト層5がエッチ
ング除去されたチャネル部を含めて、これらを覆うよう
にパッシベーション膜8が設けられ、ドレイン電極7と
画素電極9を接続するためのコンタクトスルーホール1
1が形成されている。パッシベーション膜8上には、
R、G、Bの各色層のカラーフィルター13がコンタク
トスルーホール11上を除いた画素表示領域に対応した
部分に設けられている。その各カラーフィルター13の
端面形状は良好な弓なり形状をしており、その上に形成
される画素電極9は各カラーフィルター13のなだらか
な弓なり形状に沿ってコンタクトスルーホール11で開
口されたドレイン電極7に接続される。
【0026】次に、本発明の第1の実施例における製造
方法について説明する。図2は本発明の製造フローを示
し、製造工程の順序(a)〜(h)に従って、それぞれ
の工程におけるTFTの断面を示す図である。 (a)の工程は、透明性絶縁基板1上にチャネルエッチ
型TFT10aを形成し、チャネルエッチ型TFT10
aを含む基板全面をパッシベーション膜8で覆う。パッ
シベーション膜8は例えばプラズマCVD法による窒化
シリコン膜で形成する。 (b)の工程は、画素電極9とドレイン電極7を接続す
るためのコンタクトスルーホール11の開口を行う。 (c)の工程は、赤色顔料をアクリル系樹脂に分散させ
たネガ型光硬化性カラーレジストを、スピンコート法で
基板上に塗布する。膜厚は約1.2μm程度になるよう
スピン回転数を調整する。次にホットプレートで80℃
±20℃/2分±1分プリベークを行い、露光した後、
TMAH(テトラメチルアンモニウムヒドロオキサイ
ド)液で現像し、対応する部分に赤色カラーフィルター
13aを形成する。 (d)の工程は、次に、クリーンオーブンで焼成を行
い、赤色カラーフィルター13aを硬化させる。この
時、焼成条件により赤色カラーフィルター13aの端面
形状が決定される。本実施例では、予め220℃±20
℃に加熱されたクリーンオーブンに、前記基板がセット
されたカセットを挿入し、30分〜60分の焼成を行っ
た。これにより、赤色カラーフィルター13aのベース
樹脂であるアクリル樹脂が、アクリル樹脂のガラス転移
温度(約130℃)よりも高い220℃で急激に加熱さ
れるため、アクリル樹脂が硬化する前にメルトし、弓な
り形状が得られる。 (e)の工程は、次に、緑色カラーフィルター13bを
形成する前に赤色カラーフィルター13aの形成時に発
生した赤色レジスト残渣を完全に除去するための残渣除
去処理としてUV光を照射した後、純水洗浄を行う。そ
の後、赤色カラーフィルター13a形成と同様の方法で
緑色カラーフィルター13bを形成し、オーブンで22
0℃±20℃/30分〜60分の焼成を行うと端面形状
が弓なり形状である緑色カラーフィルター13bが得ら
れる。(f) 青色カラーフィルター13cの形成も同様の方法
で良好な形状が得られる。(g) の工程は、R、G、Bのカラーフィルターの形成
後、それらの上にスパッタ法で画素電極9となる透明導
電膜を成膜する。この時、膜厚は厚いほど良好なカバレ
ッジが得られ、ドレイン電極7との電気的な接続が安定
するが、透明導電膜に用いるITO(Indium-Tin-Oxid
e)膜の加工性を考慮すると約100nmの膜厚が適当
である。(h) の工程は、次に、トランジスターの遮光と周辺シ
ールド部の遮光のためにブラックマトリクス15を形成
する。ブラックマトリクス15はアクリル樹脂にカーボ
ンあるいは顔料を分散させた樹脂ブラックマトリクスを
用いる。本実施例では、粘度20cp程度の材料を使い
スピンコート法で前記基板上に約1.2μm±20%の
膜厚に形成した。このため、ブラックマトリクスの除去
部分である画素電極9上は約1.2μm±20%の凸部
になるので、ブラックマトリクスが薄く形成され、逆
に、ブラックマトリクスの形成部分である各カラーフィ
ルター13の間の凹部は、凹部を埋めるように厚くブラ
ックマトリクス15が形成される。その後、除去部分だ
け露光を行い、TMAH液で現像し、画素電極9上の薄
く形成されたブラックマトリクスを除去する。この時、
画素電極9上の除去するブラックマトリクスは膜厚が薄
いため、現像時間が短くて済み、且つ除去後の凹凸がほ
とんどなく、ギャップに起因した不良なども低減させる
ことができる。最後にオーブンで220℃±20℃/3
0分〜60分焼成を行い、樹脂ブラックマトリクスを硬
化させる。
【0027】以上、説明した製造方法により、開口率の
向上した明るい液晶表示装置を、従来の液晶表示装置よ
り、信頼性よく製造することができる。
【0028】次に、参考として、ブラックマトリクスを
インクジェット法で形成する場合の具体例を図面を用い
て説明する。
【0029】製造方法について説明すると、図2(f)
の工程までは第1の実施例と同様であり、説明は省略す
る。その後、図3(a)の平面図に示すように、インク
ジェットノズルをゲート配線2b上に沿って操作し(図
の方向)、続いてソース配線6b上に沿って操作する
(図の方向)。この場合、インクジェット法は、イン
ク流を常時噴射するコンティヌアス方式を用いた方が良
いが、印字に必要な時だけインク滴を生成し記録に使用
するドロップオンデマンド方式でも構わない。また、吐
出方法としては、圧電素子を用いたピエゾジェット方
式、或いは電気熱変換体を用いたバブルジェット方式等
が使用可能である。インクジェット法によるブラックマ
トリクス形成により、図3(b)の断面図に示すように
カラーフィルター13間にブラックマトリクスが形成さ
れる。この場合、画素電極9上には、例えば式(1)で
表される撥インク処理剤を (CH3O)3-Si-(CH2)2-C6F13 (1) パーフルオロ(2−ブチルテトラヒドロフラン)で、
0.1重量%に希釈し、画素電極となるITO膜上にス
ピンコート法で塗布するなどの方法により揆インク処理
が施されており、画素電極9上にはブラックマトリクス
が形成されない。これにより、フォトリソ工程を経るこ
となく、表面が平坦化されたアクティブマトリクス基板
を有する液晶表示装置を得ることができる。
【0030】次に、本発明の第2の実施例は、画素電極
9間の信号配線上の平坦化を色層の重ねで行い、ゲート
配線2b上のブラックマトリクス15の形成のみインク
ジェット法で形成する場合の実施例である。図4を用い
て説明すると、図4(a)の平面図に示すように、イン
クジェットノズルをゲート配線2b上に沿って操作す
る。インクジェット法は第2の実施例同様、コンティヌ
アス方式を用いた方が良いが、ドロップオンデマンド方
式でも構わない。また、吐出方法は、圧電素子を用いた
ピエゾジェット方式、或いは電気熱変換体を用いたバブ
ルジェット方式等が使用可能である。本実施例では、ソ
ース配線6b上の画素電極9間をインクジェット法によ
るブラックマトリクスで平坦化するのではなく、図4
(b)のB−B‘断面に示すように各色層をソース配線
6b上で重ね平坦化を行う。
【0031】
【発明の効果】本発明の第1の実施例を用いた第1の効
果は、1μm以上の段差部を介して接続される画素電極
とドレイン電極の電気的接続を信頼性よく得ることがで
き、製品の製造歩留、信頼性を格段に向上することが可
能である。
【0032】これは、顔料を分散させた光硬化性アクリ
ル樹脂をカラーレジストとして用い、カラーレジストの
硬化時に、前記光硬化性アクリル樹脂のガラス転移温度
よりも高い温度で急激にメルトさせながら硬化したこと
によって、カラーレジストの端面形状を弓なり形状に形
成することができたことによる。
【0033】また、第2の効果は、オーバーコート層を
用いることなく、基板表面を平坦化できることである。
これにより、工程数を削減することができ、製造コスト
を下げることが可能である。
【0034】これは、ブラックマトリクスの形成を、カ
ラーフィルター、画素電極の形成後に行うことで、凸部
であるカラーフィルター部と凹部であるブラックマトリ
クス形成部の凹凸差を利用して、ブラックマトリクス層
を凹部に選択的に厚く形成できたことによる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す図である。図の
(a)は液晶表示装置におけるアクティブマトリクス基
板の構成を示す回路図であり、(b)は上から見た画素
部分の平面図であり、(c)はそのTFT部の断面図で
ある。
【図2】本発明の第1の実施例における製造工程の順序
(a)〜(h)に従って、それぞれの工程におけるTF
Tの断面を示す図である。
【図3】本発明のブラックマトリックスをインクジェッ
ト法で形成する場合の参考図である。図の(a)は液晶
表示装置の上から見た画素部分の平面図であり、(b)
はそのTFT部の断面図である。
【図4】本発明の第2の実施例を示す図である。図の
(a)は液晶表示装置の上から見た画素部分の平面図で
あり、(b)はそのTFT部の断面図である。
【図5】第1の従来例の液晶表示装置におけるアクティ
ブマトリクス基板のチャネルエッチ型TFTの概略図で
ある。図の(a)は一画素の平面図を、(b)は断面図
を、(c)は端子部断面図を示す。
【図6】アクティブマトリクス基板の製造方法を示す図
である。図の(a)は第1のパターニング工程を、
(b)は第2のパターニング工程を、(c)は第3のパ
ターニング工程を、(d)は第4のパターニング工程
を、(e)は第5のパターニング工程を示す図である。
【図7】第2の従来例のCFonTFTの断面図であ
り、図の(a)はスイッチング素子として多結晶シリコ
ン膜を用いたトップゲート型TFTの断面図である。図
の(b−1)〜(b−5)は製造工程の順序に従って、
それぞれの工程におけるTFTの断面を示す図である。
【図8】第3の従来例の多結晶シリコンを用いたトップ
ゲート型TFTの断面図(a)である。図の(b−1)
〜(b−9)は製造工程の順序に従って、それぞれの工
程におけるTFTの断面を示す図である。
【図9】第4の従来例の着色レジストをフォトリソ工程
でパターニングしてカラーフィルターをTFTの上に形
成したTFTの断面を示す図である。
【符号の説明】
1 透明絶縁性基板 2a ゲート電極 2b ゲート配線 2c ゲート端子 3 ゲート絶縁膜 4 半導体層 5 オーミックコンタクト層 6a ソース電極 6b ソース配線 7 ドレイン電極 7a データ端子 8 パッシベーション膜 9 画素電極 10 TFT 10a チャネルエッチ型TFT 11 コンタクトスルーホール 12 下地電極 13 カラーフィルター 13a 赤色カラーフィルター 13b 緑色カラーフィルター 13c 青色カラーフィルター 14 レジストパターン 15、15a、15b ブラックマトリックス 16 画素容量 17 シリコン酸化膜 18 液晶層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−167524(JP,A) 特開 平8−122824(JP,A) 特開 平8−15727(JP,A) 特開 平10−206888(JP,A) 特開 平7−181316(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/136 500 G02F 1/1335

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 液晶表示装置におけるアクティブマトリ
    クス 基板の製造方法であって、 (a)透明性絶縁基板上に
    ゲート電極と、ソース電極と、ドレイン電極を有するT
    FTを形成し、全面をパッシベーション膜で覆う工程
    と、 (b)前記ドレイン電極上の前記パッシベーショ
    ン膜にスルーホールを開口する工程と、 (c)カラー
    レジストとして顔料を分散させたアクリル樹脂を全面に
    スピンコートする工程と、 (d)前記カラーレジスト
    を露光した後現像して対応する部分のカラーレジストを
    残し、カラーフィルターを形成する工程と、 (e)前記アクリル樹脂のガラス転移温度よりも高い温
    度に加熱されているオーブンに前記基板を挿入して前記
    カラーフィルターの端面形状が弓なり形状になるように
    硬化させる工程と、 (f)前記(c)〜(e)の工程を繰り返して全色のカ
    ラーフィルターを形成したのち全面にITO膜を被着し
    た後加工して前記カラーフィルタの上に画素電極を形成
    する工程と、 (g)ブラックマトリックスとして顔料あるいはカーボ
    ンを分散させたアクリル樹脂を全面にスピンコートする
    工程と、 (h)その後露光、現像して前記画素電極上のブラック
    マトリックスを除去する工程と、 を有するアクティブマトリックス基板の製造方法。
  2. 【請求項2】 前記パッシベーション膜が、プラズマC
    VD法による窒化シリコン膜で形成する請求項1記載の
    アクティブマトリクス基板の製造方法。
  3. 【請求項3】 弓なり形状を得る工程の後にカラーフィ
    ルター用レジスト残渣を完全に除去するための残渣除去
    処理としてUV光を照射した後、純水洗浄を行う工程を
    有する請求項1または2記載のアクティブマトリクス基
    板の製造方法
  4. 【請求項4】 液晶表示装置におけるアクティブマトリ
    クス基板であって、 (a)透明性絶縁基板上にゲート電極と、ソース電極
    と、ドレイン電極を有するTFTと、基板全面を覆うパ
    ッシベーション膜と、 (b)前記ドレイン電極上の前記パッシベーション膜に
    開口されたスルーホールと、 (c)スピンコートを使用して全面を覆うカラーレジス
    トを露光した後現像して対応する部分を残し、形成さ
    れ、端面形状が弓なり形状になるように硬化されたカラ
    ーフィルターと、 (d)前記(c)の工程を繰り返して全色のカラーフィ
    ルターを形成したのち全面にITO膜を被着した後加工
    して前記カラーフィルタの上に形成された画素電極と、 (e)全面にスピンコートされ、その後露光、現像して
    前記画素電極上のブラックマトリックスが除去されたブ
    ラックマトリックスと、を有するアクティブマトリック
    ス基板。
JP32377398A 1998-11-13 1998-11-13 アクティブマトリクス基板及びその製造方法 Expired - Fee Related JP3299201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32377398A JP3299201B2 (ja) 1998-11-13 1998-11-13 アクティブマトリクス基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32377398A JP3299201B2 (ja) 1998-11-13 1998-11-13 アクティブマトリクス基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000147555A JP2000147555A (ja) 2000-05-26
JP3299201B2 true JP3299201B2 (ja) 2002-07-08

Family

ID=18158468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32377398A Expired - Fee Related JP3299201B2 (ja) 1998-11-13 1998-11-13 アクティブマトリクス基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3299201B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084230A (ja) * 2003-09-05 2005-03-31 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置およびその製造方法
KR100845669B1 (ko) 2004-05-28 2008-07-11 샤프 가부시키가이샤 액티브 매트릭스 기판, 액티브 매트릭스 기판의 수정 방법, 액정 표시 장치, 표시장치 및 표시 장치의 수정 방법
JP4717392B2 (ja) 2004-08-13 2011-07-06 富士通株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
JP5144055B2 (ja) * 2005-11-15 2013-02-13 三星電子株式会社 表示基板及びこれを有する表示装置
JP2007227275A (ja) * 2006-02-27 2007-09-06 Hitachi Displays Ltd 有機発光表示装置
JP6323055B2 (ja) * 2014-02-21 2018-05-16 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Also Published As

Publication number Publication date
JP2000147555A (ja) 2000-05-26

Similar Documents

Publication Publication Date Title
JP3267271B2 (ja) 液晶表示装置およびその製造法
JP4876341B2 (ja) アクティブマトリクス基板及びその製造方法
KR100326821B1 (ko) 액정표시장치 및 그 제조 방법
US7369207B2 (en) Liquid crystal display with spacer positioned within a hole of a pixel electrode and a fabricating method thereof
JP3498020B2 (ja) アクティブマトリックス基板及びその製造方法
US6731358B2 (en) Color liquid crystal panel and color liquid crystal display apparatus
US7489369B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7301599B2 (en) Two step maskless exposure of gate and data pads
KR100397671B1 (ko) 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법
JPH09292633A (ja) カラー液晶表示装置の製造方法
KR20130017034A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US6982769B2 (en) Substrate for liquid-crystal display device and fabrication method thereof
TW200828450A (en) Method for manufacturing liquid crystal display panel and liquid crystal display panel
JP3299201B2 (ja) アクティブマトリクス基板及びその製造方法
KR100565738B1 (ko) 잉크젯 컬러필터 액정표시소자 및 그 제조 방법
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
US7027114B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JPH08136951A (ja) 液晶パネル用基板とその製造方法
JP3843485B2 (ja) カラーフィルター、カラー表示装置、カラー液晶装置
KR101982097B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP4408021B2 (ja) 表示装置の基板の製造方法
KR100652038B1 (ko) 액정 디스플레이 패널 제조방법
KR20060027010A (ko) 액정 표시 장치용 컬러 필터의 제조 방법
JPH11194335A (ja) 液晶表示装置の製造方法
JPH1152353A (ja) 液晶素子の製造方法及び液晶素子

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110419

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees